CN102956484A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN102956484A
CN102956484A CN2011102411461A CN201110241146A CN102956484A CN 102956484 A CN102956484 A CN 102956484A CN 2011102411461 A CN2011102411461 A CN 2011102411461A CN 201110241146 A CN201110241146 A CN 201110241146A CN 102956484 A CN102956484 A CN 102956484A
Authority
CN
China
Prior art keywords
layer
fin
silicon
mask
reduction processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102411461A
Other languages
English (en)
Other versions
CN102956484B (zh
Inventor
韩秋华
黄怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110241146.1A priority Critical patent/CN102956484B/zh
Publication of CN102956484A publication Critical patent/CN102956484A/zh
Application granted granted Critical
Publication of CN102956484B publication Critical patent/CN102956484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供半导体器件的制造方法，包括：提供绝缘体上硅晶片，所述绝缘体上硅晶片包括硅基体、掩埋氧化物层和形成在掩埋氧化物层上的硅层；在所述硅层上形成掩膜；蚀刻所述硅层，且在所述蚀刻工艺后去除所述硅层上的所述掩膜，以形成FinFet器件的鳍；对所述鳍进行减薄处理。根据本发明，在对FinFet器件的鳍（Fin）进行图形化的过程中，可以提高光刻和蚀刻工艺的工艺窗口，可以实现具有更小特征尺寸的鳍。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种形成FinFet器件的鳍（Fin）的方法。
背景技术
鳍式场效应晶体管（FinFet）是用于22nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应。在制作FinFet的过程中，鳍（Fin）的制作对于半导体制造工艺而言是具有挑战性的，因为22nm及以下工艺节点下的Fin的高度为30-40nm，对应于一定的深宽比，Fin的宽度仅为12-17nm。由此可见，在鳍（Fin）的制作过程中，需要使用更小的光刻特征尺寸和蚀刻特征尺寸，导致相应的工艺窗口达到临界值，在Fin的图形化过程中，所述Fin的图形容易出现垮塌现象。
因此，需要提出一种方法，提供更宽的工艺窗口，保证高深宽比条件下的鳍（Fin）的制作。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供绝缘体上硅晶片，所述绝缘体上硅晶片包括硅基体、掩埋氧化物层和形成在掩埋氧化物层上的硅层；在所述硅层上形成掩膜；蚀刻所述硅层，且在所述蚀刻工艺后去除所述硅层上的所述掩膜，以形成FinFet器件的鳍；对所述鳍进行减薄处理。
进一步，所述蚀刻过程所采用的所述鳍的宽度特征尺寸比所述减薄处理后的所述鳍的宽度特征尺寸提高了10-20nm。
进一步，所述减薄处理包括：对形成有所述鳍的绝缘体上硅晶片进行氧化处理，以及去除所述氧化处理后形成的被氧化的表层。
进一步，采用化学氧化工艺或现场蒸汽生成工艺进行所述氧化处理。
进一步，所述化学氧化工艺使用的氧化剂为硫酸和双氧水的混合溶液。
进一步，所述硫酸和双氧水的混合溶液的配比是H2SO4:H2O2: H2O=5:1:1。
进一步，所述化学氧化工艺使用的氧化剂为150℃的硫酸和双氧水的混合溶液。
进一步，采用稀释的氢氟酸去除所述形成有鳍的绝缘体上硅晶片的被氧化的表层。
进一步，所述稀释的氢氟酸的配比是HF:H2O=1:1-1:500。
进一步，所述减薄处理循环进行。
进一步，所述减薄处理循环进行的次数为1-10次。
进一步，所述减薄处理后的所述鳍的宽度为12-17nm。
进一步，形成所述掩膜的步骤包括：在所述硅层上形成APF层、DARC层和光刻胶，并且图形化所述光刻胶；以所述图形化的光刻胶为掩膜，蚀刻所述APF层、DARC层形成所述掩膜。
进一步，所述APF层为非晶碳层。
根据本发明，在对FinFet器件的鳍（Fin）进行图形化的过程中，可以提高光刻和蚀刻工艺的工艺窗口，可以实现具有更小特征尺寸的鳍（Fin）。 
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1E为本发明提出的形成FinFet器件的鳍（Fin）的方法的各步骤的示意性剖面图；
图2为本发明提出的形成FinFet器件的鳍（Fin）的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成FinFet器件的鳍（Fin）的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图1A-图1E和图2来描述本发明提出的形成FinFet器件的鳍（Fin）的方法的详细步骤。
参照图1A-图1E，其中示出了本发明提出的形成FinFet器件的鳍（Fin）的方法的各步骤的示意性剖面图。
首先，如图1A所示，提供绝缘体上硅（SOI）晶片，所述绝缘体上硅（SOI）晶片包括硅基体100，掩埋氧化物层101和形成在掩埋氧化物层101上的硅层102。其中，所述掩埋氧化物层101是硅氧化物层；所述硅层102是单晶硅或多晶硅，用以形成FinFet器件的鳍（Fin）。形成所述绝缘体上硅（SOI）结构的方法为本领域所公知，在此不再加以赘述。
接着，如图1B所示，在所述硅层102上形成APF（Advanced Patterning Film）层103，作为后续蚀刻过程的硬掩膜层，形成所述APF层103的方法为本领域公知的CVD沉积工艺。所述APF层103的材料具体为非晶碳。然后，在所述APF层103上沉积形成介电抗反射涂层（DARC）104。接下来，沉积并图案化光刻胶层，形成用于后续工艺的光刻胶掩膜105。沉积并图案化光刻胶层的方法为本领域所公知，在此不再加以赘述。需要说明的是，图案化光刻胶层所采用的鳍（Fin）的宽度特征尺寸比设计要求的12-17nm提高了10-20nm，以为后续的光刻和蚀刻过程提供更大的工艺窗口。
接着，如图1C所示，采用传统工艺将所述光刻胶图案转移到所述APF和DARC层。以所述图形化的光刻胶为掩膜，蚀刻所述APF层、DARC层形成用于蚀刻所述硅层的掩膜。然后蚀刻所述硅层未被所述掩膜覆盖的部分，例如干法蚀刻，蚀刻终止在所述掩埋氧化物层101。
接着，去除所述光刻胶掩膜105，以及光刻胶掩膜105下方的DARC和APF层，得到具有更大特征尺寸的鳍（Fin）106，如图1D所示。
接着，对所述鳍（Fin）106进行减薄处理，使所述鳍（Fin）106的宽度达到设计要求的12-17nm，得到如图1E所示的半导体装置107。
所述减薄处理有两种方法：一种方法是将所述半导体装置107浸泡在150℃的硫酸和双氧水的混合溶液（SPM）中进行化学氧化，然后将所述半导体装置107浸泡在稀释的氢氟酸中去除被氧化的表层，经过几次循环操作，使所述鳍（Fin）106的特征尺寸达到设计要求；另一种方法是采用现场蒸汽生成工艺（ISSG）处理所述半导体装置107，然后将所述半导体装置107浸泡在稀释的氢氟酸中去除被氧化的表层，经过几次循环操作，使所述鳍（Fin）106的特征尺寸达到设计要求。其中，SPM的配比是H2SO4:H2O2: H2O=5:1:1，稀释的氢氟酸的配比是HF:H2O=1:1或1:500，循环操作的次数可以是1-10次。    至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，根据本发明，在对FinFet器件的鳍（Fin）进行图形化的过程中，可以提高光刻和蚀刻工艺的工艺窗口，可以实现具有更小特征尺寸的鳍（Fin）。
参照图2，其中示出了本发明提出的形成FinFet器件的鳍（Fin）的方法的流程图，用于简要示出整个制造工艺的流程。
在步骤201中，提供绝缘体上硅晶片，所述绝缘体上硅晶片包括硅基体、掩埋氧化物层和形成在掩埋氧化物层上的硅层；
在步骤202中，在所述硅层上形成掩膜；
在步骤203中，蚀刻所述硅层，且在所述蚀刻工艺后去除所述硅层上的掩膜，以形成FinFet器件的鳍；
在步骤204中，对所述鳍进行减薄处理。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (14)

1.一种半导体器件的制造方法，包括：
提供绝缘体上硅晶片，所述绝缘体上硅晶片包括硅基体、掩埋氧化物层和形成在掩埋氧化物层上的硅层；
在所述硅层上形成掩膜；
蚀刻所述硅层，且在所述蚀刻工艺后去除所述硅层上的所述掩膜，以形成FinFet器件的鳍；
对所述鳍进行减薄处理。
2.根据权利要求1所述的方法，其特征在于，所述蚀刻过程所采用的所述鳍的宽度特征尺寸比所述减薄处理后的所述鳍的宽度特征尺寸提高了10-20nm。
3.根据权利要求1所述的方法，其特征在于，所述减薄处理包括：对形成有所述鳍的绝缘体上硅晶片进行氧化处理，以及去除所述氧化处理后形成的被氧化的表层。
4.根据权利要求3所述的方法，其特征在于，采用化学氧化工艺或现场蒸汽生成工艺进行所述氧化处理。
5.根据权利要求4所述的方法，其特征在于，所述化学氧化工艺使用的氧化剂为硫酸和双氧水的混合溶液。
6.根据权利要求5所述的方法，其特征在于，所述硫酸和双氧水的混合溶液的配比是H2SO4:H2O2: H2O=5:1:1。
7.根据权利要求5所述的方法，其特征在于，所述化学氧化工艺使用的氧化剂为150℃的硫酸和双氧水的混合溶液。
8.根据权利要求1所述的方法，其特征在于，采用稀释的氢氟酸去除所述形成有鳍的绝缘体上硅晶片的被氧化的表层。
9.根据权利要求8所述的方法，其特征在于，所述稀释的氢氟酸的配比是HF:H2O=1:1-1:500。
10.根据权利要求1所述的方法，其特征在于，所述减薄处理循环进行。
11.根据权利要求10所述的方法，其特征在于，所述减薄处理循环进行的次数为1-10次。
12.根据权利要求1所述的方法，其特征在于，所述减薄处理后的所述鳍的宽度为12-17nm。
13.根据权利要求1所述的方法，其特征在于，形成所述掩膜的步骤包括：在所述硅层上形成APF层、DARC层和光刻胶，并且图形化所述光刻胶；以所述图形化的光刻胶为掩膜，蚀刻所述APF层、DARC层形成所述掩膜。
14.根据权利要求13所述的方法，其特征在于，所述APF层为非晶碳层。
CN201110241146.1A 2011-08-22 2011-08-22 一种半导体器件的制造方法 Active CN102956484B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110241146.1A CN102956484B (zh) 2011-08-22 2011-08-22 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110241146.1A CN102956484B (zh) 2011-08-22 2011-08-22 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN102956484A true CN102956484A (zh) 2013-03-06
CN102956484B CN102956484B (zh) 2016-03-30

Family

ID=47765139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110241146.1A Active CN102956484B (zh) 2011-08-22 2011-08-22 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN102956484B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143514A (zh) * 2013-05-09 2014-11-12 中芯国际集成电路制造(上海)有限公司 多栅极场效应晶体管的形成方法
CN104299914A (zh) * 2014-08-08 2015-01-21 武汉新芯集成电路制造有限公司 FinFET的制造方法
CN104465347A (zh) * 2013-09-24 2015-03-25 北大方正集团有限公司 多晶硅表面处理方法及系统
CN105762071A (zh) * 2014-12-17 2016-07-13 中国科学院微电子研究所 鳍式场效应晶体管及其鳍的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661785A (zh) * 2004-02-10 2005-08-31 三星电子株式会社 场效应晶体管及其制造方法
CN1883041A (zh) * 2003-11-04 2006-12-20 先进微装置公司 自动对准镶嵌栅极
US20070284648A1 (en) * 2006-03-17 2007-12-13 Park Yoon-Dong Non-volatile memory device and method of manufacturing the same
US20090090934A1 (en) * 2007-10-05 2009-04-09 Tsutomu Tezuka Field Effect Transistor and Method for Manufacturing the Same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1883041A (zh) * 2003-11-04 2006-12-20 先进微装置公司 自动对准镶嵌栅极
CN1661785A (zh) * 2004-02-10 2005-08-31 三星电子株式会社 场效应晶体管及其制造方法
US20070284648A1 (en) * 2006-03-17 2007-12-13 Park Yoon-Dong Non-volatile memory device and method of manufacturing the same
US20090090934A1 (en) * 2007-10-05 2009-04-09 Tsutomu Tezuka Field Effect Transistor and Method for Manufacturing the Same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143514A (zh) * 2013-05-09 2014-11-12 中芯国际集成电路制造(上海)有限公司 多栅极场效应晶体管的形成方法
CN104143514B (zh) * 2013-05-09 2017-09-26 中芯国际集成电路制造(上海)有限公司 多栅极场效应晶体管的形成方法
CN104465347A (zh) * 2013-09-24 2015-03-25 北大方正集团有限公司 多晶硅表面处理方法及系统
CN104299914A (zh) * 2014-08-08 2015-01-21 武汉新芯集成电路制造有限公司 FinFET的制造方法
CN104299914B (zh) * 2014-08-08 2018-06-01 武汉新芯集成电路制造有限公司 FinFET的制造方法
CN105762071A (zh) * 2014-12-17 2016-07-13 中国科学院微电子研究所 鳍式场效应晶体管及其鳍的制造方法
CN105762071B (zh) * 2014-12-17 2019-06-21 中国科学院微电子研究所 鳍式场效应晶体管及其鳍的制造方法

Also Published As

Publication number Publication date
CN102956484B (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
KR101879929B1 (ko) 반도체 디바이스 및 그 제조 방법
US10460942B2 (en) Method of manufacturing semiconductor structure
US9589800B2 (en) Method for integrated circuit patterning
CN102931073B (zh) 一种半导体器件的制作方法
EP2030225A2 (en) Wet etch suitable for creating square cuts in si and resulting structures
KR102222909B1 (ko) 반도체 소자의 제조방법
TW200818310A (en) Method for fabricating semiconductor device including recess gate
CN102956484B (zh) 一种半导体器件的制造方法
CN106935484B (zh) 半导体装置的制造方法
CN109427683B (zh) 形成半导体装置的方法
CN106486365B (zh) 半导体器件的形成方法
CN103855021A (zh) 一种FinFET器件的制造方法
JP2004356575A (ja) 半導体装置の製造方法
US11145760B2 (en) Structure having improved fin critical dimension control
CN103855019A (zh) 一种半导体器件的制造方法
CN108074798B (zh) 一种自对准曝光半导体结构的制作方法
CN109037154A (zh) 一种半导体器件的制造方法
CN109585290B (zh) 半导体器件及其形成方法
JP2004356576A (ja) 半導体装置およびその製造方法
CN103681340A (zh) 一种半导体器件及其制造方法
CN103972056B (zh) 一种自对准双层图形的形成方法
JP4152271B2 (ja) 半導体装置の製造方法
KR100557611B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
CN103794479A (zh) 一种半导体器件的制造方法
CN105870005A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant