CN104299914A - FinFET的制造方法 - Google Patents
FinFET的制造方法 Download PDFInfo
- Publication number
- CN104299914A CN104299914A CN201410391255.5A CN201410391255A CN104299914A CN 104299914 A CN104299914 A CN 104299914A CN 201410391255 A CN201410391255 A CN 201410391255A CN 104299914 A CN104299914 A CN 104299914A
- Authority
- CN
- China
- Prior art keywords
- finfet
- fin
- semiconductor base
- manufacture method
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 230000005669 field effect Effects 0.000 title abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 230000008569 process Effects 0.000 claims abstract description 40
- 238000000137 annealing Methods 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 3
- 238000005516 engineering process Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000000739 chaotic effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- XUIMIQQOPSSXEZ-NJFSPNSNSA-N silicon-30 atom Chemical compound [30Si] XUIMIQQOPSSXEZ-NJFSPNSNSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明揭示了一种FinFET的制造方法。该方法包括：提供半导体基底；在所述半导体基底上形成侧墙；以所述侧墙为掩膜，刻蚀所述半导体基底形成鳍；以及对所述半导体基底进行退火处理；其中，所述退火处理包括加入水汽。本发明的方法能够使得水汽对鳍进行氧化，从而缩减了鳍的CD，达到所需尺寸。同时，由于水汽的存在，在氧化鳍的过程中，自然的形成了圆化的顶角。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种FinFET的制造方法。
背景技术
在先进的互补金属氧化物半导体(CMOS)产业中，随着22nm及更小尺寸的到来，为了改善短沟道效应并提高器件的性能，鳍式场效应晶体管(FinField-effect transistor，FinFET)由其独特的结构被广泛的采用。
FinFET是一种金属氧化物半导体场效应管，其结构通常是在绝缘体上硅基片上形成，包括狭窄而独立的硅条，作为垂直的沟道结构，也成为鳍片，在鳍片的两侧有栅极结构。如图1所示，其为现有技术中的一种FinFET的结构示意图，其包括：衬底10、源极11、漏极12、鳍片13及围绕在鳍片13两侧及上方的栅极结构14。
然而，例如在逻辑器件20nm制程中，鳍13的关键尺寸(CD)是很小的，约是12nm，这已经超出普通光刻所能够达到的极限。为了解决这一问题，目前多是采用双重曝光(double patterning)的方式。通常包括SIT(spacer image transfer)方式和LELE(litho-etch-litho-etch)方式两种。但是，这两种方式也存在着较为苛刻的要求，例如SIT方式中，对侧墙spacer沉积的厚度和均匀性要求都比较高，对侧墙的硬掩膜(HM)刻蚀形貌和鳍的刻蚀形貌的要求也会很高，因此，实际操作难度大。而如果使用LELE的方式，对光刻和刻蚀机台的要求都非常高。因此，需要投入很高的成本。
此外，使用现有的技术的方法，需要额外的氧化过程才能实现鳍顶部的圆化。否则，在栅氧形成的过程中容易出现FIN的角落栅氧偏薄的现象。这都增加了FinFET在实际生产制造中的难度和复杂性。
发明内容
本发明的一个目的在于，提供一种FinFET的制造方法，以简单的制作流程获得符合要求的鳍的CD。
本发明的一个目的在于，提供一种FinFET的制造方法，以简单的制作流程实现鳍顶部圆化。
对此，本发明提供一种FinFET的制造方法，包括：
提供半导体基底；
在所述半导体基底上形成侧墙；
以所述侧墙为掩膜，刻蚀所述半导体基底形成鳍；以及
对所述半导体基底进行退火处理；
其中，所述退火处理包括加入水汽。
可选的，对于所述的FinFET的制造方法，所述退火处理的温度范围在700℃-900℃之间。
可选的，对于所述的FinFET的制造方法，采用炉管工艺进行退火处理
可选的，对于所述的FinFET的制造方法，在所述半导体基底上形成侧墙包括：
在半导体基底上依次沉积一层氧化层、一层无定型硅、一层无定型碳以及一层抗反射层；
通过光刻和刻蚀工艺形成图案化的无定型硅，暴露出部分氧化层；
沉积一层氮化硅，所述氮化硅覆盖暴露出部分氧化层及图案化的无定型硅；
通过刻蚀所述氮化硅形成位于图案化的无定型硅两侧的侧墙；以及
去除所述图案化的无定型硅。
可选的，对于所述的FinFET的制造方法，在刻蚀所述半导体基底形成鳍之后，在对所述半导体基底进行退火处理之前，还包括：
去除鳍上的氧化层及侧墙；
沉积隔离氧化物层，所述隔离氧化物层覆盖所述鳍并填充满鳍之间的区域。
可选的，对于所述的FinFET的制造方法，所述隔离氧化物层的材料为二氧化硅。
可选的，对于所述的FinFET的制造方法，在对所述半导体基底进行退火处理之后，还包括：
去除部分隔离氧化物层，形成浅沟槽隔离结构，并暴露出部分鳍。
可选的，对于所述的FinFET的制造方法，所述半导体基底包括P型硅衬底。
与现有技术相比，本发明提供的FinFET的制造方法中，在形成鳍后，对半导体基底进行了退火处理，退火处理包括加入水汽。相比现有技术，本发明的方法能够使得水汽对鳍进行氧化，从而缩减了鳍的CD，达到所需尺寸。同时，由于水汽的存在，在氧化鳍的过程中，自然的形成了圆化的顶角。并且，本发明中光刻和刻蚀工艺采用65nm技术节点的设备即可完成，因此，本发明的方法成本低廉，制造过程简单，显著的降低了制作成本，获得了高质量的FinFET。
附图说明
图1为现有技术中FinFET的结构示意图；
图2为本发明实施例FinFET的制造方法的流程图；
图3-图12为本发明实施例FinFET的制造方法的过程中器件结构示意图。
具体实施方式
下面将结合示意图对本发明的FinFET的制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种浮栅结构及其制造方法，该方法包括：
步骤S101：提供半导体基底；
步骤S102：在所述半导体基底上形成侧墙；
步骤S103：以所述侧墙为掩膜，刻蚀所述半导体基底形成鳍；以及
步骤S104：对所述半导体基底进行退火处理；其中，所述退火处理包括加入水汽。
以下列举所述FinFET的制造方法的较优实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
请参考图2及图3-图12，图2为本发明实施例FinFET的制造方法的流程图，图3-图12为本发明实施例FinFET的制造方法的过程中器件结构示意图。本实施例的FinFET的制造方法包括：
步骤S101：提供半导体基底10，请参考图3。所述半导体基底10的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，所述半导体基底10选用P型掺杂的单晶硅材料构成，且已经形成有N阱。在所述半导体基底10中还可以形成有埋层(图中未示出)等。
步骤S102：在所述半导体基底10上形成侧墙。具体的，该步骤包括：如图4所示，首先在半导体基底10上依次沉积一层氧化层20、一层无定型硅30、一层无定型碳40以及一层抗反射层(DARC)50。上述4种膜层的形成可以按照现有工艺进行，因此不作详述。
接着，通过光刻和刻蚀工艺，形成图案化的无定型硅301，如图5所示，暴露出部分氧化层20。刻蚀工艺可以采用干法刻蚀进行。此外，在本发明实施例中，该光刻和刻蚀工艺可以利用65nm及以下技术节点的设备进行加工。
然后，在所述半导体基底10上沉积一层氮化硅，所述氮化硅覆盖暴露出的部分氧化层20及图案化的无定型硅301；氮化硅的沉积可以采用CVD工艺完成，并且利用65nm技术节点的设备即可。
请参考图6，通过刻蚀所述氮化硅形成位于图案化的无定型硅301两侧的侧墙60，较佳的，依然采用干法刻蚀工艺进行刻蚀。
之后，采用湿法刻蚀工艺，去除所述图案化的无定型硅，如图7所示。则本发明中所需的侧墙60制作完成。
步骤S103：以所述侧墙60为掩膜，刻蚀所述半导体基底10形成鳍70。请参考图8，所述鳍的形成可以是采用干法刻蚀工艺。然后，如图9所示，接着进行湿法刻蚀工艺，将鳍70上的氧化层20及侧墙60去除。通常，在本步骤完成后，所述鳍70的CD处于30nm-40nm。而例如在20nm制程中，这一CD是不合要求，因此，接下来，进行本发明的关键步骤。
步骤S104：对所述半导体基底进行退火处理，在本发明中，所述退火处理包括加入水汽。请参考图10，在进行退火处理之前，先在半导体基底10上沉积隔离氧化物层80，所述隔离氧化物层80覆盖所述鳍70并填充满鳍70之间的区域。优选的，所述隔离氧化物层的材料是二氧化硅。然后即对半导体基底10进行退火处理，为了达到较好的效果，所述退火处理的温度范围在700℃-900℃之间。该退火处理例如可以是采用炉管工艺进行。
请继续参考图10，在高温的情况下，水汽会穿透沉积的二氧化硅并作用在鳍70上，从而将鳍70(材质是硅)进行氧化，形成二氧化硅，即使得鳍70缩小。通过对退火过程中的温度、时间以及水汽含量的控制，即可达到调整鳍70的CD的目的，例如使得鳍70的CD处于20nm左右，或者其他需要的CD。进一步的，基于这种方式，水汽对鳍70的氧化自然的会使得鳍90的顶角圆化，如图11所示。那么，这也就省去了如现有技术中额外的圆化步骤。
请参考图12，在对所述半导体基底10进行退火处理之后，可以按照常规工艺去除部分隔离氧化物层，形成浅沟槽隔离结构100，并暴露出部分鳍90。之后，可进行后续加工，完成器件的制作。
经过上述步骤，可知，本发明采用较为普通的工艺加工设备(65nm工艺节点的设备)，以简便的操作过程，既实现了FinFET具有较小CD(例如20nm)的鳍，又同时完成了鳍的圆化，极大的提高了FinFET的质量。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种FinFET的制造方法，包括：
提供半导体基底；
在所述半导体基底上形成侧墙；
以所述侧墙为掩膜，刻蚀所述半导体基底形成鳍；以及
对所述半导体基底进行退火处理；
其中，所述退火处理包括加入水汽。
2.如权利要求1所述的FinFET的制造方法，其特征在于，所述退火处理的温度范围在700℃-900℃之间。
3.如权利要求2所述的FinFET的制造方法，其特征在于，采用炉管工艺进行退火处理。
4.如权利要求1所述的FinFET的制造方法，其特征在于，在所述半导体基底上形成侧墙包括：
在半导体基底上依次沉积一层氧化层、一层无定型硅、一层无定型碳以及一层抗反射层；
通过光刻和刻蚀工艺形成图案化的无定型硅，暴露出部分氧化层；
沉积一层氮化硅，所述氮化硅覆盖暴露出部分氧化层及图案化的无定型硅；
通过刻蚀所述氮化硅形成位于图案化的无定型硅两侧的侧墙；以及
去除所述图案化的无定型硅。
5.如权利要求4所述的FinFET的制造方法，其特征在于，在刻蚀所述半导体基底形成鳍之后，在对所述半导体基底进行退火处理之前，还包括：
去除鳍上的氧化层及侧墙；
沉积隔离氧化物层，所述隔离氧化物层覆盖所述鳍并填充满鳍之间的区域。
6.如权利要求5所述的FinFET的制造方法，其特征在于，所述隔离氧化物层的材料为二氧化硅。
7.如权利要求5所述的FinFET的制造方法，其特征在于，在对所述半导 体基底进行退火处理之后，还包括：
去除部分隔离氧化物层，形成浅沟槽隔离结构，并暴露出部分鳍。
8.如权利要求1所述的FinFET的制造方法，其特征在于，所述半导体基底包括P型硅衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410391255.5A CN104299914B (zh) | 2014-08-08 | 2014-08-08 | FinFET的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410391255.5A CN104299914B (zh) | 2014-08-08 | 2014-08-08 | FinFET的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104299914A true CN104299914A (zh) | 2015-01-21 |
| CN104299914B CN104299914B (zh) | 2018-06-01 |
Family
ID=52319588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410391255.5A Active CN104299914B (zh) | 2014-08-08 | 2014-08-08 | FinFET的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104299914B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090085027A1 (en) * | 2007-09-29 | 2009-04-02 | Intel Corporation | Three dimensional strained quantum wells and three dimensional strained surface channels by ge confinement method |
| CN101404257A (zh) * | 2007-10-05 | 2009-04-08 | 株式会社东芝 | 场效应晶体管及其制造方法 |
| CN101755327A (zh) * | 2007-07-18 | 2010-06-23 | 英特尔公司 | 体衬底上制造的被隔离的三栅极晶体管 |
| US20120126325A1 (en) * | 2010-11-23 | 2012-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for adjusting fin width in integrated circuitry |
| CN102956484A (zh) * | 2011-08-22 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103035517A (zh) * | 2011-09-29 | 2013-04-10 | 联华电子股份有限公司 | 半导体制作工艺 |
| CN103928347A (zh) * | 2014-04-25 | 2014-07-16 | 上海华力微电子有限公司 | 改善finFET鳍结构表面氧化层形貌的方法 |
-
2014
- 2014-08-08 CN CN201410391255.5A patent/CN104299914B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101755327A (zh) * | 2007-07-18 | 2010-06-23 | 英特尔公司 | 体衬底上制造的被隔离的三栅极晶体管 |
| US20090085027A1 (en) * | 2007-09-29 | 2009-04-02 | Intel Corporation | Three dimensional strained quantum wells and three dimensional strained surface channels by ge confinement method |
| CN101404257A (zh) * | 2007-10-05 | 2009-04-08 | 株式会社东芝 | 场效应晶体管及其制造方法 |
| US20120126325A1 (en) * | 2010-11-23 | 2012-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for adjusting fin width in integrated circuitry |
| CN102956484A (zh) * | 2011-08-22 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103035517A (zh) * | 2011-09-29 | 2013-04-10 | 联华电子股份有限公司 | 半导体制作工艺 |
| CN103928347A (zh) * | 2014-04-25 | 2014-07-16 | 上海华力微电子有限公司 | 改善finFET鳍结构表面氧化层形貌的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104299914B (zh) | 2018-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9589848B2 (en) | FinFET structures having silicon germanium and silicon channels | |
| CN103050533B (zh) | 用于三维晶体管应用的采用等离子体掺杂和蚀刻的选择性鳍成形工艺 | |
| KR101333897B1 (ko) | 핀 디바이스를 제조하는 방법 및 구조 | |
| CN102446972B (zh) | 具有带凹口的鳍片结构的晶体管及其制造方法 | |
| US8053299B2 (en) | Method of fabrication of a FinFET element | |
| CN104821296A (zh) | 半导体器件及其形成方法 | |
| JP6173083B2 (ja) | 電界効果半導体デバイスを製造する方法 | |
| CN104795332A (zh) | 鳍式场效应晶体管的形成方法 | |
| US9184292B2 (en) | Semiconductor structure with different fins of FinFETs | |
| WO2016045377A1 (zh) | 一种制备纳米尺度场效应晶体管的方法 | |
| CN105097533A (zh) | 半导体结构的形成方法 | |
| CN105226022B (zh) | 半导体结构的形成方法 | |
| CN106558614A (zh) | 半导体结构及其形成方法 | |
| CN103377928B (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
| US9570588B2 (en) | Methods of forming transistor structures including forming channel material after formation processes to prevent damage to the channel material | |
| US20170221723A1 (en) | Method of fabricating semiconductor structure using planarization process and cleaning process | |
| US9620589B2 (en) | Integrated circuits and methods of fabrication thereof | |
| EP3282477A1 (en) | Semiconductor structure and fabrication methods thereof | |
| CN104425371B (zh) | 半导体结构的形成方法 | |
| CN103346086B (zh) | 嵌入式锗硅结构的制造方法 | |
| JP2007042790A (ja) | ＦｉｎＦＥＴのシリコンフィンをエッチングするために用いられる最終ハードマスクを構築するための３つのマスクによる方法 | |
| CN104299914A (zh) | FinFET的制造方法 | |
| CN107706153B (zh) | 半导体器件的形成方法 | |
| CN104576366B (zh) | 多栅极晶体管及其制备方法 | |
| CN106558498B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |