CN101755327A - 体衬底上制造的被隔离的三栅极晶体管 - Google Patents
体衬底上制造的被隔离的三栅极晶体管 Download PDFInfo
- Publication number
- CN101755327A CN101755327A CN200880025190A CN200880025190A CN101755327A CN 101755327 A CN101755327 A CN 101755327A CN 200880025190 A CN200880025190 A CN 200880025190A CN 200880025190 A CN200880025190 A CN 200880025190A CN 101755327 A CN101755327 A CN 101755327A
- Authority
- CN
- China
- Prior art keywords
- fin structure
- substrate
- insulating material
- nitride cap
- body substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims abstract description 37
- 150000004767 nitrides Chemical class 0.000 claims abstract description 37
- 238000005516 engineering process Methods 0.000 claims abstract description 36
- 230000003647 oxidation Effects 0.000 claims abstract description 29
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 29
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 239000011810 insulating material Substances 0.000 claims abstract description 11
- 239000000203 mixture Substances 0.000 claims abstract description 8
- 230000008021 deposition Effects 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 2
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 2
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 235000019994 cava Nutrition 0.000 claims 1
- 230000004224 protection Effects 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 240000004859 Gamochaeta purpurea Species 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种形成被隔离的三栅极半导体主体的方法，包括：对体衬底进行构图，以形成鳍结构；在所述鳍结构周围沉积绝缘材料；使所述绝缘材料凹陷，以暴露所述鳍结构的将用作所述三栅极半导体主体的部分；在所述鳍结构的被暴露部分上沉积氮化物盖，以保护所述鳍结构的被暴露部分；以及执行热氧化工艺，以氧化所述鳍结构位于所述氮化物盖下方的未被保护部分。所述鳍结构的被氧化部分隔离受所述氮化物盖保护的所述半导体主体。然后可以去除所述氮化物盖。所述热氧化工艺可以包括在大约900℃和大约1100℃之间的温度下、在大约0.5小时和大约3小时之间的时间段内对所述衬底进行退火。
Description
背景技术
在集成电路器件的制造中，随着器件尺寸的持续减小，诸如三栅极晶体管的多栅极晶体管已经变得更流行。在常规工艺中，三栅极晶体管通常被制造在体硅衬底上，或被制造在绝缘体上硅衬底上。在一些情况下，由于体硅衬底的成本低并且由于其使得三栅极制造工艺的复杂度更小，所以体硅衬底是优选的。在其它情况下，由于三栅极晶体管的改善的短沟道特性，所以绝缘体上硅衬底是优选的。
在体硅衬底上，三栅极晶体管的制造工艺经常在将金属栅电极的底部与晶体管主体(body)(即，鳍)的底部处的源极和漏极延伸尖端(extensiontip)对准时遇到问题。当三栅极晶体管形成在体衬底上时，为了最佳的栅极控制且减小短沟道效应，需要正确的对准。例如，如果源极和漏极延伸尖端比金属栅电极还要深，则可能发生穿通。或者，如果金属栅电极比源极和漏极延伸尖端还要深，则结果可能会出现不期望的栅极盖寄生。
因此，需要一种三栅极晶体管制造工艺，该工艺结合了体衬底所提供的制造的容易性以及绝缘体上硅衬底所提供的改善的短沟道效应。
附图说明
图1示出了常规三栅极器件。
图2是根据本发明的实施方式形成被隔离的半导体主体的方法。
图3至10示出了在执行图2的工艺时形成的结构。
图11是根据本发明的另一实施方式形成被隔离的半导体主体的方法。
图12至14示出了在执行图11的工艺时形成的结构。
具体实施方式
这里描述的是在体半导体衬底上制造具有改善的短沟道效应的三栅极晶体管的系统和方法。在以下描述中，将利用本领域技术人员为向其它本领域技术人员传达其工作内容而通常采用的术语来描述示例性实施方式的各方面。然而，本领域技术人员将会明了，可以仅利用一些所述方面来实施本发明。出于解释的目的，对具体的数量、材料和构造进行了阐述，以便对示例性实施方式有透彻的理解。然而，本领域的技术人员将会明了，可以在没有这些具体细节的情况下实施本发明。在其它情况下，省略或简化了公知特征，以免使示例性实施方式不清楚。
将以最有助于理解本发明的方式将各种操作依次描述为多个分立操作，然而，不应将描述的顺序解释为暗指这些操作必须是与顺序有关的。具体而言，不必按照所呈现的顺序来执行这些操作。
本发明的实施方式提供了一种在体半导体衬底上制造三栅极晶体管的工艺，其中所述三栅极晶体管被完全隔离，从而结合了简单的体上三栅极工艺与绝缘体上硅上的三栅极的更好的短沟道特性。根据本发明的实施方式，用于三栅极晶体管的半导体主体形成在体衬底之外。该半导体主体还经常被称为三栅极晶体管的“鳍”。接下来，利用氧化工艺在所述半导体主体下面制造氧化物层。所述氧化物层将所述半导体主体与所述体衬底隔离且减小结电容。
作为参考，图1示出了常规三栅极晶体管100。如图所示，三栅极晶体管100形成在诸如体硅衬底的体半导体衬底102上。三栅极晶体管100包括半导体主体104，该半导体主体104也被称为三栅极晶体管100的鳍结构。半导体主体104通常由与体衬底102相同的材料形成。三栅极晶体管100还包括由诸如多晶硅或金属的导电材料形成的金属栅电极106。如图所示，金属栅电极106与半导体主体104的三个独立的表面相邻，从而形成晶体管的三个独立的栅极。
源极区104A和漏极区104B形成在金属栅电极106的相对侧上的半导体主体104中。沟道区(未标记出)形成在源极和漏极区104A/B之间的半导体主体104中且在金属栅电极106下方。如本领域技术人员所公知的，源极和漏极尖端延伸(未示出)可以形成在所述沟道区中。由于在介面108处半导体主体104并不与衬底102隔离，所以尖端延伸的底部与金属栅电极106的底部的对准是至关重要的。如果所述尖端延伸向下穿透进入衬底102，或如果所述尖端延伸没有穿透至半导体主体104的底部，则可能会产生短沟道效应问题。
图2是根据本发明的实施方式在体衬底上形成被隔离的半导体主体的方法200。图3至图10示出了在执行方法200时形成的结构的截面图。
方法200从提供体衬底开始，在所述体衬底上可以形成本发明的被隔离的半导体主体(图2的202)。在本发明的实施方式中，所述体衬底可以由硅或硅合金形成。在另一实施方式中，所述体衬底可以包括诸如锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓的材料，以上任何一种材料均可以与硅结合。
所述体衬底包括由诸如氮化硅(例如，Si3N4)的材料形成的硬掩模层。可以利用常规工艺(例如化学气相沉积工艺)在所述硅体衬底的顶表面上形成氮化硅硬掩模层。图3示出了包括形成在其顶表面上的氮化硅层302的体衬底300的截面图。
可以对所述硬掩模层进行蚀刻以形成经构图的硬掩模层(204)。可以使用本领域技术人员公知的常规工艺对所述硬掩模层进行构图，例如使用CHF3、CH3F或CF4等离子体中的反应离子蚀刻或干法蚀刻的常规光刻工艺。在另一实施方式中，可以利用其它湿法或干法蚀刻工艺。然后可以将所述经构图的硬掩模层用作掩模以对所述体衬底进行构图，从而形成鳍结构(206)。可以使用本领域公知的常规工艺对所述体衬底进行构图，例如利用NH4OH的湿法蚀刻工艺或利用HBrCl的干法蚀刻工艺。此外，在另一实施方式中，可以使用其它湿法或干法蚀刻工艺。该鳍结构可以用来形成半导体主体。图4示出了体衬底300上的经构图的硬掩模结构302A的截面图。图5示出了已经通过将所述经构图的硬掩模结构302A用作掩模对体衬底300进行蚀刻而形成的鳍结构500的截面图。
接下来，在所述鳍结构周围沉积浅沟槽隔离(STI)材料(208)。在本发明的各种实施方式中，所述STI材料可以是绝缘材料，诸如电介质材料或另一氧化物材料。在一些实施方式中，可以将二氧化硅或SiOF用作所述STI材料。可以使用诸如化学气相沉积(CVD)、物理气相沉积(PVD)以及原子层沉积(ALD)的常规沉积工艺对所述STI材料进行沉积。图6示出了已被邻接鳍结构500沉积的STI材料600的截面图。
然后，使所述STI材料凹陷以暴露所述鳍结构的一部分(210)。所述鳍结构的被暴露部分将最终成为用在三栅极器件中的被隔离的半导体主体。因此，所述STI材料凹陷以及所述鳍结构暴露的程度和深度对应于正在形成的所述被隔离的半导体主体的期望的厚度或高度。可以使用常规的工艺来使所述STI材料凹陷或对所述STI材料进行蚀刻，包括但是不限于使用氟化氢(HF)的湿法蚀刻工艺或使用CHF3、CH3F或CF4的干法蚀刻工艺。在另一实施方式中，可以使用其它湿法或干法蚀刻工艺。图7示出了在STI材料600已经凹陷从而暴露出鳍结构500的一部分之后的STI材料600的截面图。
接下来，在鳍结构500的被暴露部分上形成保护性的氮化物盖(212)。所述鳍结构的先前被暴露部分现在包含在所述氮化物盖之内并且被保护从而免受氧化。可以由与所述硬掩模材料相同的材料，例如氮化硅(例如，Si3N4)并且使用常规工艺来形成所述氮化物盖。例如，诸如CVD、PVD或ALD的沉积工艺可以与诸如硅烷和氨的前体一起使用，以形成位于所述STI材料和所述鳍结构上的氮化物层。然后，可以使用诸如如上所述的那些蚀刻工艺对所述氮化物层进行蚀刻且在所述鳍结构上形成氮化物盖。图8示出了形成在鳍结构500上的氮化物盖800的截面图。
根据本发明的实施方式，现在执行热氧化工艺，以氧化所述鳍结构的位于所述氮化物盖的正下方但是不包含在氮化物盖之内的部分(214)。换句话说，所述氧化工艺消耗了所述硅鳍的位于所述氮化物盖的底部边缘下方的未被保护部分，从而将硅转换为氧化硅材料。所述鳍结构的受所述氮化物盖保护的部分现在变得通过该新形成的氧化硅而与所述体衬底隔离。在本发明的实施方式中，可以通过在大约900℃和大约1100℃之间的温度下、在大约0.5小时和大约3小时或更长时间之间的时间段内对衬底进行退火来执行所述热氧化工艺。所述热氧化工艺可以在包含O2、H2O、蒸汽和HCl中的一种或多种的气氛中进行。
图9示出了在一部分硅已经通过所述热氧化工艺消耗掉之后的鳍结构500的截面图。如图所示，鳍结构500的受氮化物盖800保护的部分现在形成为被隔离的半导体主体900。位于所述被隔离的半导体主体900的正下方的材料是在所述热氧化工艺期间形成的氧化物层，通常为二氧化硅层。
在所述热氧化工艺之后，可以将所述氮化物盖从所述被隔离的半导体主体去除(216)。可以使用从硅去除氮化物的常规工艺，例如上述的常规湿法或干法蚀刻工艺。在一些实施方式中，由于磷酸对氧化物和硅两者都具有高度的选择性，所以可以使用利用磷酸的湿法蚀刻工艺。现在，被隔离的半导体主体900可以被用来形成相对于形成在体硅上的常规三栅极晶体管具有改善的短沟道效应的三栅极晶体管。
图10示出了去除氮化物盖800之后的被隔离的半导体主体900。半导体主体900与体衬底300隔离并且现在可以用作三栅极晶体管的半导体主体。从这一点开始可以使用常规三栅极制造工艺。
图11是根据本发明的实施方式的形成被隔离的半导体主体的替代方法1100。所述方法1100在形成氮化物盖之前与所述方法200相同(即，所述方法1100包括图2的工艺202到212)。
在形成氮化物盖后，执行所述STI材料的第二次凹陷(方法1100的1102)。在本实施方式中，使所述STI材料凹陷两次，以暴露所述鳍结构在氮化物盖之下的将被转换为氧化物的部分。因此，所述STI材料凹陷的程度在这里将取决于被形成来隔离半导体主体的氧化物层的期望的厚度。使用氢氟酸的湿法蚀刻工艺或缓冲氧化物湿法蚀刻可以被用来使STI材料凹陷。图12示出了在STI材料600已经被第二次凹陷从而暴露出鳍结构500在氮化物盖800之下的部分之后的STI材料600的截面图。
根据本发明的实施方式，现在执行热氧化工艺，以氧化所述鳍结构在第二次STI凹陷期间被暴露的部分(1104)。所述氧化工艺消耗被暴露且不受所述氮化物盖保护的硅，从而将所述硅转换为氧化硅材料。在这里，因为所述硅被暴露，所以所述热氧化工艺对所述硅具有更快的氧化速率，从而产生相对更薄且更好控制的氧化物。所述鳍结构受所述氮化物盖保护的部分现在变得通过该新形成的氧化硅与所述体衬底隔离。如上所述，可以通过在大约900℃和大约1100℃之间的温度下、在大约0.5小时和大约3小时或更长时间之间的时间段内对所述衬底进行退火来执行所述热氧化工艺。所述热氧化可以在包含O2、H2O、蒸汽和HCl中的一种或多种的气氛中进行。
图13示出了在硅的所暴露部分已经通过所述热氧化工艺消耗从而形成氧化物层1300之后的鳍结构500的截面图。如图所示，鳍结构500受氮化物盖800保护的部分现在形成被隔离的半导体主体900。处于所述被隔离的半导体主体900正下方的材料是在所述热氧化工艺期间形成的氧化物层1300，通常为二氧化硅层。
在所述热氧化工艺之后，现在从所述被隔离的半导体主体去除所述氮化物盖(1106)。如上所述，可以使用从硅去除氮化物的常规工艺。所述被隔离的半导体主体900现在可以被用来形成相对于体硅上形成的常规三栅极晶体管具有改善的短沟道效应的三栅极晶体管。图14示出了在去除了氮化物盖800之后的被隔离的半导体主体900。同样地，可以从这一点开始使用常规三栅极制造工艺。
因此，已经描述了在体衬底上形成被隔离的半导体主体的方法。根据本发明的实施方式，在半导体主体下方形成氧化物层提供了用于最佳栅极控制的栅极和源极/漏极尖端延伸的自对准。其它好处包括：简化了源极和漏极尖端延伸所需的工程，减小了源极和漏极结电容，以及在有源三栅极晶体管器件下形成相对薄的隔离层，这相对于使用相对厚的隔离层的标准绝缘体上硅器件提供了改善的短沟道免疫性。另外，即使在初始晶圆是体硅的情况下，本发明的被完全隔离的半导体主体也能实现其它绝缘体上硅类型的应用，例如具有浮置主体的单器件存储器(single device memory)。
以上对本发明的举例说明的实施方式的描述(包括在说明书摘要中描述的内容)，并非旨在穷举或将本发明限于所公开的精确形式。尽管在本文中为了说明的目的描述了本发明的具体实施方式和例子，但如本领域的技术人员将意识到的那样，在本发明的范围内各种等价的修改都是可能的。
可以依据以上详细描述对本发明进行这些修改。在以下的权利要求书中使用的术语不应被视为将本发明限于在说明书和权利要求中所公开的具体实施方式。相反，本发明的范围完全由以下权利要求书决定，应根据权利要求解释的已确立原则来解释权利要求书。
Claims (18)
1.一种形成被隔离的半导体主体的方法，包括：
对体衬底进行构图，以形成鳍结构；
在所述鳍结构周围沉积绝缘材料；
使所述绝缘材料凹陷，以暴露所述鳍结构的一部分；
在所述鳍结构的被暴露部分上沉积氮化物盖，以保护所述鳍结构的被暴露部分；
进行热氧化工艺，以氧化所述鳍结构位于所述氮化物盖下方的未被保护部分，从而使所述鳍结构的被保护部分与所述体衬底隔离；以及
去除所述氮化物盖。
2.根据权利要求1所述的方法，其中，沉积所述绝缘材料包括使用选自由外延生长、CVD、PVD和ALD构成的组中的工艺来沉积二氧化硅。
3.根据权利要求1所述的方法，其中，所述绝缘材料凹陷的深度对应于所述被隔离的半导体主体的期望高度。
4.根据权利要求1所述的方法，其中，所述氮化物盖包括氮化硅。
5.根据权利要求1所述的方法，其中，所述热氧化工艺包括在大约900℃和大约1100℃之间的温度下、在大约0.5小时和大约3小时之间的时间段内对所述衬底进行退火。
6.根据权利要求1所述的方法，其中，所述体衬底包括体硅衬底。
7.根据权利要求1所述的方法，其中，使所述绝缘材料凹陷包括使用蚀刻工艺去除所述绝缘材料的一部分。
8.一种形成被隔离的半导体主体的方法，包括：
对体衬底进行构图以形成鳍结构；
在所述鳍结构周围沉积绝缘材料；
使所述绝缘材料第一次凹陷，以暴露所述鳍结构的第一部分；
在所述鳍结构的所述第一部分上沉积保护性氮化物盖；
使所述绝缘材料第二次凹陷，以暴露所述鳍结构位于所述保护性氮化物盖下方的第二部分；
热氧化所述鳍结构的所述第二部分，从而将所述鳍结构的所述第一部分与所述体衬底隔离；以及
去除所述氮化物盖。
9.根据权利要求8所述的方法，其中，沉积所述绝缘材料包括使用选自由外延生长、CVD、PVD和ALD构成的组中的工艺来沉积二氧化硅。
10.根据权利要求8所述的方法，其中，所述绝缘材料第一次凹陷的深度对应于所述被隔离的半导体主体的期望高度。
11.根据权利要求8所述的方法，其中，所述氮化物盖包括氮化硅。
12.根据权利要求8所述的方法，其中，所述热氧化工艺包括在大约900℃和大约1100℃之间的温度下、在大约0.5小时和大约3小时之间的时间段内对所述衬底进行退火。
13.根据权利要求8所述的方法，其中，所述体衬底包括体硅衬底。
14.一种装置，包括：
体衬底；
通过从所述体衬底构图出鳍结构而形成的半导体主体；以及
将所述半导体主体与所述体衬底隔离的氧化物层，其中，所述氧化物层是通过对从所述体衬底构图出的所述鳍结构的一部分进行热氧化而形成的。
15.根据权利要求14所述的装置，其中，所述体衬底和所述半导体主体由相同的材料形成。
16.根据权利要求15所述的装置，其中，所述材料包括硅。
17.根据权利要求15所述的装置，其中，所述材料包括与选自由锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓和锑化镓构成的组中的第二材料构成合金的硅。
18.根据权利要求14所述的装置，其中，所述氧化物层包括二氧化硅。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210137882.7A CN102683415B (zh) | 2007-07-18 | 2008-06-30 | 体衬底上制造的被隔离的三栅极晶体管 |
| CN201610262388.1A CN105938853A (zh) | 2007-07-18 | 2008-06-30 | 体衬底上制造的被隔离的三栅极晶体管 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/779,284 | 2007-07-18 | ||
| US11/779,284 US20090020792A1 (en) | 2007-07-18 | 2007-07-18 | Isolated tri-gate transistor fabricated on bulk substrate |
| PCT/US2008/068855 WO2009012053A2 (en) | 2007-07-18 | 2008-06-30 | Isolated tri-gate transistor fabricated on bulk substrate |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210137882.7A Division CN102683415B (zh) | 2007-07-18 | 2008-06-30 | 体衬底上制造的被隔离的三栅极晶体管 |
| CN201610262388.1A Division CN105938853A (zh) | 2007-07-18 | 2008-06-30 | 体衬底上制造的被隔离的三栅极晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101755327A true CN101755327A (zh) | 2010-06-23 |
Family
ID=40260297
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210137882.7A Active CN102683415B (zh) | 2007-07-18 | 2008-06-30 | 体衬底上制造的被隔离的三栅极晶体管 |
| CN200880025190A Pending CN101755327A (zh) | 2007-07-18 | 2008-06-30 | 体衬底上制造的被隔离的三栅极晶体管 |
| CN201610262388.1A Pending CN105938853A (zh) | 2007-07-18 | 2008-06-30 | 体衬底上制造的被隔离的三栅极晶体管 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210137882.7A Active CN102683415B (zh) | 2007-07-18 | 2008-06-30 | 体衬底上制造的被隔离的三栅极晶体管 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610262388.1A Pending CN105938853A (zh) | 2007-07-18 | 2008-06-30 | 体衬底上制造的被隔离的三栅极晶体管 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US20090020792A1 (zh) |
| JP (2) | JP2010533978A (zh) |
| KR (2) | KR20100022526A (zh) |
| CN (3) | CN102683415B (zh) |
| BR (1) | BRPI0814114A2 (zh) |
| DE (1) | DE112008001835T5 (zh) |
| GB (1) | GB2464061A (zh) |
| TW (2) | TWI438848B (zh) |
| WO (1) | WO2009012053A2 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891087A (zh) * | 2011-07-18 | 2013-01-23 | 辉达公司 | 与体硅衬底绝缘的半导体器件结构及其形成方法 |
| CN104299914A (zh) * | 2014-08-08 | 2015-01-21 | 武汉新芯集成电路制造有限公司 | FinFET的制造方法 |
| CN105006433A (zh) * | 2014-04-16 | 2015-10-28 | 台湾积体电路制造股份有限公司 | FinFET器件的结构及其形成方法 |
| CN105322014A (zh) * | 2014-06-27 | 2016-02-10 | 台湾积体电路制造股份有限公司 | Sram finfet器件的结构和方法 |
| CN105895698A (zh) * | 2015-01-14 | 2016-08-24 | 三星电子株式会社 | 包括具有裙部区域的栅极结构的半导体器件 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090020792A1 (en) | 2007-07-18 | 2009-01-22 | Rafael Rios | Isolated tri-gate transistor fabricated on bulk substrate |
| US8106459B2 (en) | 2008-05-06 | 2012-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs having dielectric punch-through stoppers |
| US8263462B2 (en) * | 2008-12-31 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dielectric punch-through stoppers for forming FinFETs having dual fin heights |
| US8293616B2 (en) | 2009-02-24 | 2012-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of fabrication of semiconductor devices with low capacitance |
| US9076873B2 (en) | 2011-01-07 | 2015-07-07 | International Business Machines Corporation | Graphene devices with local dual gates |
| US8609480B2 (en) | 2011-12-21 | 2013-12-17 | Globalfoundries Inc. | Methods of forming isolation structures on FinFET semiconductor devices |
| US8987835B2 (en) * | 2012-03-27 | 2015-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET with a buried semiconductor material between two fins |
| US9425212B2 (en) * | 2012-06-29 | 2016-08-23 | Intel Corporation | Isolated and bulk semiconductor devices formed on a same bulk substrate |
| US9269791B2 (en) * | 2012-07-10 | 2016-02-23 | United Microelectronics Corp. | Multi-gate MOSFET with embedded isolation structures |
| US9035430B2 (en) | 2012-08-29 | 2015-05-19 | International Business Machines Corporation | Semiconductor fin on local oxide |
| US9041106B2 (en) | 2012-09-27 | 2015-05-26 | Intel Corporation | Three-dimensional germanium-based semiconductor devices formed on globally or locally isolated substrates |
| US9287178B2 (en) | 2012-10-01 | 2016-03-15 | Globalfoundries Inc. | Multi-gate field effect transistor (FET) including isolated fin body |
| US8759874B1 (en) | 2012-11-30 | 2014-06-24 | Stmicroelectronics, Inc. | FinFET device with isolated channel |
| US8956942B2 (en) | 2012-12-21 | 2015-02-17 | Stmicroelectronics, Inc. | Method of forming a fully substrate-isolated FinFET transistor |
| US9166053B2 (en) | 2013-02-22 | 2015-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET device including a stepped profile structure |
| US10438856B2 (en) | 2013-04-03 | 2019-10-08 | Stmicroelectronics, Inc. | Methods and devices for enhancing mobility of charge carriers |
| US9257327B2 (en) | 2013-04-09 | 2016-02-09 | Samsung Electronics Co., Ltd. | Methods of forming a Field Effect Transistor, including forming a region providing enhanced oxidation |
| CN104124168B (zh) * | 2013-04-28 | 2017-11-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US9947772B2 (en) | 2014-03-31 | 2018-04-17 | Stmicroelectronics, Inc. | SOI FinFET transistor with strained channel |
| US9502518B2 (en) | 2014-06-23 | 2016-11-22 | Stmicroelectronics, Inc. | Multi-channel gate-all-around FET |
| US20170162693A1 (en) * | 2014-08-05 | 2017-06-08 | Intel Corporation | Apparatus and methods to create microelectronic device isolation by catalytic oxide formation |
| KR102150254B1 (ko) | 2014-09-15 | 2020-09-02 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| KR102251061B1 (ko) | 2015-05-04 | 2021-05-14 | 삼성전자주식회사 | 변형된 채널층을 갖는 반도체 소자 및 그 제조 방법 |
| US9520500B1 (en) | 2015-12-07 | 2016-12-13 | International Business Machines Corporation | Self heating reduction for analog radio frequency (RF) device |
| US9748404B1 (en) | 2016-02-29 | 2017-08-29 | International Business Machines Corporation | Method for fabricating a semiconductor device including gate-to-bulk substrate isolation |
| US10930793B2 (en) | 2017-04-21 | 2021-02-23 | International Business Machines Corporation | Bottom channel isolation in nanosheet transistors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086188A (ja) * | 2004-09-14 | 2006-03-30 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3219307B2 (ja) * | 1991-08-28 | 2001-10-15 | シャープ株式会社 | 半導体装置の構造および製造方法 |
| JPH06342911A (ja) * | 1993-06-01 | 1994-12-13 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0786595A (ja) * | 1993-09-14 | 1995-03-31 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US7358121B2 (en) * | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
| US7728360B2 (en) * | 2002-12-06 | 2010-06-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multiple-gate transistor structure |
| US7172943B2 (en) * | 2003-08-13 | 2007-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-gate transistors formed on bulk substrates |
| AU2003297751A1 (en) * | 2003-12-08 | 2005-07-21 | International Business Machines Corporation | Semiconductor memory device with increased node capacitance |
| US7005700B2 (en) * | 2004-01-06 | 2006-02-28 | Jong Ho Lee | Double-gate flash memory device |
| US7229889B2 (en) * | 2005-03-10 | 2007-06-12 | International Business Machines Corporation | Methods for metal plating of gate conductors and semiconductors formed thereby |
| KR20060124904A (ko) * | 2005-06-01 | 2006-12-06 | 매그나칩 반도체 유한회사 | 핀 전계효과 트랜지스터의 제조방법 |
| KR100645065B1 (ko) * | 2005-06-23 | 2006-11-10 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터와 이를 구비하는 비휘발성 메모리장치 및 그 형성 방법 |
| US20080001234A1 (en) * | 2006-06-30 | 2008-01-03 | Kangguo Cheng | Hybrid Field Effect Transistor and Bipolar Junction Transistor Structures and Methods for Fabricating Such Structures |
| US8779495B2 (en) * | 2007-04-19 | 2014-07-15 | Qimonda Ag | Stacked SONOS memory |
| US20090020792A1 (en) | 2007-07-18 | 2009-01-22 | Rafael Rios | Isolated tri-gate transistor fabricated on bulk substrate |
| JP5032418B2 (ja) * | 2008-08-22 | 2012-09-26 | 株式会社東芝 | 電界効果トランジスタ、集積回路素子、及びそれらの製造方法 |
-
2007
- 2007-07-18 US US11/779,284 patent/US20090020792A1/en not_active Abandoned
-
2008
- 2008-06-30 CN CN201210137882.7A patent/CN102683415B/zh active Active
- 2008-06-30 GB GB1001820A patent/GB2464061A/en not_active Withdrawn
- 2008-06-30 CN CN200880025190A patent/CN101755327A/zh active Pending
- 2008-06-30 CN CN201610262388.1A patent/CN105938853A/zh active Pending
- 2008-06-30 KR KR1020107001149A patent/KR20100022526A/ko not_active Application Discontinuation
- 2008-06-30 WO PCT/US2008/068855 patent/WO2009012053A2/en active Application Filing
- 2008-06-30 JP JP2010517060A patent/JP2010533978A/ja active Pending
- 2008-06-30 KR KR1020117028038A patent/KR101208781B1/ko not_active IP Right Cessation
- 2008-06-30 BR BRPI0814114-2A2A patent/BRPI0814114A2/pt not_active IP Right Cessation
- 2008-06-30 DE DE112008001835T patent/DE112008001835T5/de not_active Withdrawn
- 2008-07-01 TW TW097124714A patent/TWI438848B/zh active
- 2008-07-01 TW TW101115144A patent/TWI525712B/zh active
-
2009
- 2009-11-10 US US12/590,562 patent/US7973389B2/en not_active Expired - Fee Related
-
2013
- 2013-02-13 JP JP2013025282A patent/JP5746238B2/ja active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086188A (ja) * | 2004-09-14 | 2006-03-30 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891087A (zh) * | 2011-07-18 | 2013-01-23 | 辉达公司 | 与体硅衬底绝缘的半导体器件结构及其形成方法 |
| CN105006433A (zh) * | 2014-04-16 | 2015-10-28 | 台湾积体电路制造股份有限公司 | FinFET器件的结构及其形成方法 |
| CN105006433B (zh) * | 2014-04-16 | 2018-02-27 | 台湾积体电路制造股份有限公司 | FinFET器件的结构及其形成方法 |
| CN105322014A (zh) * | 2014-06-27 | 2016-02-10 | 台湾积体电路制造股份有限公司 | Sram finfet器件的结构和方法 |
| CN105322014B (zh) * | 2014-06-27 | 2018-06-22 | 台湾积体电路制造股份有限公司 | Sram finfet器件的结构和方法 |
| CN104299914A (zh) * | 2014-08-08 | 2015-01-21 | 武汉新芯集成电路制造有限公司 | FinFET的制造方法 |
| CN104299914B (zh) * | 2014-08-08 | 2018-06-01 | 武汉新芯集成电路制造有限公司 | FinFET的制造方法 |
| CN105895698A (zh) * | 2015-01-14 | 2016-08-24 | 三星电子株式会社 | 包括具有裙部区域的栅极结构的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090020792A1 (en) | 2009-01-22 |
| TWI525712B (zh) | 2016-03-11 |
| KR20100022526A (ko) | 2010-03-02 |
| TW200919589A (en) | 2009-05-01 |
| DE112008001835T5 (de) | 2010-07-22 |
| JP2010533978A (ja) | 2010-10-28 |
| CN105938853A (zh) | 2016-09-14 |
| GB2464061A (en) | 2010-04-07 |
| CN102683415B (zh) | 2016-01-27 |
| TW201236087A (en) | 2012-09-01 |
| KR101208781B1 (ko) | 2012-12-05 |
| JP5746238B2 (ja) | 2015-07-08 |
| WO2009012053A2 (en) | 2009-01-22 |
| US20100059821A1 (en) | 2010-03-11 |
| KR20110131322A (ko) | 2011-12-06 |
| CN102683415A (zh) | 2012-09-19 |
| TWI438848B (zh) | 2014-05-21 |
| WO2009012053A3 (en) | 2009-03-12 |
| JP2013140999A (ja) | 2013-07-18 |
| BRPI0814114A2 (pt) | 2015-02-03 |
| GB201001820D0 (en) | 2010-03-24 |
| US7973389B2 (en) | 2011-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102683415B (zh) | 体衬底上制造的被隔离的三栅极晶体管 | |
| US7172933B2 (en) | Recessed polysilicon gate structure for a strained silicon MOSFET device | |
| CN101154665B (zh) | 半导体器件的制造方法 | |
| CN101027770B (zh) | 一种包括金属栅电极的集成电路及制备金属栅电极的方法 | |
| CN100524653C (zh) | 各向异性湿蚀刻的器件制造方法及对应器件 | |
| CN101542699B (zh) | 半导体器件和制造半导体器件的方法 | |
| US7625806B2 (en) | Method of fabricating a non-floating body device with enhanced performance | |
| KR100855977B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN101621073A (zh) | 半导体器件及半导体器件的制造方法 | |
| CN104992979A (zh) | 具有自对准外延源和漏的多栅半导体器件 | |
| CN103177950A (zh) | 制造鳍器件的结构和方法 | |
| JP2009523326A (ja) | ゲートの頂部が拡張された半導体トランジスタ | |
| CN101770987B (zh) | 半导体集成电路装置的制造方法 | |
| US5686346A (en) | Method for enhancing field oxide thickness at field oxide perimeters | |
| US6207492B1 (en) | Common gate and salicide word line process for low cost embedded DRAM devices | |
| US20050277261A1 (en) | Method for manufacturing cell transistor | |
| CN103247565A (zh) | 一种浅沟槽隔离结构及其制作方法 | |
| CN109148294B (zh) | 半导体结构及其形成方法 | |
| CN103094108B (zh) | 半导体器件的制作方法 | |
| KR100427535B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20030050785A (ko) | 반도체 소자의 제조 방법 | |
| JP2002368227A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20100623 |