CN103247565A

CN103247565A - 一种浅沟槽隔离结构及其制作方法

Info

Publication number: CN103247565A
Application number: CN2012100302708A
Authority: CN
Inventors: 刘金华
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2012-02-10
Filing date: 2012-02-10
Publication date: 2013-08-14
Anticipated expiration: 2032-02-10
Also published as: CN103247565B

Abstract

本发明提供一种浅沟槽隔离结构及其制作方法，包括：提供半导体衬底；在半导体衬底中形成具有第一宽度的第一子浅沟槽隔离结构；在半导体衬底上形成覆盖第一子浅沟槽隔离结构的第一外延层；在第一外延层中形成具有第二宽度的第二子浅沟槽隔离结构，第二子浅沟槽隔离结构位于第一子浅沟槽隔离结构的正上方，第二宽度大于第一宽度；在第一外延层上形成覆盖第二子浅沟槽隔离结构的第二外延层；在第二外延层中形成具有第三宽度的第三子浅沟槽隔离结构，第三子浅沟槽隔离结构位于第二子浅沟槽隔离结构的正上方，第三宽度小于第二宽度。该浅沟槽隔离结构呈“十”字形来保证载流子在阱区和阱区相对侧的晶体管的源/漏极之间的移动路径，以保证其隔离性。

Description

一种浅沟槽隔离结构及其制作方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种浅沟槽隔离结构及其制作方法。

背景技术

浅沟槽隔离(STI)技术是目前大规模集成电路制造中用于器件隔离的主要方法。随着半导体工艺进入深亚微米时代，0.13微米以下的器件，例如MOSFET(金属氧化物半导体晶体管)器件的体区和漂移区之间均采用浅沟槽隔离结构。

图1A为现有技术中形成有浅沟槽隔离结构的MOSFET器件的剖视图。如图1A所示，半导体衬底100中形成有浅沟槽隔离结构101，在半导体衬底100中的浅沟槽隔离结构101的两侧分别形成有N型阱区102A和P型阱区102B。在N型阱区102A内形成有MOSFET晶体管的源/漏极103A，且在P型阱区102B内形成有MOSFET晶体管的漏/源极103B。当N型阱区102A和P型阱区102B精确地形成在浅沟槽隔离结构101的两侧时，电子在N型阱区102A和MOSFET晶体管的漏/源极103B之间的移动路径N-N较长，同样地，空穴在P型阱区102B和MOSFET晶体管的源/漏极103A之间的移动路径也较长，因此，浅沟槽隔离结构101能够起到很好的隔离作用。

但是，随着半导体工艺尺寸的逐渐减小，实际工艺中，N型阱区102A和P型阱区102B很难精确地、对称地形成在浅沟槽隔离结构101的两侧。原因在于，如图1B所示，当在P型阱区102B对应的半导体衬底100上形成光刻胶层104时，由于工艺尺寸的缩小，光刻胶层104的边缘将不可避免地发生偏移。当光刻胶层104的边缘向P型阱区102B的一侧偏移时，以该光刻胶层104为掩膜经离子注入工艺形成的N型阱区102A将向P型阱区102B的一侧偏移，甚至使N型阱区102A越过浅沟槽隔离结构101，这样将导致电子在N型阱区102A和MOSFET晶体管的漏/源极103B之间的移动路径N-N缩短，致使隔离性能降低而损害半导体器件的隔离性能。同样道理，当形成P型阱区102B的光刻胶层(未示出)的边缘向N型阱区102A的一侧偏移时，将导致空穴在P型阱区102B和MOSFET晶体管的源/漏极103A之间的移动路径缩短，而降低隔离性能。

因此，需要一种浅沟槽隔离结构及其制作方法，以解决现有技术中存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种浅沟槽隔离结构的制作方法，包括：a)提供半导体衬底；b)在所述半导体衬底中形成具有第一宽度的第一子浅沟槽隔离结构；c)执行所述半导体衬底的第一外延生长工艺，以在所述半导体衬底上形成覆盖所述第一子浅沟槽隔离结构的第一外延层；d)在所述第一外延层中形成具有第二宽度的第二子浅沟槽隔离结构，所述第二子浅沟槽隔离结构位于所述第一子浅沟槽隔离结构的正上方，且与所述第一子浅沟槽隔离结构接触，其中，所述第二宽度大于所述第一宽度；e)执行所述半导体衬底的第二外延生长工艺，以在所述第一外延层上形成覆盖所述第二子浅沟槽隔离结构的第二外延层；以及f)在所述第二外延层中形成具有第三宽度的第三子浅沟槽隔离结构，所述第三子浅沟槽隔离结构位于所述第二子浅沟槽隔离结构的正上方，且与所述第二子浅沟槽隔离结构接触，所述第一到第三子浅沟槽隔离结构共同形成浅沟槽隔离结构，其中，所述第三宽度小于所述第二宽度。

优选地，所述b)步骤中形成具有所述第一宽度的所述第一子浅沟槽隔离结构的方法包括：在所述半导体衬底上依次形成第一氧化物层和第一氮化物层；在所述半导体衬底、所述第一氧化物层和所述第一氮化物层中形成具有第一宽度的第一沟槽；在所述第一沟槽内填充浅沟槽隔离材料，以形成所述第一子浅沟槽隔离结构；以及去除所述第一氧化物层和所述第一氮化物层。

优选地，所述d)步骤中形成具有所述第二宽度的所述第二子浅沟槽隔离结构的方法包括：在所述第一外延层上依次形成第二氧化物层和第二氮化物层；在所述第一外延层、所述第二氧化物层和所述第二氮化物层中形成具有所述第二宽度的第二沟槽，所述第二沟槽位于所述第一子浅沟槽隔离结构的正上方且暴露所述第一子浅沟槽隔离结构；在所述第二沟槽内填充浅沟槽隔离材料，以形成所述第二子浅沟槽隔离结构；以及去除所述第二氧化物层和所述第二氮化物层。

优选地，所述f)步骤中形成具有所述第三宽度的所述第三子浅沟槽隔离结构的方法包括：在所述第二外延层上依次形成第三氧化物层和第三氮化物层；在所述第二外延层、所述第三氧化物层和所述第三氮化物层中形成具有第三宽度的第三沟槽，所述第三沟槽位于所述第二子浅沟槽隔离结构的正上方且暴露所述第二子浅沟槽隔离结构；在所述第三沟槽内填充浅沟槽隔离材料，以形成所述第三子浅沟槽隔离结构，所述第一到第三子浅沟槽隔离结构共同形成浅沟槽隔离结构；以及去除所述第三氧化物层和所述第三氮化物层。

优选地，所述第二宽度大于等于所述第三宽度的2倍。

优选地，所述浅沟槽隔离结构用于MOSFET晶体管中。

本发明还提供一种浅沟槽隔离结构，所述浅沟槽隔离结构包括第一子浅沟槽隔离结构、位于所述第一子浅沟槽隔离结构正上方的第二子浅沟槽隔离结构和位于所述第二子浅沟槽隔离结构正上方的第三子浅沟槽隔离结构，所述第一子浅沟槽隔离结构具有第一宽度，所述第二子浅沟槽隔离结构具有第二宽度，所述第三子浅沟槽隔离结构具有第三宽度，其中，所述第二宽度大于所述第一宽度，且大于所述第三宽度。

优选地，所述第二宽度大于等于所述第三宽度的2倍。

优选地，所述浅沟槽隔离结构用于MOSFET晶体管中。

本发明的浅沟槽隔离结构通过采用“十”字形的特殊形状来保证载流子在阱区和阱区相对侧的晶体管的源/漏极之间的移动路径，进而保证了其隔离性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1A为现有技术中形成有浅沟槽隔离结构的MOSFET器件的剖视图；

图1B为现有技术中形成N型阱区的光刻胶层发生偏移的示意图；

图2为根据本发明一个实施方式来制作浅沟槽隔离结构的工艺流程图；

图3A-3N为根据本发明一个实施方式来制作浅沟槽隔离结构的工艺过程中各步骤所获得的器件的剖视图；以及

图4为采用根据本发明的方法形成的浅沟槽隔离结构在形成N型阱区的光刻胶层时发生偏移的示意图。

具体实施方式

接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。

本发明提供一种浅沟槽隔离结构的制作方法。图2为根据本发明一个实施方式来制作浅沟槽隔离结构的工艺流程图，图3A-3N为根据本发明一个实施方式来制作浅沟槽隔离结构的工艺过程中各步骤所获得的器件的剖视图。下面将结合图2和图3A-3N对本发明的制作方法进行详细描述。

执行步骤201，提供半导体衬底。

如图3A所示，半导体衬底301可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底301上可以被定义有源区。为了简化，此处仅以一空白来表示半导体衬底301。

执行步骤202，在半导体衬底中形成具有第一宽度的第一子浅沟槽隔离结构。

根据本发明一个实施方式，形成具有第一宽度的第一子浅沟槽隔离结构的方法包括以下步骤：

首先，继续如图3A所示，在半导体衬底301上依次形成第一氧化物层302和第一氮化物层303。第一氧化物层302可以为高温氧化法得到的，其厚度可以为100-200埃。第一氧化物层302可以用作隔离层保护半导体衬底301免受损伤和污染。第一氮化物层303可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的。作为示例，第一氮化物层303可以是通过氨气和二氯硅烷在750℃左右的温度下，采用低压化学气相沉积形成的。第一氮化物层303不但可以作为半导体衬底301刻蚀过程中的掩膜层，还可以作为后续化学机械研磨工艺中的阻挡层。

接着，如图3B所示，执行干法刻蚀工艺，以依次对第一氮化物层303、第一氧化物层302和半导体衬底301进行刻蚀以形成第一沟槽304。具体地，可以在第一氮化物层303上形成具有图案的光刻胶层(未示出)，以该光刻胶层为掩膜对第一氮化物层303进行干法刻蚀，以将图案转移至第一氮化物层303，并以光刻胶层和第一氮化物层303为掩膜对第一氧化物层302和半导体衬底301进行刻蚀，以形成第一沟槽304。当然还可以采用其它方法来形成第一沟槽304，由于该工艺以为本领域所熟知，因此不再做进一步描述。第一沟槽304具有第一宽度。需要说明的是，由于第一沟槽304将用于形成作为浅沟槽隔离结构的一部分的第一子浅沟槽隔离结构，因此，第一沟槽304的深度较浅，这样可将该第一沟槽304近似地当做具有均匀的宽度的沟槽。如果在特定条件下，第一沟槽304具有较厚的深度，那么在刻蚀过程中可能会形成图3B所示的上宽下窄的形状，此时，可以将第一宽度理解为第一沟槽304的开口处的宽度。同样，该描述也适用于后面将要提到的第二宽度和第三宽度。

然后，如图3C所示，在第一沟槽304内填充浅沟槽隔离材料，以形成第一子浅沟槽隔离结构305A。具体地，可以在第一氮化物层303上和第一沟槽304内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅、氟掺杂玻璃和/或其它现有的低介电常数材料；执行化学机械研磨工艺并停止在第一氮化物层303上，以形成具有第一宽度的第一子浅沟槽隔离结构305A。

最后，如图3D所示，去除第一氧化物层301和第一氮化物层302。去除剩余的第一氧化物层301和第一氮化物层302的方法可以为湿法，由于去除第一氧化物层301和第一氮化物层302的刻蚀剂已为本领域所公知，因此，不再详述。

本发明上述公开的形成第一子浅沟槽隔离结构305A的方法仅为示范性的，本领域的技术人员可以采用其它任何方法来形成该第一子浅沟槽隔离结构305A。

执行步骤203，执行半导体衬底的第一外延生长工艺，以在半导体衬底上形成覆盖第一子浅沟槽隔离结构的第一外延层。

如图3E所示，执行半导体衬底301的第一外延生长工艺，并形成第一外延层306。后续将在该第一外延层306中形成第二子浅沟槽隔离结构，因此，第一外延层306应当覆盖第一子浅沟槽隔离结构305A，即第一外延层306的上表面应当高于第一子浅沟槽隔离结构305A的上表面一定距离，以能够在第一子浅沟槽隔离结构305A之上的第一外延层306中形成第二子浅沟槽隔离结构。作为示例，第一外延生长工艺可以为气相外延工艺。以半导体衬底为硅为例，反应气体可以包括氢气(H₂)携带的四氯化硅(SiCl₄)或三氯氢硅(SiHCl₃)、硅烷(SiH₄)和二氯氢硅(SiH₂Cl₂)等中的至少一种进入放置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子在衬底硅表面上外延生长。

执行步骤204，在第一外延层中形成具有第二宽度的第二子浅沟槽隔离结构，第二子浅沟槽隔离结构位于第一子浅沟槽隔离结构的正上方，且与第一子浅沟槽隔离结构接触，其中，第二宽度大于第一宽度。

根据本发明一个实施方式，形成具有第二宽度的第二子浅沟槽隔离结构的方法包括以下步骤：

首先，如图3F所示，在第一外延层306上依次形成第二氧化物层307和第二氮化物层308。第二氧化物层307可以为高温氧化法得到的，其厚度可以为100-200埃。第二氧化物层307可以用作隔离层保护第一外延层306免受损伤和污染。第二氮化物层308可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的。作为示例，第二氮化物层308可以是通过氨气和二氯硅烷在750℃左右的温度下，采用低压化学气相沉积形成的。第二氮化物层308不但可以作为第一外延层306刻蚀过程中的掩膜层，还可以作为后续化学机械研磨工艺中的阻挡层。

接着，如图3G所示，执行干法刻蚀工艺，以依次对第二氮化物层308、第二氧化物层307和第一外延层306进行刻蚀以形成第二沟槽309。具体地，可以在第二氮化物层308上形成具有图案的光刻胶层(未示出)，以该光刻胶层为掩膜对第二氮化物层308进行干法刻蚀，以将图案转移至第二氮化物层308，并以光刻胶层和第二氮化物层308为掩膜对第二氧化物层307和第一外延层306进行刻蚀，以形成第二沟槽309。当然还可以采用其它方法来形成第二沟槽309，由于该工艺已为本领域所熟知，因此不再做进一步描述。第二沟槽309应当位于第一子浅沟槽隔离结构305A的正上方，即第二沟槽309的中心在竖直方向上应当与第一子浅沟槽隔离结构305A的中心对准。并且，第二沟槽309应当暴露第一子浅沟槽隔离结构305A，以使随后形成的第二子浅沟槽隔离结构与第一子浅沟槽隔离结构305A接触。第二沟槽309具有第二宽度，为了使本发明的方法形成的浅沟槽隔离结构能够具有良好的隔离性，第二宽度应当大于第一宽度。

然后，如图3H所示，在第二沟槽309内填充浅沟槽隔离材料，以形成第二子浅沟槽隔离结构305B。具体地，可以在第二氮化物层308上和第二沟槽309内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅、氟掺杂玻璃和/或其它现有的低介电常数材料；执行化学机械研磨工艺并停止在第二氮化物层308上，以形成具有第二宽度的第二子浅沟槽隔离结构305B。

最后，如图3I所示，去除第二氧化物层307和第二氮化物层308。去除剩余的第二氧化物层307和第二氮化物层308的方法可以为湿法，由于去除第二氧化物层307和第二氮化物层308的刻蚀剂已为本领域所公知，因此，不再详述。

执行步骤205，执行半导体衬底的第二外延生长工艺，以在第一外延层上形成覆盖第二子浅沟槽隔离结构的第二外延层。

如图3J所示，执行半导体衬底的第二外延生长工艺，并形成第二外延层310。后续将在该第二外延层310中形成第三子浅沟槽隔离结构，因此，第二外延层310应当覆盖第二子浅沟槽隔离结构305B，即第二外延层310的上表面应当高于第二子浅沟槽隔离结构305B的上表面一定距离，以能够在第二子浅沟槽隔离结构305B之上的第二外延层310中形成第三子浅沟槽隔离结构。作为示例，第二外延生长工艺可以为气相外延工艺。以半导体衬底为硅为例，反应气体可以包括氢气(H₂)携带的四氯化硅(SiCl₄)或三氯氢硅(SiHCl₃)、硅烷(SiH₄)和二氯氢硅(SiH₂Cl₂)等中的至少一种进入放置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子在衬底硅表面上外延生长。

执行步骤206，在第二外延层中形成具有第三宽度的第三子浅沟槽隔离结构，第三子浅沟槽隔离结构位于第二子浅沟槽隔离结构的正上方，且与第二子浅沟槽隔离结构接触，第一到第三子浅沟槽隔离结构共同形成浅沟槽隔离结构，其中，第三宽度小于所述第二宽度。

首先，如图3K所示，在第二外延层310上依次形成第三氧化物层311和第三氮化物层312。第三氧化物层311可以为高温氧化法得到的，其厚度可以为100-200埃。第三氧化物层311可以用作隔离层保护第二外延层310免受损伤和污染。第三氮化物层312可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的。作为示例，第三氮化物层312可以是通过氨气和二氯硅烷在750℃左右的温度下，采用低压化学气相沉积形成的。第三氮化物层312不但可以作为第二外延层310刻蚀过程中的掩膜层，还可以作为后续化学机械研磨工艺中的阻挡层。

接着，如图3L所示，执行干法刻蚀工艺，以依次对第三氮化物层312、第三氧化物层311和第二外延层310进行刻蚀以形成第三沟槽313。具体地，可以在第三氧化物层311上形成具有图案的光刻胶层(未示出)，以该光刻胶层为掩膜对第三氧化物层311进行干法刻蚀，以将图案转移至第三氧化物层311，并以光刻胶层和第三氧化物层311为掩膜对第三氧化物层311和第二外延层310进行刻蚀，以形成第三沟槽313。当然还可以采用其它方法来形成第三沟槽313，由于该工艺已为本领域所熟知，因此不再做进一步描述。第三沟槽313应当位于第二子浅沟槽隔离结构305B的正上方，即第三沟槽313的中心在竖直方向上应当与第二子浅沟槽隔离结构305B的中心对准。并且，第三沟槽313应当暴露第二子浅沟槽隔离结构305B，以使随后形成的第三子浅沟槽隔离结构与第二子浅沟槽隔离结构305B接触。第三沟槽313具有第三宽度，且第三宽度应当小于第二宽度。

然后，如图3M所示，在第三沟槽313内填充浅沟槽隔离材料，以形成第三子浅沟槽隔离结构305C。具体地，可以在第三氮化物层312上第三沟槽313内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅、氟掺杂玻璃和/或其它现有的低介电常数材料；执行化学机械研磨工艺并停止在第三氮化物层312上，以形成具有第三宽度的第三子浅沟槽隔离结构305C。

最后，如图3N所示，去除第三氮化物层312和第三氧化物层311。去除剩余的第三氮化物层312和第三氧化物层311的方法可以为湿法，由于去除第三氮化物层312和第三氧化物层311的刻蚀剂已为本领域所公知，因此，不再详述。

第一子浅沟槽隔离结构305A、第二子浅沟槽隔离结构305B和第三子浅沟槽隔离结构305C共同形成了浅沟槽隔离结构305，至此，完成了整个浅沟槽隔离结构305的制作工艺。

图4为采用根据本发明的方法形成的浅沟槽隔离结构在形成N型阱区的光刻胶层时发生偏移的示意图。当采用本发明的具有特殊形状的浅沟槽隔离结构来隔离MOSFET晶体管时，如图4所示，即使在实际工艺中，用于形成N型阱区402A的光刻胶层404的边缘向P型阱区402B偏移，并以该光刻胶层404为掩膜经离子注入工艺形成的N型阱区402A向P型阱区402B的一侧偏移，由于浅沟槽隔离结构401的第二子浅沟槽隔离结构(请参照图3N)的宽度较大，同样会保持电子在N型阱区402A和MOSFET晶体管的漏/源极403B之间的移动路径N-N较长，因此保证了其隔离性，提高了MOSFET晶体管的击穿电压，以获得较高的性能。此外，由于本发明提供的浅沟槽隔离结构具有对称的结构，因此，如果形成P型阱区402B的光刻胶层(未示出)的边缘向N型阱区402A的一侧偏移时，同样会保证空穴在P型阱区402B和MOSFET晶体管的源/漏极403A之间的移动路径较长。

优选地，第二宽度大于等于第三宽度的2倍，以在保证工艺窗口且不影响半导体器件中其它结构的尺寸的情况下，更加有效地提高隔离性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种浅沟槽隔离结构的制作方法，其特征在于，包括：

a)提供半导体衬底；

b)在所述半导体衬底中形成具有第一宽度的第一子浅沟槽隔离结构；

c)执行所述半导体衬底的第一外延生长工艺，以在所述半导体衬底上形成覆盖所述第一子浅沟槽隔离结构的第一外延层；

d)在所述第一外延层中形成具有第二宽度的第二子浅沟槽隔离结构，所述第二子浅沟槽隔离结构位于所述第一子浅沟槽隔离结构的正上方，且与所述第一子浅沟槽隔离结构接触，其中，所述第二宽度大于所述第一宽度；

e)执行所述半导体衬底的第二外延生长工艺，以在所述第一外延层上形成覆盖所述第二子浅沟槽隔离结构的第二外延层；以及

f)在所述第二外延层中形成具有第三宽度的第三子浅沟槽隔离结构，所述第三子浅沟槽隔离结构位于所述第二子浅沟槽隔离结构的正上方，且与所述第二子浅沟槽隔离结构接触，所述第一到第三子浅沟槽隔离结构共同形成浅沟槽隔离结构，其中，所述第三宽度小于所述第二宽度。

2.根据权利要求1所述的制作方法，其特征在于，所述b)步骤中形成具有所述第一宽度的所述第一子浅沟槽隔离结构的方法包括：

在所述半导体衬底上依次形成第一氧化物层和第一氮化物层；

在所述半导体衬底、所述第一氧化物层和所述第一氮化物层中形成具有第一宽度的第一沟槽；

在所述第一沟槽内填充浅沟槽隔离材料，以形成所述第一子浅沟槽隔离结构；以及

去除所述第一氧化物层和所述第一氮化物层。

3.根据权利要求1所述的制作方法，其特征在于，所述d)步骤中形成具有所述第二宽度的所述第二子浅沟槽隔离结构的方法包括：

在所述第一外延层上依次形成第二氧化物层和第二氮化物层；

在所述第一外延层、所述第二氧化物层和所述第二氮化物层中形成具有所述第二宽度的第二沟槽，所述第二沟槽位于所述第一子浅沟槽隔离结构的正上方且暴露所述第一子浅沟槽隔离结构；

在所述第二沟槽内填充浅沟槽隔离材料，以形成所述第二子浅沟槽隔离结构；以及

去除所述第二氧化物层和所述第二氮化物层。

4.根据权利要求1所述的制作方法，其特征在于，所述f)步骤中形成具有所述第三宽度的所述第三子浅沟槽隔离结构的方法包括：

在所述第二外延层上依次形成第三氧化物层和第三氮化物层；

在所述第二外延层、所述第三氧化物层和所述第三氮化物层中形成具有第三宽度的第三沟槽，所述第三沟槽位于所述第二子浅沟槽隔离结构的正上方且暴露所述第二子浅沟槽隔离结构；

在所述第三沟槽内填充浅沟槽隔离材料，以形成所述第三子浅沟槽隔离结构，所述第一到第三子浅沟槽隔离结构共同形成浅沟槽隔离结构；以及

去除所述第三氧化物层和所述第三氮化物层。

5.根据权利要求1所述的制作方法，其特征在于，所述第二宽度大于等于所述第三宽度的2倍。

6.根据权利要求1所述的制作方法，其特征在于，所述浅沟槽隔离结构用于MOSFET晶体管中。

7.一种浅沟槽隔离结构，其特征在于，所述浅沟槽隔离结构包括第一子浅沟槽隔离结构、位于所述第一子浅沟槽隔离结构正上方的第二子浅沟槽隔离结构和位于所述第二子浅沟槽隔离结构正上方的第三子浅沟槽隔离结构，所述第一子浅沟槽隔离结构具有第一宽度，所述第二子浅沟槽隔离结构具有第二宽度，所述第三子浅沟槽隔离结构具有第三宽度，其中，所述第二宽度大于所述第一宽度，且大于所述第三宽度。

8.根据权利要求7所述的浅沟槽隔离结构，其特征在于，所述第二宽度大于等于所述第三宽度的2倍。

9.根据权利要求7所述的浅沟槽隔离结构，其特征在于，所述浅沟槽隔离结构用于MOSFET晶体管中。