JP2010533978A - バルク基板上に作製される分離トライゲートトランジスタ - Google Patents
バルク基板上に作製される分離トライゲートトランジスタ Download PDFInfo
- Publication number
- JP2010533978A JP2010533978A JP2010517060A JP2010517060A JP2010533978A JP 2010533978 A JP2010533978 A JP 2010533978A JP 2010517060 A JP2010517060 A JP 2010517060A JP 2010517060 A JP2010517060 A JP 2010517060A JP 2010533978 A JP2010533978 A JP 2010533978A
- Authority
- JP
- Japan
- Prior art keywords
- fin structure
- bulk substrate
- semiconductor body
- insulating material
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 90
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 150000004767 nitrides Chemical class 0.000 claims abstract description 40
- 230000003647 oxidation Effects 0.000 claims abstract description 25
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 25
- 239000011810 insulating material Substances 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000000137 annealing Methods 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 2
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- 238000002955 isolation Methods 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
バルク基板上に作製された分離トライゲート半導体本体の作製方法は、バルク基板をパターニングしてフィン構造を作製する工程、前記フィン構造の周囲に絶縁材料を堆積する工程、前記絶縁材料をリセス処理して、前記分離トライゲート半導体本体に用いられる前記フィン構造の一部を曝露する工程、前記フィン構造の曝露された部分の全体にわたって窒化物キャップを堆積して、前記フィン構造の曝露された部分を保護する工程、及び、熱酸化処理を実行して前記窒化物キャップの下に位置する前記フィン構造の保護されていない部分を酸化する工程を有する。前記フィンの酸化した部分は、前記窒化物キャップによって保護される前記半導体本体を分離させる。前記窒化物キャップは除去されて良い。前記熱酸化処理は、前記基板を約900℃乃至約1100℃の温度で約0.5時間乃至約3時間アニーリングする工程を有して良い。
Description
本発明はバルク基板上に作製される分離トライゲートトランジスタに関する。
集積回路デバイスの製造では、デバイス寸法が縮小していることで、たとえばトライゲートトランジスタのようなマルチゲートトランジスタが普及してきている。従来のプロセスでは、トライゲートトランジスタは一般にバルクシリコン基板又はシリコン・オン・インシュレータ上に作製される。低コストでかつ複雑ではないトライゲート作製プロセスが可能であるというからバルクシリコンが好まれる場合があるし、トライゲートトランジスタの短チャネル挙動が改善されるという理由からシリコン・オン・インシュレータ基板が好まれる場合もある。
バルクシリコン基板上では、トライゲートトランジスタの作製プロセスは通常、金属ゲート電極の底部をソース及びドレイン拡張部チップとトランジスタ本体（つまり「フィン(fin)」）の底部で位置合わせする際に問題に直面する。トライゲートトランジスタがバルク基板上に形成されるとき、最適なゲート制御及び短チャネル効果の減少のために適切な位置合わせが必要となる。たとえばソース及びドレイン拡張チップが金属ゲート電極よりも深い場合には、パンチスルーが生じる恐れがある。あるいはその代わりに金属ゲート電極がソース及びドレイン拡張チップよりも深い場合には、意図しないゲートキャップ寄生が結果として生じる恐れがある。
従ってバルク基板によって供される作製の容易さとシリコン・オン・インシュレータ基板によって供される短チャネル効果の改善とを併せ持つトライゲートトランジスタプロセスが必要である。
バルク基板上に作製された分離トライゲート半導体本体の作製方法は、バルク基板をパターニングしてフィン構造を作製する工程、前記フィン構造の周囲に絶縁材料を堆積する工程、前記絶縁材料をリセス処理して、前記分離トライゲート半導体本体に用いられる前記フィン構造の一部を曝露する工程、前記フィン構造の曝露された部分の全体にわたって窒化物キャップを堆積して、前記フィン構造の曝露された部分を保護する工程、及び、熱酸化処理を実行して前記窒化物キャップの下に位置する前記フィン構造を保護されていない部分を酸化する工程を有する。前記フィンの酸化した部分は、前記窒化物キャップによって保護される前記半導体本体を分離させる。前記窒化物キャップは除去されて良い。前記熱酸化処理は、前記基板を約900℃乃至約1100℃の温度で約0.5時間乃至約3時間アニーリングする工程を有して良い。
短チャネル効果が改善されたバルク半導体基板上のトライゲートトランジスタの作製システム及び方法が本明細書に記載されている。以降の説明では、図示された実施例の様々な態様が当業者によって広く用いられている用語を用いて説明されている。他の分野の専門家に前記当業者の仕事の内容を理解してもらうためである。しかし本発明が記載されている態様の一部だけで実施可能であることは、当業者にとっては明らかである。例示された実施例を完全に理解してもらうため、説明目的で具体的数値、材料、及び構成が記載されている。しかし本発明が係る具体的詳細を欠いても実施可能であることは当業者には明らかである。また例示された実施例が曖昧にならないように、周知の部位は省略又は簡略化する。
本発明の理解の助けとなるように、様々な操作が多数の別個の動作として記載されている。しかし記載順序は、これらの動作が必然的に順序に依存していることを示唆するように解されてはならない。具体的にはこれらの動作は提示された順序に実行される必要はない。
本発明の実施例は、バルク半導体基板上にトライゲートトランジスタを作製するプロセスを供する。該プロセスでは、トライゲートトランジスタは十分に分離されることで、単純なバルクプロセス上のトライゲートと良好なシリコン・オン・インシュレータ上のトライゲートの短チャネル挙動とを併せ持つ。本発明の実施例によると、トライゲートトランジスタの半導体本体はバルク基板を材料として形成される。この半導体本体は通常トライゲートトランジスタの「フィン」と呼ばれる。続いて酸化物層が、酸化プロセスを用いることによって半導体本体付近に作製される。酸化物層は、バルク基板から半導体本体を分離し、かつ接合キャパシタンスを減少させる。
たとえば図1は従来技術に係るトライゲートトランジスタ100を図示している。図示されているように、トライゲートトランジスタ100は、バルク半導体基板102-たとえばバルクシリコン基板-上に作製される。トライゲートトランジスタ100は半導体本体104-トライゲートトランジスタ100のフィン構造としても知られている-を有する。半導体本体104は一般的にバルク基板102と同一の材料から作製される。トライゲートトランジスタ100はまた、伝導性材料-たとえば多結晶シリコン又は金属-から作製された金属ゲート電極106をも有する。図示されているように、金属ゲート電極106は半導体本体104の3つの別な表面に隣接することで、トランジスタの3つの別なゲートを形成する。
ソース領域104A及びドレイン領域104Bは、金属ゲート電極106の対向する面上であって半導体本体104内に形成される。チャネル領域（図示されていない）が、半導体本体104内のソース領域とドレイン領域との間であって金属ゲート電極106の下に形成される。当業者には知られているように、ソース及びドレインチップ領域（図示されていない）はチャネル領域内に形成されても良い。半導体本体104は基板102から分離していないので、界面108での、チップ拡張部の底部と金属ゲート電極106の底部との位置合わせが重要である。チップ拡張部が基板102へ入り込む場合、又はそのチップ拡張部が半導体本体104の底部に届かない場合には、短チャネル効果の問題が生じる恐れがある。
図2は、本発明の実施例によるバルク基板上に分離した半導体本体を作製する方法200である。図3〜図10は、方法200が実行されるときに作製される構造の断面を図示している。
方法200は、本発明の分離した半導体本体を上に作製することが可能なバルク基板を供する工程（図2の202）で開始される。本発明の実施例では、バルク基板はシリコン又はシリコン混晶から作製されて良い。他の実施例では、バルク基板にはたとえば、ゲルマニウム、アンチモン化インジウム、砒化インジウム、燐化インジウム、砒化ガリウム、若しくはアンチモン化ガリウム、又はこれらとシリコンとの混晶が含まれる。
バルク基板には、シリコン窒化物（たとえばSi3N4）のような材料から作製されるハードマスク層が含まれる。シリコン窒化物ハードマスクは従来のプロセスによって作製されて良い。従来のプロセスとはたとえば、シリコンバルク基板の上面での化学気相成長法である。図3は、上面に形成されたシリコン窒化物層302を有するバルク基板300の断面を図示している。
ハードマスク層は、パターニングされたハードマスク層を形成するようにエッチングされて良い(204)。当技術分野において既知である従来のプロセスが、ハードマスク層をパターニングするのに用いられて良い。従来のプロセスとはたとえば、CHF3、CH3F、若しくはCF4のプラズマによるドライエッチング又は反応性イオンエッチングを用いた従来のリソグラフィプロセスである。他の実施例では、他のウエット又はドライエッチングプロセスが用いられて良い。続いてパターニングされたハードマスク層は、バルク基板をパターニングしてフィン構造を作製するマスクとして用いられて良い(206)。当技術分野において既知である従来のプロセスが、バルク基板をパターニングするのに用いられて良い。従来のプロセスとはたとえば、NH4OHを用いたウエットエッチング又はHBrClを用いたドライエッチングである。繰り返しになるが他の実施例では、他のウエット又はドライエッチングプロセスが用いられて良い。このフィン構造は半導体本体を作製するのに用いられて良い。図4はバルク基板300上のパターニングされたハードマスク構造302Aの断面を図示している。図5は、パターニングされたハードマスク構造302Aをマスクとして用いてバルク基板300をエッチングすることによって作製されたフィン構造500の断面を図示している。
続いて浅溝分離(STI)材料がフィン構造の周辺に堆積される(208)。本発明の様々な実施例では、STI材料は絶縁材料-誘電材料又は他の酸化物材料-であって良い。実施例によっては、二酸化シリコン又はSiOFがSTI材料として用いられて良い。STI材料は従来の堆積プロセスを用いることによって堆積されて良い。従来の堆積プロセスとはたとえば、化学気相成長法(CVD)、物理気相成長法(PVD)、及び原子層堆積法(ALD)である。図6は、フィン構造600に隣接して堆積されたSTI材料600の断面を図示している。
続いてSTI材料はフィン構造の一部を曝露するようにリセス処理される(210)。フィン構造の曝露した部分は最終的にトライゲートデバイスで用いられる分離した半導体本体となる。従って、STI材料がリセス処理され、かつフィン構造が曝露される程度又は深さは、作製される分離した半導体本体の厚さ又は高さに相当する。従来のプロセスがSTI材料のリセス処理又はエッチングに用いられて良い。従来のプロセスにはたとえば、フッ化水素(HF)を用いたウエットエッチング、又はCHF3、CH3F、若しくはCF4を用いたドライエッチングプロセスが含まれる。他の実施例では、他のウエット又はドライエッチングプロセスが用いられて良い。図7は、STI材料がリセス処理されることでフィン構造500の一部を曝露した後のSTI材料600の断面を図示している。
続いて窒化物保護キャップがフィン構造500の曝露部分全体にわたって形成される(212)。フィン構造の以前に曝露された部分は窒化物キャップ内に含まれ、かつ酸化から保護される。窒化物キャップはハードマスク材料と同一の材料-たとえばシリコン窒化物（たとえばSi3N4）-で形成されて良く、かつ従来のプロセスを用いて形成されて良い。たとえばCVD、PVD、又はALDのような堆積プロセスは、先駆体-シラン及びアンモニア-と併用されることで、STI材料及びフィン構造全体にわたって窒化物層を形成して良い。続いてたとえば上述したようなエッチングプロセスは、窒化物層をエッチングし、かつフィン構造全体にわたって窒化物キャップを形成するのに用いられて良い。図8はフィン構造500上に形成される窒化物キャップ800の断面を図示している。
本発明の実施例によると、窒化物キャップの直下であるがその窒化物キャップ内には含まれていないフィン構造の一部を酸化する熱酸化プロセスが実行される(214)。換言すると、酸化プロセスは、窒化物キャップの底端部直下であるシリコンフィンの保護されていない部分を使って、シリコンをシリコン酸化物材料に変換する。ここで窒化物キャップによって保護されるフィン構造の一部は、この新たに生成されたシリコン酸化物によってバルク基板から分離される。本発明の実施例では、熱酸化プロセスは、約900℃から約1100℃の温度で約0.5時間から約3時間以上の時間アニーリングすることによって実行されて良い。熱酸化は、O2、H2O、蒸気、及びHClのうちの1種類以上を含む雰囲気中で行われて良い。
図9は、シリコンの一部が熱酸化プロセスによって使われた後のフィン構造500の断面を図示している。知られているように、ここで窒化物キャップ800によって保護されるフィン構造500の一部は、分離した半導体本体900を形成する。分離した半導体本体900の直下に位置する材料は、熱酸化プロセス中に生成された酸化物層-一般的には二酸化シリコン層-である。
窒化物キャップは、熱酸化プロセス後に分離した半導体本体から除去されて良い(216)。シリコンから窒化物を除去する従来のプロセス-たとえば上述のウエット又はドライエッチングプロセス-が用いられて良い。実施例によっては、燐酸を用いたウエットエッチングプロセスが用いられて良い。なぜなら燐酸は酸化物とシリコンの両方に対して高い選択性を有するからである。ここで分離した半導体本体900は、従来のバルクシリコン上に形成されるトライゲートトランジスタに対して短チャネル効果が改善されたトライゲートトランジスタを形成するのに用いられて良い。
図10は窒化物キャップ800が除去された後の分離した半導体本体900を図示している。本道体本体900は、バルク基板300から分離し、かつトライゲートトランジスタ用の半導体本体として用いられて良い。今後この点から従来のトライゲート作製プロセスが用いられて良い。
図11は本発明の実施例による分離した半導体本体を作製する別な方法1100である。当該方法1100は、窒化物キャップが形成されるまでは方法200と同一のプロセスに従う（つまり方法1100は図2のプロセス202〜212を有する）。
一旦窒化物キャップが形成されると、STI材料の第2リセス処理が実行される（方法1100の1102）。この実施例では、STI材料は、2回リセス処理が行われることで、酸化物に変換される窒化物キャップの下に位置するフィン構造の一部が曝露される。従って、ここでSTI材料がリセス処理される程度は、半導体本体を分離するために形成される酸化物層の所望の厚さに依存する。フッ化水素酸を用いたウエットエッチングプロセス又は緩衝酸化物によるウエットエッチングが、STI材料のリセス処理を行うのに用いられて良い。図12は、STI材料に2回目のリセス処理を行って、窒化物キャップ800の下に位置するフィン構造500の一部が曝露された後のSTI材料600の断面を図示している。
本発明の実施例によると、ここで第2リセス処理中に曝露されたフィン構造の一部を酸化するために熱酸化プロセスが実行される(1104)。酸化プロセスは、曝露されていて窒化物キャップによって保護されていないシリコンを使うことで、そのシリコンをシリコン酸化物材料に変換する。ここで、熱酸化プロセスは、シリコン上での酸化速度よりも速い速度を有する。その理由は、シリコンが曝露されることで、相対的に薄くて良好に制御された酸化物が得られるからである。ここで窒化物キャップによって保護されたフィン構造の一部は、この新たに生成されたシリコン酸化物によってバルク基板から分離される。上述のように、熱酸化プロセスは、基板を約900℃〜約1100℃の温度で約0.5時間〜約3時間以上アニーリングすることによって実行されて良い。熱酸化は、O2、H2O、蒸気、及びHClのうちの1種類以上を含む雰囲気中で行われて良い。
図13は、シリコンの曝露された部分が熱酸化プロセスによって使われることによって、酸化物層1300が形成された後のフィン構造500の断面を図示している。図示されているように、ここで窒化物キャップ800によって保護されるフィン構造500の一部は分離した半導体本体900を形成する。分離した半導体本体900の直下に位置する材料は、熱酸化プロセス中に形成された酸化物層1300-一般的には二酸化シリコン層-である。
ここで窒化物キャップは、熱酸化プロセス後に分離した半導体本体から除去されて良い(1106)。ここで分離した半導体本体900は、バルクシリコン上に形成された従来のトライゲートトランジスタよりも短チャネル効果が改善されたトライゲートトランジスタを作製するのに用いられて良い。図14は、窒化物キャップ800が除去された後の分離した半導体本体900を図示している。繰り返すが、今後この点から従来のトライゲート作製プロセスが用いられて良い。
従ってバルク基板上に分離した半導体本体を作製する方法が説明された。本発明の実施例によると、半導体本体の付近に酸化物層を形成することで、最適ゲート制御のためのゲート及びソース/ドレインチップ拡張部が自己整合する。追加的な利点には、ソース及びドレインチップ拡張部にとって必要な工程の単純化、ソースとドレインの接合キャパシタンスの減少、並びに能動的トライゲートデバイスの下での従来よりも薄い分離層の生成が含まれる。能動的トライゲートデバイスの下での相対的に薄い分離層が生成されることで、相対的に厚い分離層を用いる標準的なシリコン・オン・インシュレータデバイスよりも短チャネル特性が改善される。それに加えて、本発明の十分に分離した半導体本体は、たとえ最初に用いられるウエハがバルクシリコンであっても、他のシリコン・オン・インシュレー型の用途-たとえばフローティングボディを有する単一デバイスメモリ-を可能にする。
Claims (18)
- 分離した半導体本体の作製方法であって：
バルク基板をパターニングしてフィン構造を作製する工程；
前記フィン構造の周囲に絶縁材料を堆積する工程；
前記絶縁材料をリセス処理して前記フィン構造の一部を曝露する工程；
前記フィン構造の曝露された部分の全体にわたって窒化物キャップを堆積して、前記フィン構造の曝露された部分を保護する工程；
熱酸化処理を実行して前記窒化物キャップの下に位置する前記フィン構造の保護されていない部分を酸化することによって、前記フィン構造の保護されている部分を前記バルク基板から分離する工程；及び、
前記窒化物キャップを除去する工程；
を有する方法。 - 前記の絶縁材料を堆積する工程が、エピタキシャル成長、CVD、PVD、及びALDからなる群から選ばれるプロセスを用いることによって二酸化シリコンを堆積する工程を有する、請求項1に記載の方法。
- 前記絶縁材料がリセス処理される深さが、前記分離した半導体本体の所望の高さに相当する、請求項1に記載の方法。
- 前記窒化物キャップがシリコン窒化物を有する、請求項1に記載の方法。
- 前記熱酸化プロセスが、前記基板を約900℃乃至約1100℃の温度で約0.5時間乃至約3時間アニーリングする工程を有する、請求項1に記載の方法。
- 前記バルク基板がバルクシリコン基板を有する、請求項1に記載の方法。
- 前記絶縁材料をリセス処理する工程が、前記絶縁材料の一部を除去するエッチングプロセスを用いる工程を有する、請求項1に記載の方法。
- 分離した半導体本体の作製方法であって：
バルク基板をパターニングしてフィン構造を作製する工程；
前記フィン構造の周囲に絶縁材料を堆積する工程；
前記絶縁材料に1回目のリセス処理を行って前記フィン構造の第1部分を曝露する工程；
前記フィン構造の第1部分全体にわたって窒化物保護キャップを堆積する工程；
前記絶縁材料に2回目のリセス処理を行って前記窒化物保護キャップの下に位置する前記フィン構造の第2部分を曝露する工程；
前記フィン構造の第2部分を熱酸化することによって、前記フィン構造の第1部分を前記バルク基板から分離する工程；及び、
前記窒化物キャップを除去する工程；
を有する方法。 - 前記の絶縁材料を堆積する工程が、エピタキシャル成長、CVD、PVD、及びALDからなる群から選ばれるプロセスを用いることによって二酸化シリコンを堆積する工程を有する、請求項8に記載の方法。
- 前記絶縁材料が1回目にリセス処理される深さが、前記分離した半導体本体の所望の高さに相当する、請求項8に記載の方法。
- 前記窒化物キャップがシリコン窒化物を有する、請求項8に記載の方法。
- 前記熱酸化プロセスが、前記基板を約900℃乃至約1100℃の温度で約0.5時間乃至約3時間アニーリングする工程を有する、請求項8に記載の方法。
- 前記バルク基板がバルクシリコン基板を有する、請求項8に記載の方法。
- バルク基板；
前記バルク基板からフィン構造をパターニングすることによって形成される半導体本体；及び
前記バルク基板から前記半導体本体を分離する酸化物層；
を有する素子であって、
前記酸化物層は、前記バルク基板からパターニングされた前記フィン構造の一部を熱酸化することによって形成される、
素子。 - 前記バルク基板及び半導体本体が同一材料から作製される、請求項14に記載の素子。
- 前記材料がシリコンを有する、請求項15に記載の素子。
- 前記材料が、ゲルマニウム、アンチモン化インジウム、砒化インジウム、燐化インジウム、砒化ガリウム、及びアンチモン化ガリウムからなる群から選ばれる第2材料と混晶を形成するシリコンを有する、請求項15に記載の素子。
- 前記酸化物層が二酸化シリコンを有する、請求項14に記載の素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/779,284 US20090020792A1 (en) | 2007-07-18 | 2007-07-18 | Isolated tri-gate transistor fabricated on bulk substrate |
| PCT/US2008/068855 WO2009012053A2 (en) | 2007-07-18 | 2008-06-30 | Isolated tri-gate transistor fabricated on bulk substrate |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013025282A Division JP5746238B2 (ja) | 2007-07-18 | 2013-02-13 | バルク基板上に作製される分離トライゲートトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010533978A true JP2010533978A (ja) | 2010-10-28 |
Family
ID=40260297
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010517060A Pending JP2010533978A (ja) | 2007-07-18 | 2008-06-30 | バルク基板上に作製される分離トライゲートトランジスタ |
| JP2013025282A Active JP5746238B2 (ja) | 2007-07-18 | 2013-02-13 | バルク基板上に作製される分離トライゲートトランジスタ |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013025282A Active JP5746238B2 (ja) | 2007-07-18 | 2013-02-13 | バルク基板上に作製される分離トライゲートトランジスタ |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US20090020792A1 (ja) |
| JP (2) | JP2010533978A (ja) |
| KR (2) | KR20100022526A (ja) |
| CN (3) | CN101755327A (ja) |
| BR (1) | BRPI0814114A2 (ja) |
| DE (1) | DE112008001835T5 (ja) |
| GB (1) | GB2464061A (ja) |
| TW (2) | TWI438848B (ja) |
| WO (1) | WO2009012053A2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090020792A1 (en) | 2007-07-18 | 2009-01-22 | Rafael Rios | Isolated tri-gate transistor fabricated on bulk substrate |
| US8106459B2 (en) | 2008-05-06 | 2012-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs having dielectric punch-through stoppers |
| US8263462B2 (en) * | 2008-12-31 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dielectric punch-through stoppers for forming FinFETs having dual fin heights |
| US8293616B2 (en) | 2009-02-24 | 2012-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of fabrication of semiconductor devices with low capacitance |
| US9076873B2 (en) | 2011-01-07 | 2015-07-07 | International Business Machines Corporation | Graphene devices with local dual gates |
| US20130020640A1 (en) * | 2011-07-18 | 2013-01-24 | Chen John Y | Semiconductor device structure insulated from a bulk silicon substrate and method of forming the same |
| US8609480B2 (en) | 2011-12-21 | 2013-12-17 | Globalfoundries Inc. | Methods of forming isolation structures on FinFET semiconductor devices |
| US8987835B2 (en) | 2012-03-27 | 2015-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET with a buried semiconductor material between two fins |
| US9425212B2 (en) * | 2012-06-29 | 2016-08-23 | Intel Corporation | Isolated and bulk semiconductor devices formed on a same bulk substrate |
| US9269791B2 (en) * | 2012-07-10 | 2016-02-23 | United Microelectronics Corp. | Multi-gate MOSFET with embedded isolation structures |
| US9035430B2 (en) | 2012-08-29 | 2015-05-19 | International Business Machines Corporation | Semiconductor fin on local oxide |
| US9041106B2 (en) | 2012-09-27 | 2015-05-26 | Intel Corporation | Three-dimensional germanium-based semiconductor devices formed on globally or locally isolated substrates |
| US9287178B2 (en) | 2012-10-01 | 2016-03-15 | Globalfoundries Inc. | Multi-gate field effect transistor (FET) including isolated fin body |
| US8759874B1 (en) | 2012-11-30 | 2014-06-24 | Stmicroelectronics, Inc. | FinFET device with isolated channel |
| US8956942B2 (en) | 2012-12-21 | 2015-02-17 | Stmicroelectronics, Inc. | Method of forming a fully substrate-isolated FinFET transistor |
| US9166053B2 (en) * | 2013-02-22 | 2015-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET device including a stepped profile structure |
| US10438856B2 (en) | 2013-04-03 | 2019-10-08 | Stmicroelectronics, Inc. | Methods and devices for enhancing mobility of charge carriers |
| US9257327B2 (en) | 2013-04-09 | 2016-02-09 | Samsung Electronics Co., Ltd. | Methods of forming a Field Effect Transistor, including forming a region providing enhanced oxidation |
| CN104124168B (zh) * | 2013-04-28 | 2017-11-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US9947772B2 (en) | 2014-03-31 | 2018-04-17 | Stmicroelectronics, Inc. | SOI FinFET transistor with strained channel |
| US9209185B2 (en) * | 2014-04-16 | 2015-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and structure for FinFET device |
| US9502518B2 (en) | 2014-06-23 | 2016-11-22 | Stmicroelectronics, Inc. | Multi-channel gate-all-around FET |
| US9224736B1 (en) * | 2014-06-27 | 2015-12-29 | Taiwan Semicondcutor Manufacturing Company, Ltd. | Structure and method for SRAM FinFET device |
| CN106688102B (zh) * | 2014-08-05 | 2021-05-25 | 英特尔公司 | 用于通过催化剂氧化物形成而创建微电子器件隔离的设备和方法 |
| CN104299914B (zh) * | 2014-08-08 | 2018-06-01 | 武汉新芯集成电路制造有限公司 | FinFET的制造方法 |
| KR102150254B1 (ko) | 2014-09-15 | 2020-09-02 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| KR102287398B1 (ko) * | 2015-01-14 | 2021-08-06 | 삼성전자주식회사 | 반도체 장치 |
| KR102251061B1 (ko) | 2015-05-04 | 2021-05-14 | 삼성전자주식회사 | 변형된 채널층을 갖는 반도체 소자 및 그 제조 방법 |
| US9520500B1 (en) | 2015-12-07 | 2016-12-13 | International Business Machines Corporation | Self heating reduction for analog radio frequency (RF) device |
| US9748404B1 (en) | 2016-02-29 | 2017-08-29 | International Business Machines Corporation | Method for fabricating a semiconductor device including gate-to-bulk substrate isolation |
| US10930793B2 (en) | 2017-04-21 | 2021-02-23 | International Business Machines Corporation | Bottom channel isolation in nanosheet transistors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086188A (ja) * | 2004-09-14 | 2006-03-30 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3219307B2 (ja) * | 1991-08-28 | 2001-10-15 | シャープ株式会社 | 半導体装置の構造および製造方法 |
| JPH06342911A (ja) * | 1993-06-01 | 1994-12-13 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0786595A (ja) * | 1993-09-14 | 1995-03-31 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US7358121B2 (en) * | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
| US7728360B2 (en) * | 2002-12-06 | 2010-06-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multiple-gate transistor structure |
| US7172943B2 (en) * | 2003-08-13 | 2007-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-gate transistors formed on bulk substrates |
| US7352025B2 (en) * | 2003-12-08 | 2008-04-01 | International Business Machines Corporation | Semiconductor memory device with increased node capacitance |
| US7005700B2 (en) * | 2004-01-06 | 2006-02-28 | Jong Ho Lee | Double-gate flash memory device |
| US7229889B2 (en) * | 2005-03-10 | 2007-06-12 | International Business Machines Corporation | Methods for metal plating of gate conductors and semiconductors formed thereby |
| KR20060124904A (ko) * | 2005-06-01 | 2006-12-06 | 매그나칩 반도체 유한회사 | 핀 전계효과 트랜지스터의 제조방법 |
| KR100645065B1 (ko) * | 2005-06-23 | 2006-11-10 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터와 이를 구비하는 비휘발성 메모리장치 및 그 형성 방법 |
| US20080001234A1 (en) * | 2006-06-30 | 2008-01-03 | Kangguo Cheng | Hybrid Field Effect Transistor and Bipolar Junction Transistor Structures and Methods for Fabricating Such Structures |
| US8779495B2 (en) * | 2007-04-19 | 2014-07-15 | Qimonda Ag | Stacked SONOS memory |
| US20090020792A1 (en) | 2007-07-18 | 2009-01-22 | Rafael Rios | Isolated tri-gate transistor fabricated on bulk substrate |
| JP5032418B2 (ja) * | 2008-08-22 | 2012-09-26 | 株式会社東芝 | 電界効果トランジスタ、集積回路素子、及びそれらの製造方法 |
-
2007
- 2007-07-18 US US11/779,284 patent/US20090020792A1/en not_active Abandoned
-
2008
- 2008-06-30 KR KR1020107001149A patent/KR20100022526A/ko not_active Application Discontinuation
- 2008-06-30 JP JP2010517060A patent/JP2010533978A/ja active Pending
- 2008-06-30 WO PCT/US2008/068855 patent/WO2009012053A2/en active Application Filing
- 2008-06-30 KR KR1020117028038A patent/KR101208781B1/ko not_active IP Right Cessation
- 2008-06-30 CN CN200880025190A patent/CN101755327A/zh active Pending
- 2008-06-30 BR BRPI0814114-2A2A patent/BRPI0814114A2/pt not_active IP Right Cessation
- 2008-06-30 GB GB1001820A patent/GB2464061A/en not_active Withdrawn
- 2008-06-30 CN CN201210137882.7A patent/CN102683415B/zh active Active
- 2008-06-30 DE DE112008001835T patent/DE112008001835T5/de not_active Withdrawn
- 2008-06-30 CN CN201610262388.1A patent/CN105938853A/zh active Pending
- 2008-07-01 TW TW097124714A patent/TWI438848B/zh active
- 2008-07-01 TW TW101115144A patent/TWI525712B/zh active
-
2009
- 2009-11-10 US US12/590,562 patent/US7973389B2/en not_active Expired - Fee Related
-
2013
- 2013-02-13 JP JP2013025282A patent/JP5746238B2/ja active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086188A (ja) * | 2004-09-14 | 2006-03-30 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| BRPI0814114A2 (pt) | 2015-02-03 |
| CN102683415B (zh) | 2016-01-27 |
| WO2009012053A2 (en) | 2009-01-22 |
| KR20110131322A (ko) | 2011-12-06 |
| US7973389B2 (en) | 2011-07-05 |
| CN102683415A (zh) | 2012-09-19 |
| WO2009012053A3 (en) | 2009-03-12 |
| GB2464061A (en) | 2010-04-07 |
| JP5746238B2 (ja) | 2015-07-08 |
| US20100059821A1 (en) | 2010-03-11 |
| TW201236087A (en) | 2012-09-01 |
| JP2013140999A (ja) | 2013-07-18 |
| CN105938853A (zh) | 2016-09-14 |
| DE112008001835T5 (de) | 2010-07-22 |
| CN101755327A (zh) | 2010-06-23 |
| TWI438848B (zh) | 2014-05-21 |
| KR20100022526A (ko) | 2010-03-02 |
| GB201001820D0 (en) | 2010-03-24 |
| US20090020792A1 (en) | 2009-01-22 |
| TWI525712B (zh) | 2016-03-11 |
| KR101208781B1 (ko) | 2012-12-05 |
| TW200919589A (en) | 2009-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5746238B2 (ja) | バルク基板上に作製される分離トライゲートトランジスタ | |
| CN100524653C (zh) | 各向异性湿蚀刻的器件制造方法及对应器件 | |
| JP6419184B2 (ja) | 改善されたＳｉＧｅファセットによる改善されたシリサイド形成 | |
| US9893161B2 (en) | Parasitic capacitance reduction structure for nanowire transistors and method of manufacturing | |
| EP1984948A1 (en) | Cmos devices with hybrid channel orientations, and method for fabricating the same | |
| JP5068074B2 (ja) | 分離領域を有する半導体デバイスを形成するための方法 | |
| JP2009065020A (ja) | 半導体装置及びその製造方法 | |
| US20150228546A1 (en) | Semiconductor device and method of removing spacers on semiconductor device | |
| KR100414735B1 (ko) | 반도체소자 및 그 형성 방법 | |
| US8987110B2 (en) | Semiconductor device fabrication method for improved isolation regions and defect-free active semiconductor material | |
| CN103794482B (zh) | 金属栅极的形成方法 | |
| JP4193638B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US9899520B2 (en) | Method for fabricating semiconductor device | |
| CN105161414B (zh) | 栅极硬掩模层的去除方法 | |
| CN105870005B (zh) | 半导体结构及其形成方法 | |
| KR20100108419A (ko) | 박막 및 그 박막을 이용한 반도체 장치의 제조 방법 | |
| KR20070101435A (ko) | 반도체 소자 및 그 제조 방법 | |
| JPS60200572A (ja) | 半導体装置の製造方法 | |
| KR100540339B1 (ko) | 반도체 제조 공정에 있어서의 게이트 구조 형성 방법 | |
| KR100472858B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2000188325A (ja) | 半導体装置の製造方法 | |
| JP2011198882A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130409 |