JP5068074B2 - 分離領域を有する半導体デバイスを形成するための方法 - Google Patents
分離領域を有する半導体デバイスを形成するための方法 Download PDFInfo
- Publication number
- JP5068074B2 JP5068074B2 JP2006526936A JP2006526936A JP5068074B2 JP 5068074 B2 JP5068074 B2 JP 5068074B2 JP 2006526936 A JP2006526936 A JP 2006526936A JP 2006526936 A JP2006526936 A JP 2006526936A JP 5068074 B2 JP5068074 B2 JP 5068074B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor
- dielectric
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 134
- 238000002955 isolation Methods 0.000 title claims description 52
- 238000000034 method Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 description 22
- 125000006850 spacer group Chemical group 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000008901 benefit Effects 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000009417 prefabrication Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
Description
本発明は包括的には、半導体デバイスを形成するための方法に関し、より具体的には、分離領域を形成するための方法に関する。
半導体デバイスが縮小（すなわち小型化）されると、トランジスタのソースとドレインとの間の距離が短くなる。距離が短くなると、ソースとドレインとの間に漏れ経路が生じる可能性が高くなる。漏れ経路があると、トランジスタが「オフ」状態にある場合であっても、トランジスタから電荷が漏れるようになる。漏れた電荷はトランジスタのための電源を徐々に消費する可能性があるので、低電力の応用形態の場合には特に問題である。
少なくともこれらの理由のために、トランジスタのソースとドレインとの間の漏れ電流を低減するための方法が必要とされている。
本発明は例示であり、添付の図面によって制限されない。なお、添付の図面では、類似の参照番号は類似の構成要素を指している。
本発明は例示であり、添付の図面によって制限されない。なお、添付の図面では、類似の参照番号は類似の構成要素を指している。
図中の構成要素は簡単且つ明確にするために示されており、必ずしも縮尺どおりに描かれていないことは熟練者には理解されよう。たとえば、図中の構成要素のうちのいくつかの寸法は、本発明の実施形態の理解を深めるのを助けるために、他の構成要素に対して誇張されている場合がある。
［図面の詳細な説明］
図１は半導体デバイス１０の断面を示しており、半導体デバイス１０内に分離領域１４が形成され、半導体デバイス１０上に第１の半導体層１６及び第２の半導体層１８が形成されている。好ましい実施形態では、半導体デバイス１０はシリコンであるが、半導体デバイス１０には、シリコンゲルマニウム、ガリウムヒ素等、及び上記の材料の組み合わせを用いることができる。分離領域１４は、従来の方法を用いて形成される、浅いトレンチ分離（ＳＴＩ）領域にすることができる。図１に示される実施形態では、分離領域１４は、半導体基板１２の上側表面と同一平面を成す。別の実施形態では、分離領域１４は半導体基板１２の上側表面よりも高い。
図１は半導体デバイス１０の断面を示しており、半導体デバイス１０内に分離領域１４が形成され、半導体デバイス１０上に第１の半導体層１６及び第２の半導体層１８が形成されている。好ましい実施形態では、半導体デバイス１０はシリコンであるが、半導体デバイス１０には、シリコンゲルマニウム、ガリウムヒ素等、及び上記の材料の組み合わせを用いることができる。分離領域１４は、従来の方法を用いて形成される、浅いトレンチ分離（ＳＴＩ）領域にすることができる。図１に示される実施形態では、分離領域１４は、半導体基板１２の上側表面と同一平面を成す。別の実施形態では、分離領域１４は半導体基板１２の上側表面よりも高い。
半導体基板１２を配設し、分離領域１４を形成した後に、一実施形態では、シリコンゲルマニウム（ＳｉＧｅ）層又はシリコン（Ｓｉ）層をエピタキシャル成長させることにより、第１の半導体層１６が形成される。別法では、アモルファス層を堆積し、加熱することによって再結晶化して、第１の半導体層１６のための結晶構造を形成することができる。別の実施形態では、半導体基板１２の上側部分に、たとえばゲルマニウムを高濃度に注入し、その後、加熱することによって再結晶化して、第１の半導体層１６を形成することができる。後に明らかになるように、エピタキシャル成長によって形成される場合には、上に重なる第２の半導体層１８が結晶性の層になるようにするために、第１の半導体層１６は結晶性であることが望ましい。
第２の半導体層１８が第１の半導体層１６上に形成される。一実施形態では、第２の半導体層１８は、この実施形態ではＳｉＧｅである第１の半導体層１６から成長した、エピタキシャル成長単結晶シリコン（Ｓｉ）である。後に明らかになるように、第２の半導体層１８は、半導体デバイスのためのチャネル領域としての役割を果たすことになるので、チャネル領域内の所望の電気的特性を達成するために、第２の半導体層１８は結晶構造を
有することが望ましい。第２の半導体層１８には任意の半導体材料を用いることができるが、結晶性であることが好ましい。
有することが望ましい。第２の半導体層１８には任意の半導体材料を用いることができるが、結晶性であることが好ましい。
第１の半導体層１６及び第２の半導体層１８を形成した後に、図２に示されるように、第２の半導体層１８上に第１の誘電体層２０が形成される。第１の誘電体層２０の一部が、半導体デバイスのためのゲート誘電体としての役割を果たすことになるが、それについては、後続の処理が説明された後にさらにはっきりと理解されるであろう。
第１の誘電体層２０上に導電層が形成され、パターニングされて、ゲート電極２２（電流電極２２）が形成される。ゲート電極２２には、ポリシリコンゲート又は金属ゲートを用いることができる。任意の適当な材料を用いることができる。
ゲート電極２２を形成した後に、誘電体層である窒化物層が半導体デバイス１０上に堆積され、異方性エッチングされて、窒化物スペーサ２４が形成され、それがゲート電極２２を他の層から分離するための役割を果たす。一実施形態では、窒化物スペーサ２４とゲート電極２２との間に、（オプションの）酸化物ライナが存在する場合もある。
窒化物スペーサ２４上には第２の誘電体層が形成され、一実施形態では、それはテトラエチルオルトシリケート（ＴＥＯＳ）を用いて形成される二酸化シリコンである。別法では、任意の誘電体材料を用いてもよい。第２の誘電体層を異方性エッチングして、誘電体スペーサ２６が形成されるが、それはオプションである。パターニングされたゲート電極２２、窒化物スペーサ２４及び誘電体スペーサ２６が図２に示される。
図３に示されるように、スペーサ２４及び２６を形成した後に、第１の誘電体層２０、第２の半導体層１８及び第１の半導体層１６が、誘電体スペーサ２６をハードマスクとして用いてエッチングされ、その後、第１の半導体層１６が除去される。一実施形態では、プラズマエッチングが実行され、従来の化学作用を用いて第１の誘電体層２０、第２の半導体層１８及び第１の半導体層１６がエッチングされる。プラズマエッチングは、半導体基板１２内にも作用し、半導体基板１２内に凹部２７を形成することができる。第２の半導体層１８及び第１の半導体層１６をパターニングするために用いられるエッチング化学作用が、半導体基板１２のために用いられる材料に対して十分に選択性がない場合があるので、凹部２７が形成されることがある。
第１の誘電体層２０、第１の半導体層１８及び第１の半導体層１６をエッチングした後に、第１の半導体層１６の部分がウエットエッチング又はプラズマエッチングを用いて除去され、隙間又は空所２８が形成される。その化学作用は、第２の半導体層１８、半導体基板１２、並びに第１の誘電体層２０及び誘電体スペーサ２６に対して選択性がある。たとえば、第１の半導体層１６がシリコンゲルマニウムであり、第２の半導体層１８及び半導体基板１２がシリコンであり、第１の誘電体層２０及び誘電体スペーサ２６が二酸化シリコンである場合には、希釈ＨＦ、硝酸及び水を用いて、第１の半導体層１６をエッチングすることができる。図３に示される実施形態では、第１の半導体層１６が概ね全て除去される。しかしながら、ゲート長が約０．６ミクロン以上である場合には、第１の半導体層１６の一部（第１の半導体層１６の残りの部分）がゲート電極２２の下に残される場合がある。その化学作用が第１の半導体層１６の全てを除去することができないので、第１の半導体層１６の残りの部分が隙間２８のほぼ中央部に存在するであろう。言い換えると、ゲート長が十分に長い場合には、隙間２８は、除去されない第１の半導体層１６の部分によって分割される場合がある。しかしながら、図示される実施形態では、第１の半導体層１６の全体が除去される。
第１の半導体層１６が除去され、隙間２８が形成されるとき、隙間２８の上にある層は
、半導体デバイス１０の複数の部分において、ゲート電極２２並びに窒化物スペーサ２４及び誘電体スペーサ２６によって支持され、それは図３には示されないが、図４に示される。図４は、紙面に対して垂直な（すなわち紙面に対して出入りする）方向の図３の断面図である。したがって、図３及び図４の構造は互いに対して垂直である。
、半導体デバイス１０の複数の部分において、ゲート電極２２並びに窒化物スペーサ２４及び誘電体スペーサ２６によって支持され、それは図３には示されないが、図４に示される。図４は、紙面に対して垂直な（すなわち紙面に対して出入りする）方向の図３の断面図である。したがって、図３及び図４の構造は互いに対して垂直である。
図４に示されるように、第１の誘電体層２０は第２の半導体層１８を包み込んでおり、そして第１の半導体層１６を包み込んでいた。言い換えると、第１の誘電体層２０は第２の半導体層１８をゲート電極２２から分離する。第１の半導体層１６が除去されるとき、第１の誘電体層２０は隙間２８を包み込むことができる。別法では、第１の半導体層１６を包み込んでいた第１の誘電体層２０は、隙間２８を形成するときに除去することができる。ゲート電極２２は、第１の誘電体層２０を覆って分離領域１４まで延在する。さらに、図４に示されるように、窒化物スペーサ２４及び誘電体スペーサ２６も、分離領域１４において終端することができる。
図５は、隙間２８を埋めてトンネル貫入層２９を形成した後の図３の半導体デバイス１０を示す。第１の半導体層１６の少なくとも一部を除去した後に、第２の誘電体層３０及び第３の誘電体層３４が、少なくとも隙間２８内に形成される。急速熱酸化（ＲＴＯ）によって、第２の誘電体層３０及び第３の誘電体層３４を形成し、第２の半導体層１８の下側表面と第２の誘電体層３０との間に、且つ半導体基板１２の上側と第３の誘電体層３０との間に高品質の境界面を作り出すことができる。ＲＴＯの後に、第２の誘電体層３０及び第３の誘電体層３０を所望の厚みまで厚くするために、高温酸化物（ＨＴＯ）を堆積することができる。半導体デバイス１０は、第２の誘電体層３０及び第３の誘電体層３４を形成するための工程においてマスクされないので、露出した表面は全て酸化されるであろう。したがって、図５に示されるように、第２の誘電体層３０は、ゲート電極２２の一部、誘電体スペーサ２６の一部、第１の誘電体層２０の一部、及び第２の半導体層１８の一部と接触している。さらに、第３の誘電体層３４は、凹部２７を含む半導体基板１２と接触している。
第２の誘電体層３０及び第３の誘電体層３４を形成した後に、窒化物層３２が化学気相成長（ＣＶＤ）又はプラズマ気相成長（ＰＶＤ）によって被着される。第２の半導体層１８の酸化を防ぐので、窒化物（たとえばＳｉ３Ｎ４）が望ましい。さらに、窒化物が除去されるときに、第１の誘電体層２０、第２の誘電体層３０及び第３の誘電体層３４が影響を及ぼされないように、その窒化物はこれらの層に対して選択性を有するべきである。したがって、窒化物の他に、これらの特性を有する他の任意の他の材料を用いることができる。窒化物層３２は、第２の誘電体層３０と第３の誘電体層３４との間に、且つ隙間２８の外側にある第２の誘電体層３０の部分の上に形成される。窒化物層３２、第２の誘電体層３０及び第３の誘電体層３４は、第２の半導体層１８（すなわちチャネル構造１８）の下に、その半導体層のための分離領域（すなわち、チャネル分離構造又は層）を形成する。
図６に示されるように、窒化物層３２を異方性エッチングして、凹部２７内の第３の誘電体層３４上にある窒化物層３２の部分（すなわち窒化物層３２の足状の部分）が除去される。さらに、ゲート電極上にあるような、窒化物層３２の水平な部分も除去することができる。ＣＦ４のような、フッ素系化学薬品を用いることができる。
窒化物層３２の部分を除去した後に、半導体基板１２の上側又は露出した表面を酸化して、図６に示されるような、電流電極誘電体分離構造３６が形成される。電流電極誘電体分離構造３６を形成するために、半導体基板１２を酸化することができるか、又は第３の誘電体層３４の一部のような、処理中に半導体基板１２上に予め形成されている酸化物上に酸化物を形成することができる。こうして、存在するなら、凹部２７も酸化することが
できる。ドライ酸化、ウエット酸化又は２つの組み合わせを実行して、電流電極誘電体分離構造３６を形成することができる。
できる。ドライ酸化、ウエット酸化又は２つの組み合わせを実行して、電流電極誘電体分離構造３６を形成することができる。
一実施形態では、電流電極誘電体分離構造３６の厚みは、約５０〜１０００オングストローム（５〜１００ナノメートル）であり、約５０〜５００オングストローム（５〜５０ナノメートル）であることが好ましく、約１００〜３００オングストローム（１０〜３０ナノメートル）であることがさらに好ましい。それとは関係なく、電流電極誘電体分離構造３６は、ソース及びドレインが形成されているときに、第２の半導体層１８の側壁を完全に覆うべきではない。なぜなら、後に第２の半導体層１８を用いて、電流電極をエピタキシャル成長させることになるためである。
一実施形態では、電流電極誘電体分離構造３６は窒化することもでき、それゆえ、酸窒化物の領域にすることができる。半導体基板１２がシリコンである場合には、電流電極誘電体分離構造３６は二酸化シリコンにすることができるか、又は窒化される場合には、シリコン酸窒化物にすることができる。酸化のための温度は７００〜１１００℃であることが好ましい。図６に示される実施形態では、電流電極誘電体分離構造３６は、半導体基板１２内に形成されることになり、分離領域１４及び第３の誘電体層３４と接触しているであろう。電流電極誘電体分離構造３６の形成中にゲート電極２２の上側が酸化するのを防ぐために、反射防止コーティング（ＡＲＣ）が存在する場合もある。ＡＲＣは、ゲート電極２２をエッチングするときに形成されている場合があり、電流電極誘電体分離構造３６の形成後まで除去されていない場合もある。
電流電極誘電体分離構造３６を形成した後に、トンネル貫入層２９の外側に残存する窒化物層３２の部分が、一実施形態では第２の誘電体層３０のために用いられる材料に対して選択性があるエッチング工程を用いて除去される。（トンネル貫入層２９の両端にある窒化物層３２の部分も除去される場合があることは熟練者には理解されたい）。さらに、窒化物層３２の部分を除去するために用いられる化学作用は、電流電極誘電体分離構造３６に対して選択性があることが望ましい。次に、隙間２８の外側にある第２の誘電体層３０の部分がエッチングによって除去される。（トンネル貫入層２９の両端にある窒化物層３２の部分も除去される場合があることは熟練者には理解されたい）。第２の誘電体層３０及び電流電極誘電体分離構造３６はいずれも誘電体材料であり、同じ材料を用いることもできるので、第２の誘電体層３０をエッチングしている間に、電流電極誘電体分離構造３６の或る部分が除去されるものと考えられる。しかしながら、第２の誘電体層３０は電流電極誘電体分離構造３６に比べて薄いので、電流電極誘電体分離構造３６の除去される量はわずかであるか、又は電流電極誘電体分離構造３６の厚みを決定するときに考慮に入れておくことができる。トンネル貫入層２９の外側にある窒化物層３２及び第２の誘電体層３０の部分を除去した後に、結果として形成された構造が図７に示される。
図８に示されるように、トンネル貫入層２９の外側にある第２の誘電体層３０及び窒化物層３２の部分を除去した後に、電流電極領域／構造４０が、第２の半導体層１８からの選択性エピタキシャル成長によって形成される。言い換えると、電流電極領域４０だけが成長する。したがって、第２の半導体層１８がシリコンである場合には、電流電極領域４０はシリコン（Ｓｉ）、ＳｉＧｅ又はＳｉＧｅＣにすることができる。別の実施形態では、電流電極領域４０はシリコンゲルマニウムである。電流電極領域４０は、半導体材料がエピタキシャル成長した後にドープすることができるか、又はエピタキシャル成長中にドープすることもできる。電流電極領域４０はそれぞれ、ソース又はドレイン（領域）のいずれかである。
これまで、１）隙間２８内にある第２の誘電体層３０、窒化物層３２及び第３の誘電体層３４、２）電流電極（半導体）構造４０、並びに３）電流電極誘電体分離構造３６の３
つの分離領域を有する半導体デバイスを形成するための方法が提供されてきたことは理解されたい。一実施形態では、その半導体デバイスは分離されたトランジスタである。電流電極誘電体分離構造３６は、半導体基板１２を通る、電流電極４０間の漏れ経路を防ぐか、又は最小限に抑える。隙間２８内にある第２の誘電体層３０、窒化物層３２及び第３の誘電体層３４は、チャネル内の電流の漏れを防ぐか、又は最小限に抑える。
つの分離領域を有する半導体デバイスを形成するための方法が提供されてきたことは理解されたい。一実施形態では、その半導体デバイスは分離されたトランジスタである。電流電極誘電体分離構造３６は、半導体基板１２を通る、電流電極４０間の漏れ経路を防ぐか、又は最小限に抑える。隙間２８内にある第２の誘電体層３０、窒化物層３２及び第３の誘電体層３４は、チャネル内の電流の漏れを防ぐか、又は最小限に抑える。
３つの分離領域が存在することにより、その半導体基板は、シリコン・オン・インシュレータ（ＳＯＩ）基板のように機能する。それゆえ、半導体デバイス１０は擬似ＳＯＩである。さらに、埋込酸化物（ＢＯＸ）層の代わりに、半導体デバイスのための３つの分離領域を有することにより、酸化物又は誘電体層を薄くできるようになる。さらに、ＳＯＩウェーハは、半導体デバイスのための半導体層内に３つの分離領域が形成された半導体デバイスを購入することよりも費用がかかる。
さらに、電流電極誘電体分離構造３６を形成する工程は特定の半導体デバイス又はトランジスタに合わせることができるので、その工程は選択性がある。言い換えると、１つの半導体ウェーハ上にある、いくつか又は１つの半導体デバイスだけが電流電極誘電体分離構造３６を有することができ、一方、他の半導体デバイスは電流電極誘電体分離構造３６を有さなくてもよい。さらに、１つの半導体ウェーハ上にある、いくつか又は１つの半導体デバイスがチャネル分離（構造）を有することができる。
さらに、電流電極誘電体分離構造３６がチャネル分離（構造）に応力を加えることに起因して、利益がもたらされる場合もある。酸化物が形成されるとき、その酸化物は塊状に膨らむので、電流電極誘電体分離構造３６はチャネル分離（構造）に圧縮応力を及ぼすことができ、それにより正孔及び電子移動度並びに他の電気的特性が改善される場合もある。
本明細書において用いられる用語トランジスタは、製造後の機能構造（たとえば機能トランジスタのチャネル）、又はそのような構造に対する製造前の前駆構造（たとえば製造の完了時に、機能トランジスタのチャネルになる構造）のいずれか一方又は両方を指している場合がある。たとえば、製造中、用語「チャネル構造」はチャネル前駆構造を指している。図２の層１８は１つのそのようなチャネル構造の一例であり、それは、制御構造を用いて（たとえば、図８の制御／ゲート電極２２の制御下で）動作させるために電流電極構造（たとえば、ソース及びドレイン電極４０）に結合されるときに、図８のチャネルになる。
ここまでの明細書の中で、本発明が、具体的な実施形態を参照しながら説明されてきた。しかしながら、添付の特許請求の範囲に記載されるような本発明の範囲から逸脱することなく、種々の変更及び改変を実施できることは当業者には理解されよう。たとえば、説明された実施形態においてそうであったように、窒化物層を用いて第１の誘電体層２０及びチャネル分離構造を保護することができるという条件であれば、電流電極誘電体分離構造３６はその工程の異なる時点で形成することもできる。したがって、明細書及び図面は、限定する意味ではなく、例示として見なされるべきであり、全てのそのような変更が本発明の範囲内に含まれることが意図されている。
さらに、説明及び特許請求の範囲における用語「前」、「後」、「上側」、「下側」、「上方」及び「下方」等は、もしあるなら、説明する目的で用いられており、永久的な相対的位置関係を記述するために用いられているとは限らない。本明細書に記載される本発明の実施形態が、たとえば図示されるか、又はそうでなくても本明細書において説明されるのとは異なる向きにおいて動作することができるような適当な状況下では、位置関係を示すために用いられる用語を置き換えることができることは理解されたい。
具体的な実施形態に関して、これまでに利益、他の利点及び問題に対する解決が説明されてきた。しかしながら、それらの利益、利点、問題に対する解決、そして任意の利益、利点又は解決をもたらすことができるか、又はさらに顕著にすることができる任意の要素（複数可）は、任意の、又は全ての請求項の重要な、又は必要とされる、又は不可欠な特徴若しくは要素と見なされるべきではない。本明細書において用いられるときに、用語「含む」、「含んでいる」又はその形を変えた任意の他の言い回しは、列挙される要素を含む工程、方法、物品又は装置がこれらの要素を含むだけでなく、そのような工程、方法、物品又は装置に対して明示的に列挙されないか、又は特有でない他の要素も含むことができるように、非排他的に包含することを含むことを意図する。
Claims (3)
- 半導体基板上に第１の半導体層、第２の半導体層、第１の誘電体層、及び制御電極層を形成する工程と、
前記制御電極層をパターニングして制御電極構造を形成する工程と、
前記制御電極構造に側壁を設ける工程と、
前記制御電極構造と前記側壁をマスクとして用いることによって、前記第１の誘電体層、前記第２の半導体層、及び前記第１の半導体層をエッチングする工程と、
前記第１の半導体層を前記半導体基板及び前記第２の半導体層に対して選択的にエッチングすることによって、前記制御電極構造を有するデバイス構造においてチャネル構造の役割を果たす前記第２の半導体層を前記半導体基板から空間によって離隔する工程と、
前記チャネル構造と前記半導体基板との間にチャネル分離層を堆積する工程と、
前記チャネル構造から前記チャネル構造に流れる電流と平行な方向に配置される電流電極誘電体分離構造を形成する工程と、
前記電流電極誘電体分離構造上に電流電極構造を堆積する工程とを備える、分離されたトランジスタの製造方法。 - 前記第１の半導体層を形成する工程は、シリコンゲルマニウムを形成する工程からなり、
前記第２の半導体層を形成する工程は、シリコンを形成する工程からなり、
前記第１の誘電体層を形成する工程は、二酸化シリコンを形成する工程からなる、請求項１に記載の分離されたトランジスタの製造方法。 - 基板上に第１の半導体層、第２の半導体層、第１の誘電体層、及び制御電極層を形成する工程と、
前記制御電極層をパターニングして制御電極構造を形成する工程と、
前記制御電極構造に側壁を設ける工程と、
前記制御電極構造と前記側壁をマスクとして用いることによって、前記第１の誘電体層、前記第２の半導体層、及び前記第１の半導体層をエッチングする工程と、
前記第１の半導体層を前記基板及び前記第２の半導体層に対して選択的にエッチングすることによって、前記制御電極構造を有するデバイス構造においてチャネル構造の役割を果たす前記第２の半導体層を前記基板から空間によって離隔する工程と、
前記チャネル構造の下に設けられた前記空間にチャネル分離構造を形成する工程と、
前記チャネル構造から前記チャネル構造に流れる電流と平行な方向に配置される第１及び第２の電流電極領域のそれぞれにおいて前記基板内に電流電極分離構造を形成する工程であって、前記チャネル分離構造及び前記電流電極分離構造は隣接するように形成される、電流電極分離構造形成工程と、
前記電流電極分離構造のそれぞれの上に電流電極を前記チャネル構造からエピタキシャル成長させる工程とからなる、分離されたトランジスタの製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/668,714 | 2003-09-23 | ||
| US10/668,714 US6964911B2 (en) | 2003-09-23 | 2003-09-23 | Method for forming a semiconductor device having isolation regions |
| PCT/US2004/029381 WO2005034186A2 (en) | 2003-09-23 | 2004-09-10 | Method for forming a semiconductor device having isolation regions |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007507092A JP2007507092A (ja) | 2007-03-22 |
| JP2007507092A5 JP2007507092A5 (ja) | 2007-10-18 |
| JP5068074B2 true JP5068074B2 (ja) | 2012-11-07 |
Family
ID=34313551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006526936A Expired - Fee Related JP5068074B2 (ja) | 2003-09-23 | 2004-09-10 | 分離領域を有する半導体デバイスを形成するための方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6964911B2 (ja) |
| EP (1) | EP1668691A2 (ja) |
| JP (1) | JP5068074B2 (ja) |
| KR (1) | KR101120770B1 (ja) |
| CN (1) | CN1846304B (ja) |
| TW (1) | TWI364813B (ja) |
| WO (1) | WO2005034186A2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040242015A1 (en) * | 2003-03-04 | 2004-12-02 | Kyoung-Chul Kim | Etching compositions for silicon germanium and etching methods using the same |
| KR100583725B1 (ko) * | 2003-11-07 | 2006-05-25 | 삼성전자주식회사 | 부분적으로 절연된 전계효과 트랜지스터를 구비하는반도체 장치 및 그 제조 방법 |
| KR100598098B1 (ko) * | 2004-02-06 | 2006-07-07 | 삼성전자주식회사 | 매몰 절연 영역을 갖는 모오스 전계 효과 트랜지스터 및그 제조 방법 |
| US7256077B2 (en) * | 2004-05-21 | 2007-08-14 | Freescale Semiconductor, Inc. | Method for removing a semiconductor layer |
| KR100555569B1 (ko) * | 2004-08-06 | 2006-03-03 | 삼성전자주식회사 | 절연막에 의해 제한된 채널영역을 갖는 반도체 소자 및 그제조방법 |
| JP4888118B2 (ja) * | 2004-09-16 | 2012-02-29 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
| US20070194353A1 (en) * | 2005-08-31 | 2007-08-23 | Snyder John P | Metal source/drain Schottky barrier silicon-on-nothing MOSFET device and method thereof |
| US7326601B2 (en) * | 2005-09-26 | 2008-02-05 | Advanced Micro Devices, Inc. | Methods for fabrication of a stressed MOS device |
| JP2007165677A (ja) * | 2005-12-15 | 2007-06-28 | Seiko Epson Corp | 半導体基板の製造方法及び半導体装置 |
| JP2007201003A (ja) * | 2006-01-24 | 2007-08-09 | Seiko Epson Corp | 半導体基板の製造方法及び半導体装置の製造方法、半導体装置 |
| JP2007207960A (ja) * | 2006-02-01 | 2007-08-16 | Seiko Epson Corp | 半導体基板、半導体基板の製造方法及び半導体装置 |
| FR2901058A1 (fr) * | 2006-08-29 | 2007-11-16 | St Microelectronics Crolles 2 | Dispositif a fonction dissymetrique et procede de realisation correspondant. |
| US7521314B2 (en) * | 2007-04-20 | 2009-04-21 | Freescale Semiconductor, Inc. | Method for selective removal of a layer |
| US8866254B2 (en) * | 2008-02-19 | 2014-10-21 | Micron Technology, Inc. | Devices including fin transistors robust to gate shorts and methods of making the same |
| US20120146175A1 (en) * | 2010-12-09 | 2012-06-14 | Nicolas Loubet | Insulating region for a semiconductor substrate |
| US9196522B2 (en) | 2013-10-16 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET with buried insulator layer and method for forming |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077773B2 (ja) * | 1989-03-01 | 1995-01-30 | 工業技術院長 | 半導体装置の製造方法 |
| JPH0521465A (ja) * | 1991-07-10 | 1993-01-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| FR2749977B1 (fr) * | 1996-06-14 | 1998-10-09 | Commissariat Energie Atomique | Transistor mos a puits quantique et procedes de fabrication de celui-ci |
| US6043126A (en) * | 1996-10-25 | 2000-03-28 | International Rectifier Corporation | Process for manufacture of MOS gated device with self aligned cells |
| US6015917A (en) * | 1998-01-23 | 2000-01-18 | Advanced Technology Materials, Inc. | Tantalum amide precursors for deposition of tantalum nitride on a substrate |
| FR2799307B1 (fr) * | 1999-10-01 | 2002-02-15 | France Telecom | Dispositif semi-conducteur combinant les avantages des architectures massives et soi, procede de fabrication |
| US6352903B1 (en) * | 2000-06-28 | 2002-03-05 | International Business Machines Corporation | Junction isolation |
| FR2812764B1 (fr) * | 2000-08-02 | 2003-01-24 | St Microelectronics Sa | Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu |
| FR2821483B1 (fr) * | 2001-02-28 | 2004-07-09 | St Microelectronics Sa | Procede de fabrication d'un transistor a grille isolee et a architecture du type substrat sur isolant, et transistor correspondant |
| US6551937B2 (en) | 2001-08-23 | 2003-04-22 | Institute Of Microelectronics | Process for device using partial SOI |
| CN1253942C (zh) * | 2002-02-20 | 2006-04-26 | 台湾积体电路制造股份有限公司 | 可避免产生漏电流的mos管结构及具有该结构的cmos影像管 |
| JP4546021B2 (ja) * | 2002-10-02 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 絶縁ゲート型電界効果型トランジスタ及び半導体装置 |
-
2003
- 2003-09-23 US US10/668,714 patent/US6964911B2/en not_active Expired - Lifetime
-
2004
- 2004-09-10 WO PCT/US2004/029381 patent/WO2005034186A2/en active Application Filing
- 2004-09-10 EP EP04809709A patent/EP1668691A2/en not_active Withdrawn
- 2004-09-10 CN CN2004800250641A patent/CN1846304B/zh not_active Expired - Fee Related
- 2004-09-10 KR KR1020067005642A patent/KR101120770B1/ko not_active IP Right Cessation
- 2004-09-10 JP JP2006526936A patent/JP5068074B2/ja not_active Expired - Fee Related
- 2004-09-22 TW TW093128719A patent/TWI364813B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1846304B (zh) | 2012-01-11 |
| US6964911B2 (en) | 2005-11-15 |
| WO2005034186A2 (en) | 2005-04-14 |
| JP2007507092A (ja) | 2007-03-22 |
| KR20060121883A (ko) | 2006-11-29 |
| WO2005034186A3 (en) | 2005-11-03 |
| US20050064669A1 (en) | 2005-03-24 |
| TWI364813B (en) | 2012-05-21 |
| CN1846304A (zh) | 2006-10-11 |
| KR101120770B1 (ko) | 2012-03-23 |
| TW200520146A (en) | 2005-06-16 |
| EP1668691A2 (en) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100354115B1 (ko) | 고유전 상수 게이트 절연체와 최소 오버랩 캐패시턴스를갖는 ｍｏｓｆｅｔ | |
| JP5746238B2 (ja) | バルク基板上に作製される分離トライゲートトランジスタ | |
| JP4931211B2 (ja) | ハイブリッド結晶配向基板上の高性能ｃｍｏｓｓｏｉデバイス | |
| KR100962947B1 (ko) | 고이동도 평면 및 다중-게이트 ＭＯＳＦＥＴｓ을 위한 혼성기판 기술 | |
| US6706581B1 (en) | Dual gate dielectric scheme: SiON for high performance devices and high k for low power devices | |
| CN100461430C (zh) | 半导体结构及其形成方法 | |
| US7456450B2 (en) | CMOS devices with hybrid channel orientations and method for fabricating the same | |
| TWI413216B (zh) | 用於製造受應力之ｍｏｓ裝置之方法 | |
| JP5068074B2 (ja) | 分離領域を有する半導体デバイスを形成するための方法 | |
| JP4994139B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10199969A (ja) | トレンチ隔離構造を持つ半導体装置の製造方法 | |
| US7316943B2 (en) | Method for manufacturing semiconductor apparatus having drain/source on insulator | |
| KR20040046056A (ko) | 누설전류를 방지하는 소자 분리 구조를 갖는 반도체 소자및 그 제조 방법 | |
| JP2007027232A (ja) | 半導体装置及びその製造方法 | |
| US6979867B2 (en) | SOI chip with mesa isolation and recess resistant regions | |
| US7256077B2 (en) | Method for removing a semiconductor layer | |
| US7880233B2 (en) | Transistor with raised source and drain formed on SOI substrate | |
| KR100574358B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2004207726A (ja) | 二重ゲート型電界効果トランジスタおよびその製造方法 | |
| KR20090073032A (ko) | 반도체 장치의 제조 방법 | |
| JP2000031486A (ja) | 半導体構造及び半導体構造を形成するための方法 | |
| JP2002343977A (ja) | 電界効果型トランジスタ | |
| JP2001102570A (ja) | 半導体トランジスタ及びその製造方法 | |
| JPH11126903A (ja) | 複合側壁スペーサを有するトランジスタおよびその形成方法 | |
| JP2001093860A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070822 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120814 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |