JP4888118B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP4888118B2
JP4888118B2 JP2006534989A JP2006534989A JP4888118B2 JP 4888118 B2 JP4888118 B2 JP 4888118B2 JP 2006534989 A JP2006534989 A JP 2006534989A JP 2006534989 A JP2006534989 A JP 2006534989A JP 4888118 B2 JP4888118 B2 JP 4888118B2
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
layer
gate electrode
sige
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006534989A
Other languages
English (en)
Other versions
JPWO2006030505A1 (ja
Inventor
昌司 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2006030505A1 publication Critical patent/JPWO2006030505A1/ja
Application granted granted Critical
Publication of JP4888118B2 publication Critical patent/JP4888118B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、格子定数の異なる２種類の半導体層が積層してなるヘテロ接合構造の一方の半導体層に歪みが印加されるＣＭＯＳ型電界効果トランジスタである半導体装置の製造方法及び半導体装置に関する。
従来、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型電界効果トランジスタは、構造の微細化を進めることにより性能の向上が図られてきた。ところが、近年、情報処理やデータ通信の高速化、低消費電力化のために、低リーク電流で高速動作のできる、より性能の向上したＣＭＯＳ型電界効果トランジスタが求められるようになってきた。これに対し、従来からのスケーリング則に従ったＣＭＯＳ型電界効果トランジスタの微細化は、限界に近づきつつあった。
そこで、高速化の方法の一つとして、歪みをチャネルに導入することで、チャネル材料の物性を変えて移動度を向上させる方法が知られている。
例えば、特許文献１、２では、緩和シリコンゲウマニウム（ＳｉＧｅ）層上にシリコン（Ｓｉ）を積層し、大きな歪みを加えることで、電子移動度を大きく向上させｎＭＯＳ型電界効果トランジスタの特性を大きく向上させている。
また、特許文献３では、ゲート電極に応力を発生させシリコン基板のチャネル領域にその応力を加えることで、歪みシリコン基板を使用せずにＭＯＳ型電界効果トランジスタの
チャネルの性能を向上させている。
しかしながら、従来のいずれの方法でも、製造コストと、高速化及び低消費電力化という特性向上との両立が困難であるという問題点がある。
特開平９−３２１３０７号公報 特開２００１−３３２７４５号公報 特開２００２−９３９２１号公報
上記問題点に鑑み、本発明は、格子定数の大きいＳｉＧｅをチャネル直下に埋め込んだ構造を用いて、効率的にチャネルＳｉ層に歪みを導入することで、電子または正孔の移動度を大幅に向上させることができ、高速化及び低消費電力化を実現するＣＭＯＳ型電界効果トランジスタである半導体装置の製造方法を提供することを課題とする。
また、この半導体装置の製造方法により、プロセス工程を大幅に変更することなく、既存プロセスとの整合性が高く、コスト的に優位性があるＣＭＯＳ型電界効果トランジスタである半導体装置を提供することを課題とする。
上記課題を解決するために、本発明は以下のことを特徴とする。
本発明の半導体装置の製造方法では、シリコン基板上に形成された絶縁膜で分離された活性領域内の一部に、シリコンとは異なる格子定数を有する化合物からなるストレッサを形成し、このストレッサの上部に、シリコンからなるシリコンチャネル層を形成することを特徴とする。
また、本発明の半導体装置では、シリコン基板上に形成された絶縁膜で分離された活性領域内の一部に、シリコンとは異なる格子定数を有する化合物からなるストレッサを有し、このストレッサの上部に、シリコンからなるシリコンチャネル層を有することを特徴とする。
本発明の半導体装置の製造方法により、格子定数の大きいＳｉＧｅをチャネル直下に埋め込んだ構造を用いて、効率的にチャネルＳｉ層に歪みを導入することで、電子または正孔の移動度を大幅に向上させることができ、高速化及び低消費電力化を実現するＣＭＯＳ型電界効果トランジスタである半導体装置の製造方法を提供することができる。
また、この半導体装置の製造方法を用いることにより、プロセス工程を大幅に変更することなく、既存プロセスとの整合性が高く、コスト的に優位性があるＣＭＯＳ型電界効果トランジスタである半導体装置を提供することができる。
以下に、本発明を実施するための最良の形態を図面に基づいて説明する。なお、以下の説明はこの発明の最良の形態の例であって、いわゆる当業者は特許請求の範囲内で、変更・修正をして他の実施形態をなすことは容易であり、以下の説明が特許請求の範囲を限定するものではない。
本発明の実施形態に係るＣＭＯＳ型電界効果トランジスタの原理を図１から図５を用いて説明する。
図１は、Ｓｉ基板上にＳｉＧｅをチャネル直下に埋め込んだ構造を示す図である。
ストレッサとして格子定数の大きいＳｉＧｅをゲート電極の範囲内でチャネル直下に埋め込むことにより、ＳｉＧｅは水平方向、垂直方向ともに周辺のＳｉに格子整合する。このときのＳｉＧｅストレッサ２の膜厚は商用ＣＶＤ装置を用いて成長可能な数ｎｍ程度とする。このため、ＳｉＧｅストレッサ上２のＳｉチャネル層１に、効率的に垂直方向の圧縮歪み、水平方向の引っ張り歪みを与えることができる。特に、ｎＭＯＳの電子移動度を向上させることに寄与する。図２は、図１の構成にサイドウォール及び寄生抵抗領域を設けた構造を示す図である。ゲート電極にサイドウォール１６を形成し、サイドウォール１６の範囲内にストレッサであるＳｉＧｅ２を形成する。また、サイドウォール１６下に寄生抵抗領域４を設けることで、寄生抵抗領域４まで歪みが印加され、寄生抵抗４が低減される。
図３は、図１、２の構造に、コンタクトエッチングストップ膜を組み合わせた構造を示す図である。コンタクトエッチングストップ膜１０には、例えば、応力を持つＳｉＮ膜（「ｔｅｎｓｉｌｅ ＳｉＮ」又は「テンサイル ストレス膜」とも記す）があり、これを組み合わせた構造である。このコンタクトエッチングストップ膜１０より内側にＳｉＧｅストレッサ２を設けることにより、ＳｉＧｅストレッサとｔｅｎｓｉｌｅ ＳｉＮ１０とにより相補的にチャネルＳｉ層に垂直方向に圧縮応力を印加し、水平方向に引っ張り歪みを生じさせ、ｎＭＯＳ型の電子の移動度を容易に向上させている。また、このコンタクトエッチングストップ膜１０より内側にＳｉＧｅストレッサ２を設けることにより、既存の製造プロセス工程を大幅に変更することなく、電子の移動度を大きく向上することができ、低コストで大きな歪みをチャネルに導入することができる。
図４は、本発明に係るＣＭＯＳ型電界効果トランジスタの構造を示す図である。図１から図３まで示した構造を有するｐＭＯＳ型電界効果トランジスタでは、ＳｉＧｅストレッサ２上の歪みＳｉ層１の厚さを、Ｓｉ／ＳｉＧｅのバンドが不連続であることから、ゲートに負のバイアスを印加した際に、歪みＳｉ層よりＳｉＧｅストレッサ２の方に多くの正孔が存在し、ＳｉＧｅ層２にチャネルが形成される程度の厚さにする。例えば、歪みＳｉ層１が４ｎｍ、ＳｉＧｅストレッサ２が４ｎｍ程度に設計する。図４に示すＣＭＯＳ型電界効果トランジスタは、上記ｐＭＯＳ型電界効果トランジスタと、歪みＳｉ層１に電子が存在する上記ｎＭＯＳ型電界効果トランジスタとを集積化することにより作製される。
図５は、本発明に係るＣＭＯＳ型電界効果トランジスタの構造を示す図である。図１から図３まで示した構造を有するｐＭＯＳ型電界効果トランジスタは、ＳｉＧｅストレッサ２がエッチングにより除去されており、横方向の引っ張り歪みが緩和され、正孔移動度の劣化が抑制されている。図５に示すＣＭＯＳ型電界効果トランジスタは、上記ｐＭＯＳ型電界効果トランジスタと、歪みＳｉ層に電子が存在する上記ｎＭＯＳ型電界効果トランジスタとを集積化することにより作製される。
以下実施例により本発明を更に説明するが、本発明はこれに限定されるものではない。
（実施例１）
図６、図７は、本実施例に係るｎＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。図６（ａ）は、Ｓｉ／ＳｉＧｅ積層構造にゲート絶縁膜、ゲート電極を形成した状態を示す図である。図６（ｂ）は、ソース／ドレイン領域にエッチングを施した状態を示す図である。図６（ｃ）は、ＣＶＤにてＳｉを埋め戻した状態を示す図である。図７（ｄ）は、エクステンション注入を行った後、サイドウォールを形成した状態を示す図である。図７（ｅ）は、コンタクトエッチングストップ膜を形成した状態を示す図である。図７（ｆ）は、層間絶縁膜を形成し、コンタクトホールをあけ、電極を形成した状態を示す図である。
半導体装置の製造プロセスにおける素子分離工程終了後、図６に示すように、Ｓｉ／ＳｉＧｅ積層構造を活性領域に選択的に形成し、ゲート絶縁膜（ＳｉＯＮ）７、ポリシリコンゲート電極３を形成する。次に、ゲート電極３をマスクしてソース／ドレイン領域をエッチングし、その後、ＣＶＤでＳｉを埋め戻す。以上により、Ｓｉ基板上の、ゲート電極３下のみにＳｉＧｅ層２をもつ構造を形成できる。次に、図７に示すように、一度サイドウォール１６を除去し、パンチスルーストップ、エクステンション注入を行った後、サイドウォール１６を形成し、ソース／ドレイン領域に注入を行う。活性化アニールにより注入イオンを活性化した後、シリサイド１１として、例えばＮｉＳｉを形成する。さらに、その上にコンタクトエッチングストップ膜１０として、例えば引っ張り応力を持つＳｉＮ膜を形成し、次に、層間絶縁膜１２を形成し、コンタクトホールをあけ、電極を形成する。
以上により埋め込みＳｉＧｅストレッサ２と、コンタクトエッチングストップ膜１０により、相乗的にＳｉチャネル１に面内引っ張り応力を印加することができ、高移動度のｎＭＯＳ型電界効果トランジスタを作製することができる。
（実施例２）
図８、図９は、本実施例に係るｎＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。図８（ａ）は、Ｓｉ／ＳｉＧｅ積層構造にゲート絶縁膜、ゲート電極を形成した状態を示す図である。図８（ｂ）は、ゲート、サイドウォールをマスクにソース／ドレイン領域にエッチングを施した状態を示す図である。図８（ｃ）は、ＣＶＤにてＳｉを埋め戻した状態を示す図である。図９（ｄ）は、エクステンション注入を行った後、サイドウォールを形成した状態を示す図である。図９（ｅ）は、シリサイドの上にコンタクトエッチングストップ膜を形成した状態を示す図である。図９（ｆ）は、層間絶縁膜を形成し、コンタクトホールをあけ、電極を形成した状態を示す図である。
半導体装置の製造プロセスにおける素子分離工程終了後、図８に示すように、Ｓｉ／ＳｉＧｅ積層構造を活性領域に選択的に形成し、ゲート絶縁膜（ＳｉＯＮ）７、ポリシリコンゲート電極１及びサイドウォール１６を形成する。次に、ゲート電極１、サイドウォール１６をマスクにソース／ドレイン領域にエッチングを施し、その後、ＣＶＤを用いてＳｉで埋め戻す。
以上により、ゲート電極下及びサイドウォール下のシリコン層中にＳｉＧｅストレッサ２をもつ構造を形成できる。また、実施例１で作成したｎＭＯＳ型電界効果トランジスタでは、ゲート絶縁膜１が薄い場合には、ゲート電極１とソース／ドレイン部のＣＶＤで埋め戻されたシリコン層とが接触し、歩留まりが低下する問題があるが、本実施例のように、この間にサイドウォール１６を挿入することにより、歩留まりを大幅に向上できるという利点がある。
次に、図９に示すように、一度サイドウォール１６を除去し、パンチスルーストップ、エクステンション注入を行った後、サイドウォール１６を形成し、ソース／ドレイン領域に注入を行う。活性化アニールにより注入イオンを活性化した後、シリサイド１１として、例えばＮｉＳｉを形成する。その上にコンタクトエッチングストップ膜１０として、例えば引っ張り応力をもつＳｉＮ膜を形成し、さらに、層間絶縁膜１２を形成してコンタクトホールをあけ、電極１３を形成する。
以上により、埋め込みＳｉＧｅストレッサ２と、コンタクトエッチングストップ膜１０とにより、相乗的にＳｉチャネル１に面内引っ張り応力を印加することができ、高移動度のｎＭＯＳ型電界効果トランジスタを作製することができる。
（実施例３）
本実施例では、実施例１、２において作製したｎＭＯＳ及びｐＭＯＳの特性のバランスをとるために、ＳｉＧｅ層のアスペクトレシオを調整する方法を提供する。
図１０は、ＳｉＧｅストレッサのアスペクトレシオの調整方法を示す図である。図１０（ａ）は、ゲート、サイドウォールをマスクにソース／ドレイン領域にエッチングを施した状態を示す図である。図１０（ｂ）は、ＳｉＧｅ層の一部を選択的にエッチングした状態を示す図である。図１０（ｃ）は、エッチングした部分をＳｉで埋め戻した状態を示す図である。
ゲート、サイドウォールをマスクにソース／ドレイン領域にエッチングを施し、シリコン中のＳｉＧｅストレッサ２のアスペクトレシオを調整する方法として、図１０に示すように、サイドウォール１６をマスクにソース／ドレイン領域をエッチングした後、例えば、塩素系ガスでＳｉＧｅストレッサ２の一部を選択的にエッチングし、その後、ＣＶＤを用いてＳｉで埋め戻す。以上により、容易にＳｉＧｅストレッサ２のアスペクトレシオを調整することが可能である。
（実施例４）
本実施例では、図４に示す構造を有するＣＭＯＳ型電界効果トランジスタを作製する。半導体装置の製造プロセスにおける素子分離工程終了後、Ｓｉ／ＳｉＧｅ積層構造を活性領域に選択的に形成する。その際、ゲート電極に負の電圧を印加した状態でＳｉＧｅストレッサ２がｐ型のチャネルに、ゲート電極に正の電圧を印加した状態で、Ｓｉ層１がチャネルになるようにする。このときに、Ｓｉ層１、ＳｉＧｅ層２の厚さが、例えば、それぞれ４ｎｍ程度になるように積層する。Ｓｉ／ＳｉＧｅ層のヘテロ接合でエネルギーギャップが伝導帯で小さく、価電子帯で大きいことにより可能となる。次に、図８に示すように、ゲート絶縁膜（ＳｉＯＮ）７、ポリシリコンゲート電極３、サイドウォール１６を形成する。次に、ポリシリコンゲート電極３、サイドウォール１６をマスクにソース／ドレイン領域をエッチングし、その後、ＣＶＤを用いてＳｉで埋め戻す。以上により、ゲート電極３下及びサイドウォール１６下のシリコン層中にＳｉＧｅ層２をもつ構造を形成できる。ここで、一度サイドウォール１６を除去し、ｎＭＯＳ、ｐＭＯＳ形成領域それぞれにパンチスルーストップ、エクステンション注入を行った後、図９に示すように、再びサイドウォール１６を形成し、それぞれのソース／ドレイン領域に注入を行う。活性化アニールにより注入イオンを活性化した後、シリサイド１１として、例えばＮｉＳｉを形成する。その上にコンタクトエッチングストップ膜１０として、例えば、引っ張り応力をもつＳｉＮ膜を形成する。次に、層間絶縁膜１２を形成し、コンタクトホールをあけ、電極１３を形成する。
以上により、ｎＭＯＳでは、埋め込みＳｉＧｅ層２と、コンタクトエッチングストップ膜１０により、相乗的にＳｉチャネルに面内引っ張り応力を印加することができ、また、ｐＭＯＳでは、高正孔移動度のＳｉＧｅ層２をチャネルとすることができ、高速なＣＭＯＳ型電界効果トランジスタを作製できる。
（実施例５）
本実施例では、図５に示す構造を有するＣＭＯＳ型電界効果トランジスタを作製する。
図１１は、ｐＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。図１１（ｂ）は、ソース／ドレイン領域をエッチングした状態を示す図である。図１１（ｂ’）は、ＳｉＧｅ層を選択エッチングで除去した状態を示す図である。図１１（ｃ）は、Ｓｉで埋め戻した状態を示す図である。
半導体装置の製造プロセスにおける素子分離工程終了後、図８（ａ）、に示すように、Ｓｉ／ＳｉＧｅ積層構造を活性領域に選択的に形成し、ゲート絶縁膜（ＳｉＯＮ）７、ポリシリコンゲート電極３、サイドウォール１６を形成する。次に、図１１（ｂ）に示すように、ゲート電極３及びサイドウォール１６をマスクにソース／ドレイン領域をエッチングする。その後、ｎＭＯＳ領域をレジストで覆い、図１１（ｂ’）に示すように、ｐＭＯＳ領域のＳｉＧｅ層２を選択エッチングで除去した後、レジストを除去し、図１１（ｃ）に示すように、ｎＭＯＳ、ｐＭＯＳ領域をＣＶＤを用いてＳｉで埋め戻す。以上により、ｎＭＯＳ領域の、ゲート電極３下及びサイドウォール１６下にＳｉＧｅ層２をもつ構造を形成できる。ここで、一度サイドウォール１６を除去し、ｎＭＯＳ、ｐＭＯＳ形成領域それぞれにパンチスルーストップ、エクステンション注入を行った後、図９（ｄ）に示すように、再びサイドウォール１６を形成し、それぞれのソース／ドレイン領域に注入を行う。活性化アニールにより注入イオンを活性化した後、シリサイド１１として例えばＮｉＳｉを形成する。その上にコンタクトエッチングストップ膜１０として、図９（ｅ）に示すように、例えば、引っ張り応力をもつＳｉＮ膜１０を形成する。次に、図９（ｆ）に示すように、層間絶縁膜１２を形成し、コンタクトホールをあけ、電極１３を形成する。
以上により、図５に示すように、ｎＭＯＳのみに、埋め込みＳｉＧｅ層２と、コンタクトエッチングストップ膜１０により、相乗的にＳｉチャネルに面内引っ張り応力を印加することができ、ｐＭＯＳでは、ＳｉＧｅ層２を除去することで、ＳｉＧｅ層２とコンタクトエッチングストップ膜１０とによる歪みを緩和することができ、正孔の移動度を向上させる高速なＣＭＯＳ型電界効果トランジスタを作製できる。
Ｓｉ基板上にＳｉＧｅをチャネル直下に埋め込んだ構造を示す図である。 図１の構成にサイドウォール及び寄生抵抗領域を設けた構造を示す図である。 図１、２の構造に、コンタクトエッチングストップ膜を組み合わせた構造を示す図である。 本発明に係るＣＭＯＳ型電界効果トランジスタの構造を示す図である。 本発明に係るＣＭＯＳ型電界効果トランジスタの構造を示す図である。 本実施例に係るｎＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。（ａ）は、Ｓｉ／ＳｉＧｅ積層構造にゲート絶縁膜、ゲート電極を形成した状態を示す図である。（ｂ）は、ソース／ドレイン領域にエッチングを施した状態を示す図である。（ｃ）は、ＣＶＤでＳｉを埋め戻した状態を示す図である。 本実施例に係るｎＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。（ｄ）は、エクステンション注入を行った後、サイドウォールを形成した状態を示す図である。（ｅ）は、コンタクトエッチングストップ膜を形成した状態を示す図である。（ｆ）は、層間絶縁膜を形成し、コンタクトホールをあけ、電極を形成した状態を示す図である。 本実施例に係るｎＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。（ａ）は、Ｓｉ／ＳｉＧｅ積層構造にゲート絶縁膜、ゲート電極を形成した状態を示す図である。（ｂ）は、ゲート、サイドウォールをマスクにソース／ドレイン領域にエッチングを施した状態を示す図である。（ｃ）は、ＣＶＤにてＳｉを埋め戻した状態を示す図である。 本実施例に係るｎＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。（ｄ）は、エクステンション注入を行った後、サイドウォールを形成した状態を示す図である。（ｅ）は、シリサイドの上にコンタクトエッチングストップ膜を形成した状態を示す図である。（ｆ）は、層間絶縁膜を形成し、コンタクトホールをあけ、電極を形成した状態を示す図である。 ＳｉＧｅ層のアスペクトレシオの調整方法を示す図である。（ａ）は、ゲート、サイドウォールをマスクにソース／ドレイン領域にエッチングを施した状態を示す図である。（ｂ）は、ＳｉＧｅ層の一部を選択的にエッチングした状態を示す図である。（ｃ）は、エッチングした部分をＳｉで埋め戻した状態を示す図である。 ｐＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。（ｂ）は、ソース／ドレイン領域をエッチングした状態を示す図である。（ｂ’）は、ＳｉＧｅ層を選択エッチングで除去した状態を示す図である。（ｃ）は、Ｓｉで埋め戻した状態を示す図である。

Claims (7)

  1. シリコン基板上にｎＭＯＳ型電界効果トランジスタとｐＭＯＳ型電界効果トランジスタとを形成する半導体装置の製造方法において、
    前記シリコン基板上にＳｉＧｅ層、Ｓｉ層を形成し、ゲート絶縁膜を介してゲート電極を形成する工程と、
    前記ゲート電極をマスクにしてソース／ドレイン領域をエッチングする工程と、
    前記ｐＭＯＳ型電界効果トランジスタで、前記ゲート電極下のＳｉＧｅ層を除去する工程と、
    前記ｎＭＯＳ型電界効果トランジスタとｐＭＯＳ型電界効果トランジスタにおける前記エッチングされたソース／ドレイン領域をＳｉで埋め、ｐＭＯＳ型電界効果トランジスタの前記Ｓｉ層下を空洞化する工程と、を有し、
    前記ｎＭＯＳ型電界効果トランジスタにおける前記ゲート電極下のＳｉＧｅ層が水平方向、垂直方向ともに、前記シリコン基板、前記Ｓｉ層、前記埋め込まれたＳｉに格子整合することにより、前記Ｓｉ層が歪みＳｉ層となっており、
    前記ｐＭＯＳ型電界効果トランジスタは、前記ＳｉＧｅ層が除去されて形成された空洞により、前記Ｓｉ層に印加される歪みが緩和されている
    ことを特徴とする半導体装置の製造方法。
  2. 前記ゲート電極を形成した後に、前記ゲート電極の側壁にサイドウォールを形成し、
    前記ソース／ドレイン領域をエッチングする工程で、前記ゲート電極及び前記サイドウォールをマスクにしてエッチングを行う
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記ソース／ドレイン領域をエッチングした後、前記ＳｉＧｅ層の一部を選択的にエッチングする工程をさらに含む
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記ＳｉＧｅ層の層厚は、前記シリコン基板に格子整合する膜厚の範囲内であり、かつ、前記ＳｉＧｅ層は、貫通転位を含んでいない
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  5. シリコン基板上にｎＭＯＳ型電界効果トランジスタとｐＭＯＳ型電界効果トランジスタとを有する半導体装置において、
    前記ｎＭＯＳ型電界効果トランジスタのゲート電極直下で、ゲート絶縁膜下のＳｉ層を介して、前記Ｓｉ層にストレスを印加するＳｉＧｅ層を有し、
    前記ｐＭＯＳ型電界効果トランジスタのゲート電極直下で、ゲート絶縁膜下のＳｉ層を介して、前記Ｓｉ層の下のＳｉＧｅ層を除去することにより形成された空洞を有しており、
    前記ｎＭＯＳ型電界効果トランジスタとｐＭＯＳ型電界効果トランジスタとにおけるソース／ドレイン領域は、ソース／ドレイン領域をエッチングし、前記エッチングされたソース／ドレイン領域をＳｉで埋め込むことにより形成されており、
    前記ｎＭＯＳ型電界効果トランジスタにおける前記ゲート電極下のＳｉＧｅ層が水平方向、垂直方向ともに、前記シリコン基板、前記Ｓｉ層、前記埋め込まれたＳｉに格子整合することにより、前記Ｓｉ層が歪みＳｉ層となっており、
    前記ｐＭＯＳ型電界効果トランジスタは、前記空洞により前記Ｓｉ層に印加される歪みが緩和されている
    ことを特徴とする半導体装置。
  6. 前記ゲート電極の側壁に形成されたサイドウォールを更に有し、
    前記ｎＭＯＳ型電界効果トランジスタのゲート電極直下における前記ＳｉＧｅ層は、前記サイドウォールより内側に設けられている
    ことを特徴とする請求項５に記載の半導体装置。
  7. 前記ＳｉＧｅ層の層厚は、シリコン基板に格子整合する膜厚の範囲内であり、かつ、前記ＳｉＧｅ層は、貫通転位を含んでいない
    ことを特徴とする請求項５に記載の半導体装置。
JP2006534989A 2004-09-16 2004-09-16 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP4888118B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/013531 WO2006030505A1 (ja) 2004-09-16 2004-09-16 Ｍｏｓ型電界効果トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2006030505A1 JPWO2006030505A1 (ja) 2008-05-08
JP4888118B2 true JP4888118B2 (ja) 2012-02-29

Family

ID=36059772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006534989A Expired - Fee Related JP4888118B2 (ja) 2004-09-16 2004-09-16 半導体装置の製造方法及び半導体装置

Country Status (3)

Country Link
US (1) US8067291B2 (ja)
JP (1) JP4888118B2 (ja)
WO (1) WO2006030505A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7445978B2 (en) * 2005-05-04 2008-11-04 Chartered Semiconductor Manufacturing, Ltd Method to remove spacer after salicidation to enhance contact etch stop liner stress on MOS
US7839209B2 (en) 2006-10-05 2010-11-23 Nxp B.V. Tunnel field effect transistor
US8404538B2 (en) * 2009-10-02 2013-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Device with self aligned stressor and method of making same
US8999798B2 (en) * 2009-12-17 2015-04-07 Applied Materials, Inc. Methods for forming NMOS EPI layers
CN102110710A (zh) * 2009-12-23 2011-06-29 中国科学院微电子研究所 形成有沟道应力层的半导体结构及其形成方法
US8368146B2 (en) 2010-06-15 2013-02-05 International Business Machines Corporation FinFET devices
CN102339852B (zh) 2010-07-27 2013-03-27 中国科学院微电子研究所 半导体器件及其制造方法
CN102569391B (zh) * 2010-12-24 2015-03-04 中国科学院微电子研究所 Mos晶体管及其制作方法
CN102655092B (zh) * 2011-03-01 2014-11-05 中芯国际集成电路制造(上海)有限公司 晶体管的制备方法
CN104576390B (zh) * 2013-10-15 2018-04-03 中国科学院微电子研究所 一种mosfet结构及其制造方法
US9543323B2 (en) * 2015-01-13 2017-01-10 International Business Machines Corporation Strain release in PFET regions
US10043903B2 (en) 2015-12-21 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor devices with source/drain stress liner
US9761722B1 (en) 2016-06-24 2017-09-12 International Business Machines Corporation Isolation of bulk FET devices with embedded stressors

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3376211B2 (ja) 1996-05-29 2003-02-10 株式会社東芝 半導体装置、半導体基板の製造方法及び半導体装置の製造方法
JP3762136B2 (ja) * 1998-04-24 2006-04-05 株式会社東芝 半導体装置
JP2000243854A (ja) * 1999-02-22 2000-09-08 Toshiba Corp 半導体装置及びその製造方法
FR2791180B1 (fr) * 1999-03-19 2001-06-15 France Telecom Dispositif semi-conducteur a courant de fuite reduit et son procede de fabrication
JP3600174B2 (ja) 2000-03-17 2004-12-08 株式会社東芝 半導体装置の製造方法及び半導体装置
JP2002093921A (ja) 2000-09-11 2002-03-29 Hitachi Ltd 半導体装置の製造方法
JP2002100762A (ja) * 2000-09-22 2002-04-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
FR2818012B1 (fr) * 2000-12-12 2003-02-21 St Microelectronics Sa Dispositif semi-conducteur integre de memoire
US6563152B2 (en) * 2000-12-29 2003-05-13 Intel Corporation Technique to obtain high mobility channels in MOS transistors by forming a strain layer on an underside of a channel
JP2002237590A (ja) * 2001-02-09 2002-08-23 Univ Tohoku Ｍｏｓ型電界効果トランジスタ
JP4086272B2 (ja) * 2001-07-26 2008-05-14 株式会社東芝 半導体装置
JP2003092399A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003197906A (ja) * 2001-12-28 2003-07-11 Fujitsu Ltd 半導体装置および相補型半導体装置
JP4546021B2 (ja) * 2002-10-02 2010-09-15 ルネサスエレクトロニクス株式会社 絶縁ゲート型電界効果型トランジスタ及び半導体装置
US6717216B1 (en) * 2002-12-12 2004-04-06 International Business Machines Corporation SOI based field effect transistor having a compressive film in undercut area under the channel and a method of making the device
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
JP2005072464A (ja) * 2003-08-27 2005-03-17 Sharp Corp 半導体基板の製造方法および半導体装置の製造方法
US6964911B2 (en) * 2003-09-23 2005-11-15 Freescale Semiconductor, Inc. Method for forming a semiconductor device having isolation regions
JP2005123604A (ja) * 2003-09-25 2005-05-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7037770B2 (en) * 2003-10-20 2006-05-02 International Business Machines Corporation Method of manufacturing strained dislocation-free channels for CMOS
US7057216B2 (en) * 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof
KR100598098B1 (ko) * 2004-02-06 2006-07-07 삼성전자주식회사 매몰 절연 영역을 갖는 모오스 전계 효과 트랜지스터 및그 제조 방법
US6881635B1 (en) * 2004-03-23 2005-04-19 International Business Machines Corporation Strained silicon NMOS devices with embedded source/drain

Also Published As

Publication number Publication date
US8067291B2 (en) 2011-11-29
JPWO2006030505A1 (ja) 2008-05-08
US20070152277A1 (en) 2007-07-05
WO2006030505A1 (ja) 2006-03-23

Similar Documents

Publication Publication Date Title
JP6951903B2 (ja) 半導体素子のための拡張領域
JP5576655B2 (ja) ドレイン及びソース領域にリセスを設けることでチャネル領域に極めて近接するトランジスタにストレスソース与える技術
US8067291B2 (en) MOS field-effect transistor and manufacturing method thereof
CN103456641B (zh) Pmos设备的晚原位掺杂硅锗接合
JP5204645B2 (ja) 強化した応力伝送効率でコンタクト絶縁層を形成する技術
KR101148138B1 (ko) 리세스된 드레인 및 소스 영역을 갖는 ｎｍｏｓ 트랜지스터와 드레인 및 소스 영역에 실리콘/게르마늄 물질을 갖는 ｐｍｏｓ 트랜지스터를 포함하는 ｃｍｏｓ 디바이스
US7754571B2 (en) Method for forming a strained channel in a semiconductor device
US20180130895A1 (en) Methods of forming gate electrodes on a vertical transistor device
JP2004193596A (ja) 応力チャネルを有する電界効果トランジスタおよびその製造方法
JP2009152394A (ja) 半導体装置及びその製造方法
JP2006121074A (ja) 半導体素子及びその製造方法
US20130285117A1 (en) CMOS WITH SiGe CHANNEL PFETs AND METHOD OF FABRICATION
JP2008159863A (ja) 半導体装置及びその製造方法
US20090166761A1 (en) Field effect transistor structure with an insulating layer at the junction
JP2008251688A (ja) 半導体装置及びその製造装置
JP2006229047A (ja) 半導体装置及び半導体装置の製造方法
US8129236B2 (en) Method for creating tensile strain by applying stress memorization techniques at close proximity to the gate electrode
US20090315115A1 (en) Implantation for shallow trench isolation (STI) formation and for stress for transistor performance enhancement
TW200937522A (en) Dual contact etch stop layer process
JP2007067118A (ja) 半導体装置及びその製造方法
US7863141B2 (en) Integration for buried epitaxial stressor
JP4327104B2 (ja) Ｍｏｓ型電界効果トランジスタの製造方法及びｍｏｓ型電界効果トランジスタ
JP2008053638A (ja) 半導体素子及びその製造方法
US20070228357A1 (en) Technique for providing stress sources in mos transistors in close proximity to a channel region
JP2005072093A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110208

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20110809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

R150 Certificate of patent or registration of utility model

Ref document number: 4888118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees