CN103367131B

CN103367131B - 鳍部、鳍部及鳍式场效应晶体管的形成方法

Info

Publication number: CN103367131B
Application number: CN201210101863.9A
Authority: CN
Inventors: 禹国宾
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2012-04-09
Filing date: 2012-04-09
Publication date: 2015-11-25
Anticipated expiration: 2032-04-09
Also published as: CN103367131A

Abstract

一种鳍部、鳍部及鳍式场效应晶体管的形成方法，所述鳍部的形成方法包括：提供半导体衬底，所述半导体衬底具有第一子鳍部；形成覆盖所述半导体衬底表面的牺牲层，所述牺牲层的表面与第一子鳍部的顶部表面平齐；去除部分厚度的第一子鳍部，形成凹槽，剩余的第一子鳍部作为第一鳍部；在凹槽的底部形成硅锗层，在硅锗层表面形成单晶硅层，单晶硅层的表面与牺牲层的表面的平齐；去除部分厚度的牺牲层，暴露出硅锗层的侧壁；沿硅锗层的两侧去除部分宽度的硅锗层，形成第二鳍部。本发明实施例的方法提高了鳍式场效应晶体管的驱动电流。

Description

鳍部、鳍部及鳍式场效应晶体管的形成方法

技术领域

本发明涉及半导体制作领域，特别涉及一种鳍部、鳍部及鳍式场效应晶体管的形成方法。

背景技术

随着半导体工艺技术的不断发展，随着工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，CriticalDimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(FinFET)作为常规器件的替代得到了广泛的关注。

图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。

随着半导体技术的发展，器件结构进一步等比缩小，当电源电压低于1V时，普通体硅CMOS电路速度剧减，这是因为当降低阈值电压时，很难做到不使器件电流驱动性能下降、不增大静态泄漏电流。加之，器件驱动性能的下降因器件寄生效应、内层互连布线和结电容的增加而显得更为严重。因此，为了实现CMOS芯片的高速、低功耗，必须在以下几个方面进行技术上的革新，如更新IC设计，采用新型材料(如SOI、低K介质材料)，低阻金属(Cu)互连。更新体硅IC设计必将增加电路的复杂性，从而增加IC制造成本。现有技术中，为了提高器件的性能，采用SOI(silicon-on-insulator，绝缘体上硅)结构形成鳍式晶体管。

图2～图3为现有技术中利用SOI结构形成鳍式场效应晶体管的方法，现有技术中利用SOI结构形成鳍式场效应晶体管的方法包括：参考图2，提供SOI衬底，该SOI衬底包括第一半导体衬底21，位于第一半导体衬底21上的埋层22，位于埋层22上的第二半导体衬底23；参考图3，图形化第二半导体衬底23形成鳍部24。之后形成栅极结构、源极和漏极。

更多关于鳍式场效应晶体管请参考专利号为“US7868380B2”的美国专利。

但现有形成的鳍式场效应晶体管的驱动电流仍比较小。

发明内容

本发明解决的问题是提供一种鳍部、鳍部及鳍式场效应晶体管的形成方法，提高了鳍式场效应晶体管的驱动电流。

为解决上述问题，本发明提供了一种鳍部的形成方法，包括：

提供半导体衬底，所述半导体衬底具有第一子鳍部；

形成覆盖所述半导体衬底表面的牺牲层，所述牺牲层的表面与第一子鳍部的顶部表面平齐；

去除部分厚度的第一子鳍部，形成凹槽，剩余的第一子鳍部作为第一鳍部；

在凹槽的底部形成硅锗层，在硅锗层表面形成单晶硅层，单晶硅层的表面与牺牲层的表面平齐；

去除部分厚度的牺牲层，暴露出硅锗层的侧壁；

沿硅锗层的两侧去除部分宽度的硅锗层，形成第二鳍部。

可选的，所述沿硅锗层的两侧去除部分宽度的硅锗层的工艺为干法刻蚀工艺。

可选的，所述干法刻蚀工艺采用的气体为HCl或CF₄。

可选的，所述干法刻蚀工艺的反应腔压力为5～500torr。

可选的，所述第一子鳍部的去除厚度为5～50纳米。

可选的，所述硅锗层的厚度为1～5纳米。

可选的，所述硅锗层的去除的宽度为硅锗层原宽度的10％～90％。

可选的，所述硅锗层中锗原子的百分比含量为10％～60％。

可选的，所述硅锗层和单晶硅层的形成工艺为外延工艺。

可选的，所述牺牲层的材料为二氧化硅、氮化硅或氮氧化硅。

可选的，所述单晶硅层中还掺杂有杂质离子。

可选的，所述杂质离子为硼离子、磷离子或砷离子。

可选的，所述单晶硅层中硼离子、磷离子或砷离子的掺杂浓度为1E14～8E21atom/cm3。

本发明实施例还提供了一种鳍式场效应晶体管的形成方法，包括：

形成第一鳍部和第二鳍部；

在第二鳍部表面形成栅极结构；

在第二鳍部两端的半导体衬底内形成源极/漏极。

可选的，所述栅极结构还覆盖第一鳍部的表面。

可选的，所述栅极结构还覆盖部分第一鳍部的表面。

本发明还提供了一种鳍部，包括：

半导体衬底，

位于半导体衬底上的第一鳍部和位于第一鳍部上的第二鳍部，所述第二鳍部包括第一部分和第二部分，第一部分位于第一鳍部表面，第二部分位于第一部分表面，且第一部分的宽度小于第二部分的宽度。

可选的，所述第一部分的宽度为第二部分宽度的10％～90％。

可选的，所述第二部分的厚度为5～50纳米。

可选的，所述第一部分的厚度为1～5纳米。

可选的，所述第二部分的材料为单晶硅。

可选的，所述第一部分的材料为硅锗。

可选的，所述硅锗中锗原子的百分比含量为10％～60％。

与现有技术相比，本发明技术方案具有以下优点：

沿硅锗层的两侧去除部分宽度的硅锗层的工艺为干法刻蚀工艺，采用干法刻蚀工艺，刻蚀气体从沿硅锗层的两侧去除部分宽度的硅锗层，使得单晶硅层暴露出底部的部分表面，使得单晶硅层的整个表面积(上表面、两个侧面、暴露的下表面)增大，后续形成第二鳍部时，使得第二鳍部的表面积增大，在第二鳍部表面形成栅极结构时，使得沟道区的面积增大，从而增大了鳍式场效应晶体管的驱动电流。

进一步，硅锗层的去除的宽度为硅锗层原宽度的10％～90％，使得单晶硅底部暴露较大的表面，并且保证剩余的硅锗层的机械强度以及剩余的硅锗层与单晶硅层结合的稳固性。

更进一步，所述干法刻蚀工艺采用的气体为HCl或CF₄，采用HCl或CF₄对硅锗层和单晶硅层具有高的刻蚀选择比；硅锗层中锗原子的百分比含量为10％～60％，增大了硅锗层相对于单晶硅层和半导体衬底的刻蚀选择比，刻蚀过程中不会对单晶硅层和半导体衬底产生损伤。

附图说明

图1～图3为现有鳍式场效应晶体管形成过程的结构示意图；

图4为本发明实施例鳍部的形成方法的流程示意图；

图5～图10为本发明实施例鳍部形成过程的剖面结构示意图；

图11～图13为本发明实施例鳍式场效应晶体管形成过程的剖面结构示意图。

具体实施方式

现有形成的鳍式场效应晶体管，鳍部的顶部以及沿鳍部延伸方向的两侧壁与栅极结构相接触的部分都成为沟道区，有利于增大驱动电流，改善器件性能，但是其的驱动电流仍比较小。

为解决上述问题，发明人提出一种鳍部、鳍部及鳍式场效应晶体管的形成方法，其中所述鳍部的形成方法，包括：提供半导体衬底，所述半导体衬底具有第一子鳍部；形成覆盖所述半导体衬底表面的牺牲层，所述牺牲层的表面与第一子鳍部的顶部表面平齐；去除部分厚度的第一子鳍部，形成凹槽，剩余的第一子鳍部作为第一鳍部；在凹槽的底部形成硅锗层，在硅锗层表面形成单晶硅层，单晶硅层的表面与牺牲层的表面的平齐；去除部分厚度的牺牲层，暴露出硅锗层的侧壁；沿硅锗层的两侧去除部分宽度的硅锗层，形成第二鳍部。

本发明在凹槽内形成硅锗层，在硅锗层表面形成单晶硅层，沿硅锗层的两侧去除部分宽度的硅锗层，使得单晶硅层的表面积增大，以单晶硅层和硅锗层作为第二鳍部时增大了鳍部的驱动电流；利用硅锗层与单晶硅层的高刻蚀选择比，在去除部分宽度的硅锗层时，不会对单晶硅层造成损伤，工艺过程简单。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

参考图4，图4为本发明实施例鳍部的形成方法的流程示意图，包括：

步骤S201，提供半导体衬底，所述半导体衬底具有第一子鳍部；

步骤S202，形成覆盖所述半导体衬底表面的牺牲层，所述牺牲层的表面与第一子鳍部的顶部表面平齐；

步骤S203，去除部分厚度的第一子鳍部，形成凹槽，剩余的第一子鳍部作为第一鳍部；

步骤S204，在凹槽的底部形成硅锗层，在硅锗层表面形成单晶硅层，单晶硅层的表面与牺牲层的表面的平齐；

步骤S205，去除部分厚度的牺牲层，暴露出硅锗层的侧壁；

步骤S206，沿硅锗层的两侧去除部分宽度的硅锗层，形成第二鳍部。

图5～图10为本发明实施例鳍部形成过程的剖面结构示意图。

参考图5，提供半导体衬底300，所述半导体衬底300具有第一子鳍部301。

所述半导体衬底300的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等III-V族化合物。

所述第一子鳍部301为刻蚀部分厚度的半导体衬底300获得。当所述半导体衬底300为绝缘体上硅(SOI)衬底时，所述第一子鳍部301为刻蚀绝缘层上的单晶硅层形成。

参考图6，形成覆盖所述半导体衬底300表面的牺牲层302，所述牺牲层302的表面与第一子鳍部301的顶部表面平齐。

所述牺牲层302用于后续定义沟槽的深度，并可作为后续刻蚀硅锗层时，半导体衬底300的保护层。所述牺牲层302的材料为二氧化硅、氮化硅或氮氧化硅。本实施例中，所述牺牲层302的材料为二氧化硅。

所述牺牲层302的形成工艺为化学气相沉积工艺，具体的形成过程为：采用化学气相沉积工艺形成覆盖所述半导体衬底300表面以及第一子鳍部301侧壁和表面的牺牲材料层；化学机械研磨所述牺牲材料层，以第一子鳍部301的顶部表面为停止层，形成牺牲层302。

参考图7，去除部分厚度的第一子鳍部301(参考图6)，形成凹槽303，剩余的第一子鳍部作为第一鳍部308。

去除部分厚度的第一子鳍部301的工艺为干法刻蚀工艺或湿法刻蚀工艺。

所述干法刻蚀工艺采用的气体至少包括HBr和O₂，采用干法刻蚀时，凹槽303的底部形貌具有较好的均与性，且刻蚀气体对第一子鳍部301和牺牲层302具有高的刻蚀选择比，不会使形成的凹槽303的深度和宽度产生偏差，使后续在凹槽303内形成的硅锗层和单晶硅层的高度和宽度满足工艺的要求。

所述第一子鳍部301的去除厚度为第一子鳍部总厚度的1/10～2/3，所述第一子鳍部301的去除厚度为5～50纳米，第一子鳍部301的去除厚度对应形成的凹槽303的深度。

参考图8，在凹槽303(图7所示)的底部形成硅锗层304，在硅锗层304表面形成单晶硅层305，单晶硅层305的表面与牺牲层302的表面的平齐。

所述硅锗层304和单晶硅层305的形成工艺为外延工艺。

所述硅锗层304的厚度为1～5纳米，使后续去除部分宽度的硅锗层时，使硅锗层保持一定的机械强度，保证硅锗层与单晶硅层之间的稳定性。

所述硅锗层304中锗原子的百分比含量为10％～60％，后续去除部分宽度的硅锗层304时，使硅锗层304相对于单晶硅层305和半导体衬底300具有高的刻蚀选择比，不会对单晶硅层305和半导体衬底300产生损伤。

所述单晶硅层305中还掺杂有杂质离子。所述杂质离子为硼离子、磷离子或砷离子。单晶硅层305中掺杂杂质离子的方法可以在采用外延工艺形成单晶硅层时掺杂，所述外延工艺的反应气体中包括含有待掺杂离子的气体，比如：B₂H₆、PH₃、CH₄或AsH₃，外延工艺时直接对单晶硅层305掺杂，节省工艺步骤；单晶硅层305中掺杂杂质离子的方法也可以采用离子注入工艺。

所述单晶硅层305中硼离子、磷离子或砷离子的掺杂浓度为1E14～8E21atom/cm³。

参考图9，去除部分厚度的牺牲层302，暴露出硅锗层304的侧壁。

去除部分厚度的牺牲层302的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺采用的溶液为稀释的氢氟酸。

去除部分厚度的牺牲层302后，暴露出硅锗层304两侧的侧壁，后续可以采用干法刻蚀工艺去除部分宽度的硅锗层。

所述半导体衬底300上剩余的部分牺牲层302可以作为鳍式场效应晶体管的栅极与半导体衬底300之间的隔离层，后续在鳍部表面形成栅极时，无需再次形成隔离层，节省了工艺步骤。

在本发明的其他实施例中，所述牺牲层302可以全部去除，例如当所述半导体衬底300为绝缘体上硅衬底时，则无需保留部分的牺牲层作为隔离层，后续可以直接形成栅极。

参考图10，沿硅锗层304的两侧去除部分宽度的硅锗层304，形成第二鳍部。

所述第二鳍部包括：单晶硅层305、剩余的部分硅锗层304

所述沿硅锗层304的两侧去除部分宽度的硅锗层304的工艺为干法刻蚀工艺，采用干法刻蚀工艺，刻蚀气体从沿硅锗层304的两侧去除部分宽度的硅锗层，使得单晶硅层305暴露出底部的部分表面，使得单晶硅层的整个表面积(上表面、两个侧面、暴露的下表面)增大，使得第二鳍部的表面积增大，在第二鳍部表面形成栅极时，使得沟道区的面积增大，从而增大了鳍式场效应晶体管的驱动电流。硅锗层304的去除的宽度为硅锗层原宽度的10％～90％，使得单晶硅底部暴露较大的表面，并且保证剩余的硅锗层的机械强度以及剩余的硅锗层与单晶硅层305结合的稳固性。

所述干法刻蚀工艺采用的气体为HCl或CF₄，采用HCl或CF₄对硅锗层304和单晶硅层305具有高的刻蚀选择比，硅锗层304中锗原子的含量越高，刻蚀选择比越大。

干法刻蚀工艺的反应腔压力为5～500torr，在这个压力下，干法刻蚀的效果最佳。

本发明实施例还提供了一种鳍式场效应晶体管的形成方法，请参考图11，包括：

用上述方法形成第一鳍部301和第二鳍部，所述第二鳍部包括：单晶硅层305、剩余的部分硅锗层304；

在第二鳍部表面形成栅极结构，所述栅极结构包括栅介质层307和位于栅介质层307表面的栅电极306。所述栅介质层307覆盖单晶硅层305的上表面、两侧面和下表面，所述栅介质层307还覆盖剩余的部分硅锗层304的两侧面；所述栅电极306覆盖栅介质层307的表面，且所述栅电极306填充剩余的部分硅锗层304两侧的凹槽，栅电极306部分位于第一鳍部308上表面和剩余的部分牺牲层302的表面；

在第二鳍部两端的半导体衬底300内形成源极/漏极(图中未示出)。

本实施例中形成栅极结构时，由于基底上剩余有部分厚度的牺牲层302(材料为二氧化硅)，剩余的部分厚度的牺牲层302可以作为栅极结构和半导体衬底300之间的绝缘层，无需额外的形成绝缘层，节省了工艺步骤；栅电极306通电后，在单晶硅层305的上表面、两侧面和下表面以及硅锗层304两侧面形成沟道区，增大了沟道区的面积，从而增大了驱动电流。

在本发明的另一实施例中，所述栅极结构除了覆盖第二鳍部表面还覆盖部分第一鳍部的表面，具体请参考图12，在形成栅极结构之前，先去除部分厚度的剩余的牺牲层302，然后形成栅极结构，所述栅极结构包括栅介质层307和位于栅介质层307表面的栅电极306。所述栅介质层307覆盖单晶硅层305的上表面、两侧面和下表面，所述栅介质层307还覆盖剩余的部分硅锗层304的两侧面以及第一鳍部308的上表面和露出的两侧壁；所述栅电极306覆盖栅介质层307的表面，且所述栅电极306填充剩余的部分硅锗层304两侧的凹槽，所述栅电极306部分位于去除部分厚度后的牺牲层302的表面。

本实施例中，栅电极306通电后，在单晶硅层305的上表面、两侧面和下表面、硅锗层304的两侧面以及第一鳍部308的上表面和露出的两侧面形成沟道区，进一步增大了沟道区的面积，从而增大了驱动电流。

在本发明的又一实施例中，所述栅极结构除了覆盖第二鳍部表面还覆盖第一鳍部表面，具体请参考图13，在形成栅极结构之前，去除半导体衬底300上剩余的牺牲层302，形成栅极结构，所述栅极结构包括栅介质层307和位于栅介质层307表面的栅电极306。所述栅介质层307覆盖单晶硅层305的上表面、两侧面和下表面，所述栅介质层307还覆盖剩余的部分硅锗层304的两侧面以及第一鳍部308的上表面和两侧壁；所述栅电极306覆盖栅介质层307的表面，且所述栅电极306填充剩余的部分硅锗层304两侧的凹槽，所述栅电极306部分位于半导体衬底300的表面。

本实施例中，栅电极306通电后，在单晶硅层305的上表面、两侧面和下表面、硅锗层304两侧面以及第一鳍部308的上表面和两侧面形成沟道区，更进一步增大了沟道区的面积，从而增大了驱动电流。

本发明实施例还提供了一种鳍部，具体，请参考图10，包括：

半导体衬底300，

位于半导体衬底300上的第一鳍部308和位于第一鳍部308上的第二鳍部，所述第二鳍部包括第一部分305和第二部分304，第一部分304位于第一鳍部308表面，第二部分305位于第一部分304表面，且第一部分304的宽度小于第二部分305的宽度，第一鳍部308、第二鳍部的第一部分305和第二部分304的中轴线重合，中轴线为垂直于半导体衬底300的直线。

较佳的，所述第一部分304的宽度为第二部分305宽度的10％～90％，使得第二部分305底部暴露较大的表面，后续形成栅极时，增大了沟道区的表面积，从而增大驱动电流的大小，并且保证剩余的第一部分304的机械强度以及第一部分304与第二部分305结合的稳固性。

较佳的，所述第二部分305的厚度为5～50纳米。

较佳的，所述第一部分304的厚度为1～5纳米，使第一部分304保持一定的机械强度，保证第一部分304与第二部分305之间的稳定性。

较佳的，所述第二部分305的材料为单晶硅。

较佳的，所述第一部分304的材料为硅锗。

较佳的，所述硅锗中锗原子的百分比含量为10％～60％。

本发明实施例提供的鳍部、鳍部及鳍式场效应晶体管的形成方法，沿硅锗层的两侧去除部分宽度的硅锗层的工艺为干法刻蚀工艺，采用干法刻蚀工艺，刻蚀气体从沿硅锗层的两侧去除部分宽度的硅锗层，使得单晶硅层暴露出底部的部分表面，使得单晶硅层的整个表面积(上表面、两个侧面、暴露的下表面)增大，后续形成第二鳍部时，使得第二鳍部的表面积增大，在第二鳍部表面形成栅极结构时，使得沟道区的面积增大，从而增大了鳍式场效应晶体管的驱动电流。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种鳍部的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底具有第一子鳍部；

去除部分厚度的牺牲层，暴露出硅锗层的侧壁；

沿硅锗层的两侧去除部分宽度的硅锗层，形成第二鳍部。

2.如权利要求1所述的鳍部的形成方法，其特征在于，所述沿硅锗层的两侧去除部分宽度的硅锗层的工艺为干法刻蚀工艺。

3.如权利要求2所述的鳍部的形成方法，其特征在于，所述干法刻蚀工艺采用的气体为HCl或CF₄。

4.如权利要求3所述的鳍部的形成方法，其特征在于，所述干法刻蚀工艺的反应腔压力为5～500torr。

5.如权利要求1所述的鳍部的形成方法，其特征在于，所述第一子鳍部的去除厚度为5～50纳米。

6.如权利要求1所述的鳍部的形成方法，其特征在于，所述硅锗层的厚度为1～5纳米。

7.如权利要求1所述的鳍部的形成方法，其特征在于，所述硅锗层的去除的宽度为硅锗层原宽度的10％～90％。

8.如权利要求1所述的鳍部的形成方法，其特征在于，所述硅锗层中锗原子的百分比含量为10％～60％。

9.如权利要求1所述的鳍部的形成方法，其特征在于，所述硅锗层和单晶硅层的形成工艺为外延工艺。

10.如权利要求1所述的鳍部的形成方法，其特征在于，所述牺牲层的材料为二氧化硅、氮化硅或氮氧化硅。

11.如权利要求1所述的鳍部的形成方法，其特征在于，所述单晶硅层中还掺杂有杂质离子。

12.如权利要求11所述的鳍部的形成方法，其特征在于，所述杂质离子为硼离子、磷离子或砷离子。

13.如权利要求11所述的鳍部的形成方法，其特征在于，所述单晶硅层中硼离子、磷离子或砷离子的掺杂浓度为1E14～8E21atom/cm³。

14.一种鳍式场效应晶体管的形成方法，其特征在于，包括：

用权利要求1～13任一项所述的方法形成第一鳍部和第二鳍部；

在第二鳍部表面形成栅极结构；

在第二鳍部两端的半导体衬底内形成源极/漏极。

15.如权利要求14所述的鳍式场效应晶体管的形成方法，其特征在于，所述栅极结构还覆盖第一鳍部的表面。

16.如权利要求14所述的鳍式场效应晶体管的形成方法，其特征在于，所述栅极结构还覆盖部分第一鳍部的表面。