JP5330358B2 - 集積回路構造、及び集積回路の製造方法 - Google Patents

集積回路構造、及び集積回路の製造方法 Download PDF

Info

Publication number
JP5330358B2
JP5330358B2 JP2010258794A JP2010258794A JP5330358B2 JP 5330358 B2 JP5330358 B2 JP 5330358B2 JP 2010258794 A JP2010258794 A JP 2010258794A JP 2010258794 A JP2010258794 A JP 2010258794A JP 5330358 B2 JP5330358 B2 JP 5330358B2
Authority
JP
Japan
Prior art keywords
fin
semiconductor
region
forming
finfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010258794A
Other languages
English (en)
Other versions
JP2011109106A (ja
Inventor
宗霖 李
致▲かい▼ 葉
長▲いん▼ 張
鋒 袁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2011109106A publication Critical patent/JP2011109106A/ja
Application granted granted Critical
Publication of JP5330358B2 publication Critical patent/JP5330358B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、集積回路構造、及び集積回路の製造方法に関し、特に、半導体フィンを備えるフィン型電界効果トランジスタ（FinFET）、及び、その製造方法に関するものである。
集積回路のスケールダウンと集積回路の高速の厳しい要求の増加に伴い、寸法（サイズ）の更なる減少と共に、より高い駆動電流を有することがトランジスタには必要となっている。よって、フィン型電界効果トランジスタ (FinFET(Fin Field Effect Transistor)) が発展している。 FinFETのチャネルは、フィンの上面部分に加え、フィンの側壁部分にも形成されるため、チャネル幅が増加する。トランジスタの駆動電流とチャネル幅は比例するため、FinFETの駆動電流は平面型トランジスタより大きい。
本発明は、新しい半導体フィン、この構造を含むフィン型電界効果トランジスタ（FinFET）、及び、その形成方法を提供することを目的とする。
本発明の一態様に係る集積回路構造は、第１装置領域の第１部分と、第２装置領域の第２部分と、を有する半導体基板と、前記半導体基板上にあり、第１フィン高さを有する第１半導体フィンと、前記半導体基板上にあり、第２フィン高さを有する第２半導体フィンと、を備える集積回路構造であって、前記第１フィン高さは、前記第２フィン高さより高い。
前記第１半導体フィンの上面は、前記第２半導体フィンの上面と同じ高さである、と良い。
前記第１半導体フィンの両隣に配置され、前記第１半導体フィンの底部と同じ高さの第１上面を有する第１及び第２シャロートレンチアイソレーション（以下、STIと略称する）領域と、前記第２半導体フィンの両隣に配置され、前記第２半導体フィンの底部と同じ高さの第２上面を有する第３及び第４STI領域と、を更に備え、前記第１上面は、前記第２上面より低い、と良い。
前記第１半導体フィンの前記上面と側壁上に形成された第１ゲート誘電体と、前記第１ゲート誘電体上に形成された第１ゲート電極と、を有する第１FinFETと、前記第２半導体フィンの前記上面と側壁上に形成された第２ゲート誘電体と、前記第２ゲート誘電体上に形成された第２ゲート電極と、を有する第２FinFETと、を更に備える、と良い。
前記第１FinFETはｐ型FinFETであり、前記第２FinFETはｎ型FinFETであり、前記第１FinFETと前記第２FinFETは、同一のスタティックランダムアクセスメモリセルのFinFETである、と良い。
前記第１フィン高さと第２フィン高さの比率は、約1.25より大きい、と良い。
本発明の一態様に係る集積回路の製造方法は、第１装置領域の第１部分と、第２装置領域の第２部分を有する半導体基板を提供するステップと、前記半導体基板上に、第１フィン高さを有する第１半導体フィンを形成するステップと、前記半導体基板上に、第２フィン高さを有する第２半導体フィンを形成するステップと、を備え、前記第１フィン高さを、前記第２フィン高さよりも高く形成する。
前記第１半導体フィンと前記第２半導体フィンを形成する前記ステップは、前記第１装置領域に対して第１シャロートレンチアイソレーション（以下、STIと略称する）領域を形成し、前記第２装置領域に対して第２STI領域を形成するステップと、 前記第１装置領域が被覆されない態様にて、前記第２装置を被覆する第１マスクを形成するステップと、前記第１STI領域を第１深さに陥凹し、前記第１STI領域の除去部分に隣接する前記半導体基板の部分により前記第１半導体フィンを形成するステップと、前記第１マスクを除去するステップと、前記第２装置領域が被覆されない態様にて、前記第１装置領域を被覆する第２マスクを形成するステップと、前記第２STI領域を、前記第１深さと異なる第２深さに陥凹し、前記第２STI領域の除去部分に隣接する前記半導体基板の部分により第２半導体フィンを形成するステップと、を備える、と良い。
前記第１半導体フィンと前記第２半導体フィンを形成する前記ステップは、前記第１装置領域に対して第１シャロートレンチアイソレーション（以下、STIと略称する）領域を形成し、前記第２装置領域に対して第２STI領域を形成するステップと、第１不純物を、前記第１STI領域に、第１不純物濃度までドープするステップと、第２不純物を、前記第２STI領域に、前記第１不純物濃度と異なる第２不純物濃度までドープするステップと、前記第１STI領域と前記第２STI領域を同時に陥凹するステップと、を備える、と良い。
前記第１半導体フィンの上面と側壁に、第１ゲート誘電体を形成するステップと、前記第１ゲート誘電体上に、第１ゲート電極を形成するステップと、を含む第１FinFETを形成するステップと、前記第２半導体フィンの上面と側壁に、第２ゲート誘電体を形成するステップと、前記第２ゲート誘電体上に、第２ゲート電極を形成するステップと、を含む第２FinFETを形成するステップと、を更に備える、と良い。
本発明によれば、第１及び第２装置領域に形成される素子間で各素子のパフォーマンスを容易に調整可能とすることが可能になる。
本発明の実施形態にかかる異なるフィン高さを有する半導体フィンの製造の中間段階を示す断面図である。 本発明の実施形態にかかる異なるフィン高さを有する半導体フィンの製造の中間段階を示す断面図である。 本発明の実施形態にかかる異なるフィン高さを有する半導体フィンの製造の中間段階を示す断面図である。 本発明の実施形態にかかる異なるフィン高さを有する半導体フィンの製造の中間段階を示す断面図である。 本発明の実施形態にかかる異なるフィン高さを有する半導体フィンの製造の中間段階を示す断面図である。 本発明の実施形態にかかる異なるフィン高さを有する半導体フィンの製造の中間段階を示す断面図である。 本発明の実施形態にかかる異なるフィン高さを有する半導体フィンの製造の中間段階を示す断面図である。 本発明の実施形態にかかる異なるフィン高さを有する半導体フィンの製造の中間段階を示す断面図である。 本発明の実施形態にかかる異なるフィン高さを有する半導体フィンの製造の中間段階を示す断面図である。 本発明の実施形態にかかる異なるフィン高さを有する半導体フィンの製造の中間段階を示す断面図である。 本発明の別の実施形態にかかるFinFETの製造の中間段階を示す断面図と透視図である。 本発明の別の実施形態にかかるFinFETの製造の中間段階を示す断面図と透視図である。 本発明の別の実施形態にかかるFinFETの製造の中間段階を示す断面図と透視図である。 本発明の別の実施形態にかかるFinFETの製造の中間段階を示す断面図と透視図である。 本発明の別の実施形態にかかるFinFETの製造の中間段階を示す断面図と透視図である。 本発明の別の実施形態にかかるFinFETの製造の中間段階を示す断面図と透視図である。 本発明の別の実施形態にかかるFinFETの製造の中間段階を示す断面図と透視図である。 本発明の別の実施形態にかかるFinFETの製造の中間段階を示す断面図と透視図である。 本発明の別の実施形態にかかるFinFETの製造の中間段階を示す断面図と透視図である。 本発明の別の実施形態にかかるFinFETの製造の中間段階を示す断面図と透視図である。 本発明の別の実施形態にかかるFinFETの製造の中間段階を示す断面図と透視図である。 半導体チップの駆動領域を示す図である。 異なるフィン高さを有するフィンの二FinFETを含むスタティックランダムアクセスメモリを示す図である。
異なるフィン高さを有する半導体フィンとフィン型電界効果トランジスタ（FinFET）の新規の形成方法が提供される。また、具体例の製造中間段階が示され、様々な具体例が討論される。各具体例の図示と説明を通じて、同一／類似の要素は同一／類似の符号で表示される。
図1を参照すると、半導体基板20が提供される。具体例としては、半導体基板20はシリコンを含む。他の常用の材料、例えば、カーボン（carbon）、ゲルマニウム（germanium）、ガリウム（gallium）、砒素（arsenic）、窒素（nitrogen）、インジウム（indium）及び/又は、リン（phosphorus）等を半導体基板 20に含めても良い。
半導体基板20は、装置領域100の部分と装置領域200の部分を含む。具体例としては、装置領域100、200は、主として、ロジックコア領域、メモリ領域(例えば、埋め込み式スタティックランダムアクセスメモリ（SRAM(Static Random Access Memory)）領域等)、アナログ領域、入力/出力(Input/Output)領域（IO領域、周辺領域とも称される）、ダミー領域(ダミーパターンを形成するための領域、又はダミーパターンが形成された領域)からなる群から選択される異なる領域である。上述の装置領域は、図17に示される。具体例としては、装置領域100はロジックコア領域であり、装置領域200はIO領域である。別の具体例としては、装置領域100はp型FinFET領域であり、装置領域200はn型FinFET領域である。
パッド層22とマスク層24が、半導体基板20上に形成される。パッド層22は、例えば、熱酸化プロセスを用いて形成される、酸化ケイ素（ＳｉＯ）を備える薄膜であってもよい。パッド層22は、半導体基板20とマスク層24間の接着層となることができる。パッド層22は、マスク層24のエッチング時、エッチ停止層として機能することもできる。具体例としては、マスク層24は、窒化ケイ素（ＳｉＮ）からなり、例えば、低圧化学気相成長（low-pressure chemical vapor deposition、LPCVD)を用いて形成される。別の具体例では、マスク層24は、シリコンの熱窒化、プラズマ化学気相成長法 (PECVD)、或いは、プラズマ陽極窒化（plasma anodic nitridation）により形成される。後続のフォトリソグラフィプロセス中、マスク層24は、ハードマスクとして用いられる。
STI領域30(30_1と30_2で示される)が、基板20中に形成される。STI領域30の深さは、約100nm〜250nmであってもよいが、これに限らず、異なる深さにしてもよい。しかし、本願に開示の寸法（サイズ）は単なる例に過ぎず、使用する形成技術によって変化することができる。STI領域30の形成は、既知の方法により実行されるため、プロセスの詳細はここで詳述しない。
図2を参照すると、装置領域100は、フォトレジスト134によりマスクされ、装置領域200を露出させる。露出したSTI領域30_2は、その後、エッチングステップにより陥凹し、基板20中の凹部236となる。得られた構造は、図3で示される。半導体基板20の凹部236間の部分はフィン238になり、Hfin2で示されるフィン高さを有する。具体例としては、フィン高さHfin2は約15nm〜30nmであるが、それより大きくても、小さくてもよい。その後、フォトレジスト134が除去される。
図4を参照すると、装置領域200が、フォトレジスト234によりマスクされ、装置領域100を露出させる。露出したSTI領域30_1は、その後、エッチングステップにより陥凹し、図5で示される凹部136になる。半導体基板20の凹部136間の部分はフィン138になり、Hfin1で示されるフィン高さを有する。具体例としては、フィン高さHfin1は約25nm〜40nmであるが、それより大きくても、小さくてもよい。フィン高さHfin1、Hfin2は、異なる。フィン高さの差異(Hfin1-Hfin2)は約5nmより大きいか、或いは、更に、10nmより大きい。また、Hfin1/Hfin2の比率は、約1.25以上か、更に、約1.33より大きい。
次に、図6で示されるように、マスク層24とパッド層22が除去される。マスク層24が窒化ケイ素により形成される場合、熱H3PO4を用いたウェットプロセスにより除去される。パッド層22が酸化ケイ素により形成される場合、希HF酸により除去される。注意すべきことは、図6の構造中、STI領域30の底部下の基板20の部分は半導体基板と見なされ、フィン138と238は、半導体基板上であると見なされることである。
図7は、装置領域100、200におけるFinFET160、260の各形成を示す図である。まず、ウェルドーパント（well dopant）が、例えば、注入により、露出したフィン138、238に導入される。具体例としては、装置領域100がp-型FinFET領域であり、装置領域200がn-型FinFET領域である場合、フィン138に対して、n-型不純物、例えば、リンをドープするためn-型不純物注入が実行され、フィン238に対して、p-型不純物、例えば、ボロンをドープするためp-型不純物注入が実行される。ゲート誘電体150、250は、夫々、フィン138、238の上面と側壁を被覆するように形成される。ゲート誘電体150、250は、熱酸化により形成されるので、熱酸化シリコンを含む。その後、ゲート電極152、252が、それぞれゲート誘電体150、250上に形成される。具体例としては、各ゲート電極152、252は一つ以上のフィン138、238を被覆し、このため、得られた各FinFET160、260は、それぞれ、一つ以上のフィン138、238を含む。別の具体例としては、各フィン138、及び/又は、238が用いられて、単一のFinFETを形成する。ソース、ドレイン領域、及び、ソース、ドレインシリサイド(図示しない)を含むFinFET160、260の残りの部分が、その後、形成される。これらの形成プロセスは公知技術であり、ここで説明しない。
図8〜図10は別の具体例を示す図である。本具体例に用いられる初期構造は図1と同じである。次に、図8を参照すると、領域200にフォトレジスト234を形成後、第１用量の不純物の第１注入が実行されて、第１不純物をSTI領域30_1に導入する。得られたSTI領域30_1は、第１不純物濃度を有する。次に、図9で示されるように、フォトレジスト234が除去され、フォトレジスト134が形成される。第２用量の不純物の第２注入が実行されて、第２不純物をSTI領域30_2に導入する。得られたSTI領域は、第２不純物濃度を有する。具体例としては、第１不純物はリンを含み、第２不純物はボロンを含む。
次に、図10で示されるように、フォトレジスト134が除去され、例えば、ウェットエッチか他の方法を用いて、STI領域30に陥凹が形成される。STI領域30_1、30_2間では不純物濃度が異なるので、STI領域30_1、30_2のエッチングレートは異なり、よって、得られたフィン高さHfin1、Hfin2は異なる。フィン高さHfin1、Hfin2の違いは、パターン負荷効果（pattern-loading effect）の導入のため、STI領域30_1のパターン密度をSTI領域30_2のパターン密度と異なるようにすることにより更に増加し、これによって、STI領域30_1、30_2のエッチングレートの差が更に増加する。別の具体例においては、図8、9で示されるSTIドーピングが実行されない。しかし、STI領域30_1のパターン密度は、STI領域30_2と異なり、パターン負荷効果が用いられて、フィン高さの差異を生じる。
後続ステップで、ハードマスク24とパッド層22が除去され、図6で示される構造が形成される。図7で示されるように、その後、プロセスが継続されて、FinFET160と260を形成する。
異なる装置領域間でフィン高さを異ならせることにより、接合ウィンドウ（junction window）が増加し、よって、異なる装置領域におけるFinFETのフィン高さは、もはや、一体（同一）ではなくなる。異なる装置領域間で異なるフィン高さを有するFinFETによれば、異なる装置領域間で各装置のパフォーマンスが容易に調整できる。更に、装置領域100のFinFET160（図7）がp-型FinFETであり、装置領域200のFinFET260がn-型FinFETである場合、p-型FinFET160の得られたフィン高さは、n-型FinFET260のフィン高さより高い。従って、p-型FinFET160とn-型FinFET260は、同じSRAMセルに用いられる(図18)。例えば、p-型FinFET160はプルアップ（pull-up）トランジスタで、n-型FinFET260はプルダウン（pull-down）トランジスタであってもよい。高い電子移動度のn-型FinFET260と比較して、p-型FinFET160のフィン高さHfin1を高くすることで、低い正孔移動度（holemobility）を補償することができる。よって、p-型FinFET160とn-型FinFET260間でパフォーマンスのバランスを確保できる。
図11A〜16Bは、別の実施形態にかかるFinFETの製造の中間段階を示す図で、単一FinFET中のSTI領域30は異なる凹部深さを有する点が開示されている。まず、図11Aと11Bを参照すると、下方基板20と同じ材料で形成されるシリコンフィンである半導体フィン310が形成される。半導体フィン310の形成は、図2〜6のフィン138、或いは、238の形成と本質的に同じである。図11Aは、長手方向の断面図であり、点線は、フィン310と基板20が半導体ストリップにより接続されることを示す。図11Bは、幅方向の断面図である。半導体フィン310のフィン高さはHfinであり、フィン310のフィン幅はWfinである。
次に、図12は透視図で、ゲート誘電体314とゲート電極316が形成される。ゲート誘電体314が、フィン310の上面と側壁に形成される。ゲート電極316がゲート誘電体314上に形成される。その後、半導体フィン310に不純物注入することにより、低濃度ドープの（Lightly doped）ソースとドレイン(LDD)領域(図示しない)が形成される。具体例としては、図13で示されるように、細いスペーサ318が、ゲート誘電体314とゲート電極316の側壁上に形成され、細いスペーサ318の形成前か後に、LDD領域が形成される。選択的に、窒素で形成されるマスク層317が形成される。図13は、マスク層317も示す。
次に、図14Aで示されるように、ゲートスペーサ320が形成される。ゲートスペーサ320は、前もって形成された細いスペーサ318を含んでもよい。ゲートスペーサ320は、多くの様々なバリエーションを有することがわかる。例えば、図14Aで示されるように、各ゲートスペーサ320は窒化物―酸化物―窒化物―酸化物構造（nitride-oxide-nitride-oxide、NONO構造)を有してもよい。別の具体例としては、各ゲートスペーサ320は、酸化層上の窒化層(NO構造と称される)だけを有してもよい。半導体フィン310の反対の側壁上のSTIの、ゲート電極316に被覆されない露出部分は陥凹を形成する。図14Aの構造の透視図は、図14Bに示される。フィン310の高さをはっきりと示すため、ゲートスペーサ320は図示されない。得られた構造中、フィン310は二つの高さを有する。ゲートスペーサ320とゲート電極316により被覆されるフィン310(得られたFinFETのチャネル領域を含む)の部分はフィン高さHfinを有し、フィン高さは図11Bと同じである。STI領域30が陥凹することにより、半導体フィン310の被覆されない部分は、増加したフィン高さHfin'を有する。具体例としては、Hfin'は、フィン高さHfinより約2nm高いか、或いは、更に、約10nmより高い。或いは、Hfin'/Hfinの比率は、約1.05より大きく、更に、約1.08より大きいか、或いは、約1.05〜1.5である。
次に、図15Aで示されるように、エピタキシャル半導体層324が、半導体フィン310の露出部分でエピタキシャル成長する。エピタキシャル半導体層324は、シリコン、ゲルマニウム、カーボン、及び/又は、他の既知の半導体材料を含んでもよい。得られたFinFETがp-型の場合、エピタキシャル半導体層324は、シリコンを含んでもよく、更に、これに加えてゲルマニウムを含むことができる。得られたFinFETがn-型の場合、エピタキシャル半導体層324はシリコンを含んでもよく、更に、これに加えてカーボンを含むことができる。エピタキシャル半導体層324の厚さTは、約10nmより大きくてもよい。
図15Bは、図15Aの構造の別の断面図であり、この断面図は、図15Aの線15B-15Bに対して交差する垂直面により得られる。フィン高さHfinは、図15Bで示される。図15Cは、図15Aの構造の別の断面図であり、この断面図は、図15Aの線15C-15Cに対して交差する垂直面により得られる。フィン高さHfin'は、図15Cで示される。図15Bと15Cを比較すると、フィン高さHfin'の増加により、エピタキシャル半導層324の体積が増加することが観察される。半導体フィン310のフィン高さが、値Hfinから値Hfin'に増加しない場合、エピタキシャル半導体層324は、一点鎖線328上の領域に制限される。図15Bと15Cで、はっきりした可視の底部がないが、半導体フィン310は、対応するフィン部分310の反対側上のSTI領域30の上面と同じ高さの底部を有すると見なされる。従って、図15Bで示されるように、電極316直下に位置する半導体フィン310の底部は、点線327で示され、図15C中、ゲート電極316とゲートスペーサ320により被覆されない半導体フィン310の底部は、点線329で示される。底部（点線）329は、底部（点線）327より低い。
図16Aを参照すると、不純物注入が実行されて、半導体フィン310とエピタキシャル半導体層324中に、ソースとドレイン領域（図示しない）を形成する。ハードマスク317も除去され、ソース/ドレインシリサイド領域330とゲートシリサイド領域332が、エピタキシャル半導体層324上に形成される。ソースとドレイン領域とシリサイド領域330の形成は、既知の方法を採用することができる。シリサイド領域330と332の形成後、エピタキシャル半導体層324は、全部、或いは、部分的に消耗される。得られた構造中、シリサイド領域330は、エピタキシャル半導体層324の残り部分により、半導体フィン310から離間されるか、或いは、フィン310に対して直接接触する。
図16Bは、図16Aに示された構造の別の断面図で、この断面図は、図16Aの線16B-16Bに対して交差する垂直面により得られる。エピタキシャル半導体層324のエピタキシャル形成の前に、STI領域30を陥凹させることにより、ソースドレイン領域の体積が増加することが観察される。これは、ソースとドレイン領域の電流集中を減少させるプラス効果がある。応力ソース、ドレイン領域の体積の増加により、得られたFinFETのチャネル領域上の張力、或いは、圧縮応力も増加する。更に、エピタキシャル半導体層324の側壁面積が増加することにより、シリサイド領域330のサイズも増加するので、シリサイド領域330中の電力集中効果も減少する。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。更に、本願のスコープは、本願に開示されたプロセス、機械、生産物、組成物、手段、方法、及びステップの特定の形態に限定されるべきではない。当業者であれば、本願の開示を直ちに理解し、本願に開示の対応する実施形態と実質的に同様の機能又は結果を果たす現存又は後に開発されるプロセス、機械、製造方法、組成物、手段、方法、又はステップを、本願の開示に則って活用するであろう。従って、添付されたクレイムは、それ自体のスコープ内に、そのようなプロセス、機械、生産物、組成物、手段、方法、又はステップを含むように意図されている。加えて、クレイム夫々は、異なる実施形態を構成し、様々なクレイム及び実施形態の組み合わせは、本願の開示の範囲内である。
20…基板
100、200…装置領域
22…パッド層
24、317…マスク層
30、30_1、30_2…STI領域
134、234…フォトレジスト
136、236…凹部
138、238、310…フィン
Hfin1、Hfin2、Hfin'…フィン高度
160、260…フィン型電界効果とランジスタ
150、250、314…ゲート誘電体
152、252、316…ゲート電極
318…細いスペーサ
320…ゲートスペーサ
324…エピタキシャル半導体層
T…厚さ
328…点線
327、329…線
330、332…シリサイド領域

Claims (1)

  1. 第１装置領域の第１部分と、第２装置領域の第２部分からなる半導体基板を提供するステップと、
    前記半導体基板上に、第１フィン高さを有する第１半導体フィンを形成するステップと、
    前記半導体基板上に、第２フィン高さを有する第２半導体フィンを形成するステップと、
    を備え、
    前記第１半導体フィンは、前記第１半導体フィンの底部と同じ高さの第１上面を有する第１及び第２STI領域の間に配置されるよう、前記第１装置領域に対して陥凹する前の第１、２STI領域を形成し、
    前記第２半導体フィンは、前記第２半導体フィンの底部と同じ高さの第２上面を有する第３及び第４STI領域の間に配置されるよう、前記第２装置領域に対して陥凹する前の第３、４STI領域を形成するステップ、
    を更に備え、
    且つ前記陥凹する前の第１及び第２STI領域は第１不純物を有し、前記第１不純物は第１不純物濃度を有し、
    前記陥凹する前の第３及び第４STI領域は第２不純物を有し、前記第２不純物は第２不純物濃度を有することで、
    前記第１、２STI領域のエッチングレートは前記第３、４STI領域のエッチングレートと異なるよう、
    前記第１不純物を、前記陥凹する前の第１、２STI領域に、第１不純物濃度までドープするステップと、
    前記第２不純物を、前記陥凹する前の第３、４STI領域に、前記第１不純物濃度と異なる第２不純物濃度までドープするステップと、
    を更に備え、
    且つ前記第１フィン高さを、前記第２フィン高さよりも高く形成し、
    前記第１半導体フィンの上面を、前記第２半導体フィンの上面と同じ高さに形成するよう、
    前記陥凹する前の第１、２、３、４STI領域を同時に陥凹するステップと、
    を更に備え、
    前記第１半導体フィンの上面と側壁に、第１ゲート誘電体を形成するステップと、前記第１ゲート誘電体上に、第１ゲート電極を形成するステップと、を含む第１FinFETを形成するステップと、
    前記第２半導体フィンの上面と側壁に、第２ゲート誘電体を形成するステップと、前記第２ゲート誘電体上に、第２ゲート電極を形成するステップと、を含む第２FinFETを形成するステップと、
    を更に備えることを特徴とする集積回路の製造方法。
JP2010258794A 2009-11-20 2010-11-19 集積回路構造、及び集積回路の製造方法 Active JP5330358B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US26316409P 2009-11-20 2009-11-20
US61/263,164 2009-11-20
US12/871,655 US8941153B2 (en) 2009-11-20 2010-08-30 FinFETs with different fin heights
US12/871,655 2010-08-30

Publications (2)

Publication Number Publication Date
JP2011109106A JP2011109106A (ja) 2011-06-02
JP5330358B2 true JP5330358B2 (ja) 2013-10-30

Family

ID=44061477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010258794A Active JP5330358B2 (ja) 2009-11-20 2010-11-19 集積回路構造、及び集積回路の製造方法

Country Status (4)

Country Link
US (3) US8941153B2 (ja)
JP (1) JP5330358B2 (ja)
KR (1) KR101229691B1 (ja)
TW (1) TWI427768B (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941153B2 (en) 2009-11-20 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with different fin heights
US9397104B2 (en) 2011-09-21 2016-07-19 Institute of Microelectronics, Chinese Academy of Sciences SRAM cell and method for manufacturing the same
CN103021854B (zh) 2011-09-28 2015-09-16 中国科学院微电子研究所 制作鳍式场效应晶体管的方法以及由此形成的半导体结构
US8871575B2 (en) 2011-10-31 2014-10-28 United Microelectronics Corp. Method of fabricating field effect transistor with fin structure
JP5816560B2 (ja) * 2012-01-10 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8557648B2 (en) * 2012-01-11 2013-10-15 International Business Machines Corporation Recessed source and drain regions for FinFETs
US8659097B2 (en) * 2012-01-16 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Control fin heights in FinFET structures
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8860148B2 (en) * 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US9564367B2 (en) * 2012-09-13 2017-02-07 Globalfoundries Inc. Methods of forming different FinFET devices with different threshold voltages and integrated circuit products containing such devices
US9054212B2 (en) * 2012-10-30 2015-06-09 Globalfoundries Inc. Fin etch and Fin replacement for FinFET integration
KR101396088B1 (ko) * 2012-12-10 2014-05-27 한양대학교 산학협력단 3차원 cmos 전계효과 트랜지스터 및 이의 제조방법
US9093566B2 (en) * 2012-12-31 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. High efficiency FinFET diode
KR102003276B1 (ko) 2013-02-14 2019-07-24 삼성전자 주식회사 반도체 소자 제조 방법
US9318367B2 (en) * 2013-02-27 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure with different fin heights and method for forming the same
US9177955B2 (en) 2013-03-08 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation region gap fill method
US9443961B2 (en) 2013-03-12 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor strips with undercuts and methods for forming the same
US20140315371A1 (en) * 2013-04-17 2014-10-23 International Business Machines Corporation Methods of forming isolation regions for bulk finfet semiconductor devices
US9331201B2 (en) 2013-05-31 2016-05-03 Globalfoundries Inc. Multi-height FinFETs with coplanar topography background
US9184087B2 (en) * 2013-12-27 2015-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming FinFETs with different fin heights
KR20150093543A (ko) * 2014-02-07 2015-08-18 삼성전자주식회사 핀 구조 전계 효과 트랜지스터를 구비한 반도체 소자
US9653461B2 (en) * 2014-03-28 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with low source/drain contact resistance
TWI615976B (zh) * 2014-07-07 2018-02-21 聯華電子股份有限公司 鰭式場效電晶體及其製造方法
US9793269B2 (en) * 2014-08-07 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
JP6350217B2 (ja) * 2014-10-29 2018-07-04 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
KR102150942B1 (ko) * 2014-12-01 2020-09-03 삼성전자주식회사 핀펫을 구비하는 반도체 장치
KR102204387B1 (ko) * 2014-12-17 2021-01-18 삼성전자주식회사 매립형 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법
US9881830B2 (en) * 2015-01-06 2018-01-30 Globalfoundries Inc. Electrically insulated fin structure(s) with alternative channel materials and fabrication methods
KR102352154B1 (ko) 2015-03-03 2022-01-17 삼성전자주식회사 집적회로 소자
US9418994B1 (en) * 2015-03-26 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd Fin field effect transistor (FinFET) device structure
US10312149B1 (en) 2015-03-26 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd Fin field effect transistor (FinFET) device structure and method for forming the same
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US9373624B1 (en) * 2015-06-11 2016-06-21 International Business Machines Corporation FinFET devices including epitaxially grown device isolation regions, and a method of manufacturing same
US9570454B2 (en) * 2015-06-25 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure with emedded EFS3 and FinFET device
US9905467B2 (en) * 2015-09-04 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
KR102323943B1 (ko) 2015-10-21 2021-11-08 삼성전자주식회사 반도체 장치 제조 방법
US9773871B2 (en) * 2015-11-16 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US9620503B1 (en) * 2015-11-16 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
JP6591291B2 (ja) 2016-01-07 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6591311B2 (ja) * 2016-02-24 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9666589B1 (en) 2016-03-21 2017-05-30 Globalfoundries Inc. FinFET based flash memory cell
KR102301850B1 (ko) 2016-11-24 2021-09-14 삼성전자주식회사 액티브 패턴 구조물 및 액티브 패턴 구조물을 포함하는 반도체 소자
US10134760B2 (en) 2017-01-10 2018-11-20 International Business Machines Corporation FinFETs with various fin height
US10204905B2 (en) 2017-04-25 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US10083873B1 (en) 2017-06-05 2018-09-25 Globalfoundries Inc. Semiconductor structure with uniform gate heights
CN109273440B (zh) * 2017-07-18 2021-06-22 联华电子股份有限公司 具伸张应力鳍状结构的制作方法与互补式鳍状晶体管结构
US10692769B2 (en) 2017-08-29 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd Fin critical dimension loading optimization
US10068902B1 (en) 2017-09-26 2018-09-04 Globalfoundries Inc. Integrated circuit structure incorporating non-planar field effect transistors with different channel region heights and method
US10096524B1 (en) 2017-10-18 2018-10-09 International Business Machines Corporation Semiconductor fin patterning techniques to achieve uniform fin profiles for fin field effect transistors
US10468428B1 (en) * 2018-04-19 2019-11-05 Silicon Storage Technology, Inc. Split gate non-volatile memory cells and logic devices with FinFET structure, and method of making same
US10727240B2 (en) 2018-07-05 2020-07-28 Silicon Store Technology, Inc. Split gate non-volatile memory cells with three-dimensional FinFET structure
US10679901B2 (en) 2018-08-14 2020-06-09 International Business Machines Corporation Differing device characteristics on a single wafer by selective etch
US10937794B2 (en) 2018-12-03 2021-03-02 Silicon Storage Technology, Inc. Split gate non-volatile memory cells with FinFET structure and HKMG memory and logic gates, and method of making same
US10797142B2 (en) 2018-12-03 2020-10-06 Silicon Storage Technology, Inc. FinFET-based split gate non-volatile flash memory with extended source line FinFET, and method of fabrication
US11011517B2 (en) 2019-01-02 2021-05-18 International Business Machines Corporation Semiconductor structure including first FinFET devices for low power applications and second FinFET devices for high power applications
US11031292B2 (en) * 2019-09-29 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gate device and related methods
US11362100B2 (en) 2020-03-24 2022-06-14 Silicon Storage Technology, Inc. FinFET split gate non-volatile memory cells with enhanced floating gate to floating gate capacitive coupling
US11456179B2 (en) * 2020-07-14 2022-09-27 Applied Materials, Inc. Methods for forming semiconductor device having uniform fin pitch

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5105105A (en) * 1990-03-21 1992-04-14 Thunderbird Technologies, Inc. High speed logic and memory family using ring segment buffer
JP2000223591A (ja) * 1999-01-27 2000-08-11 Sony Corp 半導体記憶装置
JP2001244324A (ja) 2000-03-02 2001-09-07 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3454231B2 (ja) * 2000-06-15 2003-10-06 セイコーエプソン株式会社 半導体記憶装置
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6706571B1 (en) 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
KR100513405B1 (ko) 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
KR100576361B1 (ko) * 2004-03-23 2006-05-03 삼성전자주식회사 3차원 시모스 전계효과 트랜지스터 및 그것을 제조하는 방법
DE102004020593A1 (de) 2004-04-27 2005-11-24 Infineon Technologies Ag Fin-Feldeffekttransistor-Anordnung und Verfahren zum Herstellen einer Fin-Feldeffektransistor-Anordnung
US7247887B2 (en) 2005-07-01 2007-07-24 Synopsys, Inc. Segmented channel MOS transistor
US8466490B2 (en) 2005-07-01 2013-06-18 Synopsys, Inc. Enhanced segmented channel MOS transistor with multi layer regions
US7605449B2 (en) 2005-07-01 2009-10-20 Synopsys, Inc. Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material
US7807523B2 (en) 2005-07-01 2010-10-05 Synopsys, Inc. Sequential selective epitaxial growth
US7508031B2 (en) 2005-07-01 2009-03-24 Synopsys, Inc. Enhanced segmented channel MOS transistor with narrowed base regions
US7265008B2 (en) 2005-07-01 2007-09-04 Synopsys, Inc. Method of IC production using corrugated substrate
US7190050B2 (en) 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US7479421B2 (en) * 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US7462538B2 (en) * 2005-11-15 2008-12-09 Infineon Technologies Ag Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials
JP4490927B2 (ja) 2006-01-24 2010-06-30 株式会社東芝 半導体装置
US8106381B2 (en) * 2006-10-18 2012-01-31 Translucent, Inc. Semiconductor structures with rare-earths
US20080128797A1 (en) * 2006-11-30 2008-06-05 International Business Machines Corporation Structure and method for multiple height finfet devices
US20080157225A1 (en) * 2006-12-29 2008-07-03 Suman Datta SRAM and logic transistors with variable height multi-gate transistor architecture
US7612405B2 (en) * 2007-03-06 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of FinFETs with multiple fin heights
US7939862B2 (en) 2007-05-30 2011-05-10 Synopsys, Inc. Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers
US8941153B2 (en) 2009-11-20 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with different fin heights

Also Published As

Publication number Publication date
TWI427768B (zh) 2014-02-21
US20150111355A1 (en) 2015-04-23
US9425102B2 (en) 2016-08-23
US20160358926A1 (en) 2016-12-08
TW201133792A (en) 2011-10-01
US9711412B2 (en) 2017-07-18
US20110121406A1 (en) 2011-05-26
US8941153B2 (en) 2015-01-27
JP2011109106A (ja) 2011-06-02
KR20110056225A (ko) 2011-05-26
KR101229691B1 (ko) 2013-02-05

Similar Documents

Publication Publication Date Title
JP5330358B2 (ja) 集積回路構造、及び集積回路の製造方法
JP5554690B2 (ja) マルチフィン高さを有するＦｉｎＦＥＴ
CN102074582B (zh) 集成电路结构及其形成方法
US9721829B2 (en) FinFETs with different fin height and EPI height setting
US8455307B2 (en) FINFET integrated circuits and methods for their fabrication
KR100844938B1 (ko) 반도체 소자 및 그 제조 방법
KR101441747B1 (ko) ＦｉｎＦＥＴ 디바이스를 위한 구조 및 방법
TWI509736B (zh) 半導體結構及其形成方法
US7612405B2 (en) Fabrication of FinFETs with multiple fin heights
US8648400B2 (en) FinFET semiconductor device with germanium (GE) fins
JP5063352B2 (ja) 高移動性バルク・シリコンｐｆｅｔ
US20110068393A1 (en) Semiconductor device and method for fabricating the same
JP5925740B2 (ja) トンネル電界効果トランジスタ
US7939436B2 (en) Method of fabricating a semiconductor device
JP2010258124A (ja) 半導体装置及び半導体装置の製造方法
KR20160035378A (ko) 반도체 장치 및 그 제조 방법
CN113838934B (zh) 半导体结构及其形成方法
KR100933798B1 (ko) 반도체 소자 제조방법
US20240243180A1 (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130725

R150 Certificate of patent or registration of utility model

Ref document number: 5330358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250