CN104143511B - Pmos晶体管的制作方法 - Google Patents
Pmos晶体管的制作方法 Download PDFInfo
- Publication number
- CN104143511B CN104143511B CN201310169514.5A CN201310169514A CN104143511B CN 104143511 B CN104143511 B CN 104143511B CN 201310169514 A CN201310169514 A CN 201310169514A CN 104143511 B CN104143511 B CN 104143511B
- Authority
- CN
- China
- Prior art keywords
- side wall
- groove
- semiconductor material
- substrate
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000001039 wet etching Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 92
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 34
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000010276 construction Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000000243 solution Substances 0.000 description 15
- 239000002210 silicon-based material Substances 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Weting (AREA)
Abstract
本发明提供一种PMOS晶体管的制作方法，包括：在衬底上形成栅极，栅极周围形成第一侧墙，第一侧墙为叠层结构，第一侧墙底部衬底被氧化形成氧化物；以第一侧墙为掩膜刻蚀第一侧墙两侧衬底，形成第一凹槽，第一凹槽表面暴露在空气中形成氧化物；湿法腐蚀去除第一凹槽表面的氧化物，刻蚀第一凹槽形成第二凹槽，第二凹槽部分开口在第一侧墙底部；在第二凹槽内形成第一半导体材料；去除第一侧墙最外层，使第二凹槽开口完全露出；在剩余第一侧墙之间衬底上形成第二半导体材料；去除剩余的第一侧墙，在栅极周围形成第二侧墙，以第二侧墙为掩膜对第一和第二半导体材料进行离子注入，形成源极和漏极。采用本发明的方法可以提高PMOS的性能。
Description
技术领域
本发明属于半导体制造领域，特别是涉及一种PMOS晶体管的制作方法。
背景技术
现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子（NMOS晶体管中的电子，PMOS晶体管中的空穴）迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。对于PMOS晶体管而言，可以采用嵌入式硅锗技术（Embedded SiGeTechnology）以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在衬底的需要形成源极及漏极的区域中埋置硅锗材料，利用硅与硅锗（SiGe）之间的晶格失配对沟道区域产生压应力。
图1至图5是现有的嵌入式硅锗技术PMOS晶体管的形成方法的剖面结构示意图，具体如下：参考图1，提供衬底100，在所述衬底100上形成栅极101，在栅极101的周围形成牺牲侧墙102，以牺牲侧墙102为掩膜干法刻蚀牺牲侧墙102两侧的衬底100，形成碗状凹槽103。
结合参考图1和图2，继续湿法腐蚀碗状凹槽103，在碗状凹槽103处形成sigma形凹槽104，在sigma形凹槽104内填充满锗硅材料。
参考图3，在锗硅材料的表面形成硅层106（Si Cap）。
参考图4，形成硅层106后，采用磷酸溶液去除牺牲侧墙102。
参考图5，去除牺牲侧墙102后，栅极的周围形成侧墙108，以侧墙108为掩膜对硅层106和硅层106下面的半导体材料进行离子注入，形成源极和漏极。
但是，利用现有技术形成的PMOS晶体管性能不好。
发明内容
本发明要解决的技术问题是利用现有技术形成的PMOS晶体管性能不好。
为解决上述问题，本发明提供了一种PMOS晶体管的形成方法，所述方法包括：
提供衬底，在所述衬底上形成栅极，在所述栅极周围形成第一侧墙，所述第一侧墙为叠层结构，所述第一侧墙底部的衬底被氧化形成氧化物；
以所述第一侧墙为掩膜刻蚀第一侧墙两侧的衬底，形成第一凹槽，所述第一凹槽表面暴露在空气中形成氧化物；
湿法腐蚀去除所述第一凹槽表面的氧化物，之后，刻蚀第一凹槽形成第二凹槽，所述第二凹槽的部分开口在所述第一侧墙的底部；
在所述第二凹槽内形成第一半导体材料；
去除第一侧墙的最外层，使所述第二凹槽的开口完全露出；
在剩余的第一侧墙之间的衬底上形成第二半导体材料；
去除剩余的第一侧墙，在所述栅极周围形成第二侧墙，以所述第二侧墙为掩膜对第一半导体材料和第二半导体材料进行离子注入，形成源极和漏极。
可选的，当所述第二凹槽开口完全露出为：第二凹槽的开口边界与剩余的第一侧墙之间的距离为零时，先在第二凹槽内形成第一半导体材料，之后，去除第一侧墙的最外层；或者，
先去除第一侧墙的最外层，之后，在第二凹槽内形成第一半导体材料。
可选的，当所述第二凹槽开口完全露出为：第二凹槽的开口边界与剩余的第一侧墙之间的距离大于零时，先在第二凹槽内形成第一半导体材料，之后，去除第一侧墙的最外层。
可选的，所述第一侧墙的最外层的厚度为3nm～10nm。
可选的，所述第一侧墙为双层结构，里层侧墙为氮化硅层，外层侧墙为氧化硅层。
可选的，所述去除第一侧墙最外层的方法为湿法腐蚀。
可选的，采用氢氟酸溶液进行所述湿法腐蚀，所述氢氟酸溶液中水和氢氟酸的体积比为50～100：1。
可选的，去除所述里层侧墙的方法为湿法腐蚀，采用质量百分比为70%～85%、温度为120℃～180℃的磷酸溶液进行所述湿法腐蚀。
可选的，所述湿法腐蚀的溶液为氢氟酸溶液，所述氢氟酸溶液中水和氢氟酸的体积比为50～100：1。
可选的，所述第一半导体材料与所述衬底顶部相平。
可选的，所述第一凹槽为矩形凹槽或碗状凹槽，所述第二凹槽为sigma形凹槽。
可选的，所述第一半导体材料为锗硅，所述第二半导体材料为硅。
可选的，在所述第二凹槽内形成第一半导体材料的方法为外延生长，在剩余的第一侧墙之间的衬底上形成所述第二半导体材料的方法为外延生长。
可选的，所述第二侧墙的材料为氮化硅。
可选的，所述栅极为前栅工艺中的栅极；或者，为后栅工艺中的伪栅极。
与现有技术相比，本发明具有以下优点：
本发明中，在第二凹槽内形成第一半导体材料，并且，去除第一侧墙最外层侧墙，以使所述第二凹槽的开口完全露出，接着，在剩余的第一侧墙之间的衬底上形成第二半导体材料，在第二凹槽内形成的第一半导体材料会完全被第二半导体材料覆盖，衬底与第二半导体材料一起对第二凹槽内的第一半导体材料进行保护隔离，在去除剩余的第一侧墙的工艺过程中，被第二半导体材料和衬底所保护的第一半导体材料无法被腐蚀形成缺口，从而提高后续形成的PMOS晶体管的性能。
附图说明
图1至图5是现有PMOS晶体管制作方法的剖面结构示意图；
图6是本发明具体实施例的PMOS晶体管的制作流程图；
图7至图14是本发明具体实施例的PMOS晶体管制作方法的剖面结构示意图。
具体实施方式
发明人经过研究发现出现PMOS晶体管性能不好的原因为：
参考图1，衬底100的表面很容易在空气中氧化形成氧化物（图未示），牺牲侧墙102的底部具有该氧化物。参考图1，形成碗状凹槽103后，碗状凹槽103的表面会在空气中氧化，形成氧化物。稀释氢氟酸溶液可以清洗碗状凹槽103内的氧化物。清洗碗状凹槽103内的氧化物的过程中，牺牲侧墙102底部的部分氧化物也会被清除，导致牺牲侧墙102和衬底之间会有间隙。参考图2，由于牺牲侧墙102和衬底之间具有间隙，当刻蚀碗状凹槽形成sigma形凹槽104时，间隙位置处的衬底也会被刻蚀，这样使形成的sigma形凹槽104的部分开口在所述牺牲侧墙102的底部。继续参考图2，当在sigma形凹槽104内填充满锗硅材料时，锗硅材料会有一部分位于牺牲侧墙102下方。
接着，参考图3，当在锗硅材料上形成硅层106时，牺牲侧墙102下面的锗硅材料部分没有被硅层106覆盖，之后参考图4，采用磷酸溶液去除牺牲侧墙102后，牺牲侧墙102下面的没有被硅层106覆盖的锗硅材料也会被磷酸溶液腐蚀形成缺口107，从而影响后续形成的PMOS晶体管的性能。
为了解决以上问题，发明人经过创造性劳动，获得了一种PMOS晶体管的制作方法。图6是本发明具体实施例的PMOS晶体管的制作流程图。图7至图12是本发明具体实施例的PMOS晶体管制作方法的剖面结构示意图。下面将图7至图12与图6结合起来对本发明的PMOS晶体管的制作方法进行详细说明。
首先请参考图7和图8，执行图6中的步骤S11：提供衬底200，在所述衬底200上形成栅极201，在所述栅极201周围形成第一侧墙202，所述第一侧墙为叠层结构，所述第一侧墙202底部的衬底200被氧化形成氧化物。
参考图7，所述衬底200的材料可以是单晶硅（monocrystalline）衬底，也可以是绝缘体上硅（silicon on insulator）衬底。当然，它也可以是本领域技术人员所熟知的其它衬底材料。衬底200的表面很容易在空气中氧化，形成氧化物（图未示）。
栅极201的材料可为多晶硅或无定型硅。所述栅极201为前栅工艺中的栅极；或者，为后栅工艺中的伪栅极。
参考图8，在栅极201周围形成第一侧墙202，第一侧墙202为叠层结构，其中第一侧墙202的最外层的厚度为3nm～10nm。本实施例中，第一侧墙202为双层结构，里层侧墙为氮化硅层，外层侧墙为氧化硅层，则外层侧墙氧化硅层的厚度为3nm～10nm。
本实施例中形成第一侧墙202的方法为：参考图7，在栅极201的表面沉积氮化硅层，然后回刻氮化硅层，形成氮化硅侧墙202a；接着，参考图8，在氮化硅侧墙202a的表面形成氧化硅层，然后回刻氧化硅层，在氮化硅侧墙202a的周围形成氧化硅侧墙202b。在其他实施例中，第一侧墙202也可以为三层或三层以上的结构。由于衬底表面很容易在空气中氧化形成氧化物，因此在形成第一侧墙202的过程中，衬底表面会被氧化形成氧化物，相应的第一侧墙202底部为衬底被氧化而形成的氧化物（图中未示出）。
接着，请参考图9，执行图6中的步骤S12：以所述第一侧墙202为掩膜刻蚀第一侧墙202两侧的衬底200，形成第一凹槽203，所述第一凹槽203表面暴露在空气中形成氧化物（图中未示出）。
第一凹槽203为碗状凹槽或者为矩形凹槽。本实施例中为碗状凹槽，刻蚀碗状凹槽形成sigma形凹槽的时间小于刻蚀矩形凹槽形成sigma形凹槽的时间，也就是说形成碗状凹槽会缩短后续形成sigma形凹槽的时间。
形成碗状凹槽的方法为各向异性干法刻蚀。所述各向异性干法刻蚀工艺的刻蚀气体包括CF4和HBr。
形成碗状凹槽后，碗状凹槽的表面会在空气中氧化，形成氧化物。
接着，继续参考图9，执行图6中的步骤S13，湿法腐蚀去除所述第一凹槽203表面的氧化物。在该湿法腐蚀过程中，由于第一侧墙202底部也为氧化物，因此该湿法腐蚀也会去除第一侧墙底部的部分氧化物。
本实施例中，湿法腐蚀中采用的溶液为氢氟酸溶液，氢氟酸溶液可以清洗碗状凹槽内的氧化物，其中，氢氟酸溶液中水和氢氟酸的体积比为50～100：1。
接着，结合参考图9和图10，执行图6中的步骤S14，湿法腐蚀去除所述第一凹槽203表面的氧化物后，刻蚀第一凹槽203形成第二凹槽204，所述第二凹槽204的部分开口在所述第一侧墙202的底部。
本实施例中，第二凹槽204为sigma形凹槽。形成碗状凹槽并湿法腐蚀去除碗状凹槽表面的氧化物后，接着，将碗状凹槽暴露在TMAH（TetramethylAmmonium Hydroxied，四甲基氢氧化氨）水溶液中，对碗状凹槽进行湿法腐蚀形成sigma形凹槽，TMAH水溶液的体积百分比浓度为2%～20%，温度为30℃～60℃，具体的刻蚀时间可根据sigma形凹槽的期望尺寸而定，本实施例中刻蚀时间为100s～300s。
由于在清洗碗状凹槽表面的氧化物的过程中，第一侧墙202底部的部分氧化物也会被清除，导致第一侧墙202和衬底之间会有间隙。由于第一侧墙202和衬底之间具有间隙，当刻蚀碗状凹槽形成sigma形凹槽时，间隙位置处的衬底也会被刻蚀，这样使形成的sigma形凹槽的部分开口在所述第一侧墙202的底部。
接着，继续参考图10，执行图6中的步骤S15，在所述第二凹槽204内形成第一半导体材料。
本实施例中，第一半导体材料为锗硅材料。在所述sigma形凹槽内形成锗硅材料的方法为外延生长，具体为本领域技术人员熟知技术，在此不再赘述。
本实施例中，第二凹槽204内的第一半导体材料与衬底顶部相平。
接着，参考图11，执行图6中的步骤S16，去除第一侧墙202的最外层，使所述第二凹槽204的开口完全露出。
本实施例中，为去除氧化硅侧墙202b。
去除第一侧墙202的最外层，使第二凹槽204开口完全露出有两种情况：（1）第二凹槽204的开口边界与剩余的第一侧墙202之间的距离大于零。（2）第二凹槽204的开口边界与剩余的第一侧墙202之间的距离为零。
本实施例中为第（2）种情况，即第二凹槽204的开口边界与剩余的第一侧墙202即氮化硅侧墙202a之间的距离大于零。在第（2）种情况，需要先在第二凹槽204内形成第一半导体材料，然后，再去除第一侧墙202的最外层。原因如下：如果先进行去除第一侧墙202的最外层，然后，在第二凹槽204内形成第一半导体材料。那么，在外延生长形成第一半导体材料时，第二凹槽204的开口边界与剩余的第一侧墙202之间的衬底上很容易形成第一半导体材料，该第一半导体材料会高于衬底，从而使得在该第一半导体材料上外延生长的第二半导体材料在侧面无法覆盖该第一半导体材料。则，后续湿法腐蚀去除剩余的第一侧墙的工艺中，第二半导体材料和衬底无法对第一半导体材料整体进行封闭保护，湿法腐蚀剂很容易从第一半导体材料的侧面对其进行腐蚀，形成缺口，进而影响器件的性能。因此，本实施例中，先在第二凹槽204内形成第一半导体材料，然后，再去除第一侧墙202的最外层。
所述第一侧墙的最外层的厚度为3nm～10nm。如果厚度太薄，去除第一侧墙202最外层的氧化硅侧墙202b之后，还是无法使得第二凹槽204的开口完全露出，相应的第二半导体材料就无法将第二凹槽204内的第一半导体材料完全覆盖。之后，去除剩余的第一侧墙时，在第二凹槽内的第一半导体材料表面仍然会形成缺口；如果第一侧墙202最外层的氧化硅侧墙202b太厚，第二凹槽204离栅极201会太远，无法向栅极201施加应力。
在其他实施例中，如果为第（1）种情况，即第二凹槽的开口边界与剩余的第一侧墙之间的距离为零，那么可以先在第二凹槽内形成第一半导体材料，之后，再去除第一侧墙的最外层；也可以先去除第一侧墙的最外层，之后，再在第二凹槽内形成第一半导体材料。都适用于本发明。原因如下：当第二凹槽的开口边界与剩余的第一侧墙之间的距离为零时，当在第二凹槽内形成的第一半导体材料时，第二凹槽的开口边界与剩余的第一侧墙之间不会形成第一半导体材料，此时，第一半导体材料整体都会在第二凹槽内，然后在第一半导体材料表面形成第二半导体材料，第二半导体材料将第一半导体材料完全覆盖并进行封闭保护，从而使得后续去除剩余的第一侧墙的工艺中，第一半导体材料不会受到损伤。
接着，参考图12，执行图3中的步骤S17，在剩余的第一侧墙之间的衬底200上形成第二半导体材料205。
本实施例中，第二半导体材料205为硅层。
本实施例中，当第一侧墙202最外层的氧化硅侧墙202b被去除后，第二凹槽204的开口会完全露出，而且剩余的第一侧墙之间还暴露部分衬底200。因此，本实施例中，在第一半导体材料的表面和剩余第一侧墙之间的衬底表面都会形成第二半导体材料。这时形成的第二半导体材料会把第一半导体材料完全覆盖，对第一半导体材料进行保护，防止后续湿法腐蚀去除剩余的第一侧墙时，损伤第一半导体材料。本实施例中，第二半导体材料的形成方法为外延生长，具体为本领域技术人员熟知技术，在此不再赘述。
在其他实施例中，第二凹槽的开口边界与剩余的第一侧墙之间的距离为零时，只在第二凹槽内的第一半导体材料的表面形成第二半导体材料。此时的第二半导体材料可以将第一半导体材料完全覆盖，对第一半导体材料进行保护，防止后续湿法腐蚀去除剩余的第一侧墙时，损伤第一半导体材料。
接着，参考图12至图14，执行图6中的步骤S18，去除剩余的第一侧墙，在所述栅极201周围形成第二侧墙206，以所述第二侧墙206为掩膜对第一半导体材料和第二半导体材料进行离子注入，形成源极和漏极。
第一侧墙202的作用为形成合格的sigma形凹槽并且调节sigma形凹槽与栅极之间的距离。当合格的sigma形凹槽形成后，需要全部去除第一侧墙202，然后在栅极周围形成第二侧墙206，第二侧墙206的作用为，在形成源极和漏极的工艺过程中，调节源极和漏极区域的大小。
在该实施例中，去除剩余的第一侧墙202为去除氮化硅侧墙202a。去除剩余的第一侧墙的方法为湿法腐蚀，采用质量百分比浓度为70%～85%、温度为120℃～180℃的磷酸溶液进行湿法腐蚀。
本实施例中，第二侧墙的材料为氮化硅，第二侧墙206的形成方法为本领域技术人员熟知技术，在此不再赘述。第二侧墙206的厚度根据实际工艺中形成的源极和漏极区域尺寸的大小来定。
本实施例中，在sigma形凹槽内形成锗硅材料，并且，去除第一侧墙202最外层的氧化硅侧墙202b，以使所述sigma形凹槽的开口完全露出，接着，在剩余的第一侧墙之间即氮化硅侧墙202a之间的衬底上形成硅层，在sigma形凹槽内形成的锗硅材料会完全被硅层覆盖，sigma形凹槽的衬底200与硅层205一起对sigma形凹槽204内的锗硅材料进行保护隔离，以使在去除剩余的第一侧墙202的工艺过程中，被硅层和衬底所保护的锗硅材料无法被腐蚀形成缺口，进而提高后续形成的PMOS晶体管的性能。
上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。
Claims (15)
1.一种PMOS晶体管的制作方法，其特征在于，包括：
提供衬底，在所述衬底上形成栅极，在所述栅极周围形成第一侧墙，所述第一侧墙为叠层结构，所述第一侧墙底部的衬底被氧化形成氧化物；
以所述第一侧墙为掩膜刻蚀第一侧墙两侧的衬底，形成第一凹槽，所述第一凹槽表面暴露在空气中形成氧化物；
湿法腐蚀去除所述第一凹槽表面的氧化物，之后，刻蚀第一凹槽形成第二凹槽，所述第二凹槽的部分开口在所述第一侧墙的底部；
在所述第二凹槽内形成第一半导体材料；
去除第一侧墙的最外层，使所述第二凹槽的开口完全露出；
在剩余的第一侧墙之间的衬底上形成第二半导体材料；
去除剩余的第一侧墙，在所述栅极周围形成第二侧墙，以所述第二侧墙为掩膜对第一半导体材料和第二半导体材料进行离子注入，形成源极和漏极。
2.根据权利要求1所述的方法，其特征在于，当所述第二凹槽开口完全露出为：第二凹槽的开口边界与剩余的第一侧墙之间的距离为零时，先在第二凹槽内形成第一半导体材料，之后，去除第一侧墙的最外层；或者，
先去除第一侧墙的最外层，之后，在第二凹槽内形成第一半导体材料。
3.根据权利要求1所述的方法，其特征在于，当所述第二凹槽开口完全露出为：第二凹槽的开口边界与剩余的第一侧墙之间的距离大于零时，先在第二凹槽内形成第一半导体材料，之后，去除第一侧墙的最外层。
4.根据权利要求1所述的方法，其特征在于，所述第一侧墙的最外层的厚度为3nm～10nm。
5.根据权利要求1所述的方法，其特征在于，所述第一侧墙为双层结构，里层侧墙为氮化硅层，外层侧墙为氧化硅层。
6.根据权利要求5所述的方法，其特征在于，所述去除第一侧墙最外层的方法为湿法腐蚀。
7.根据权利要求6所述的方法，其特征在于，采用氢氟酸溶液进行所述湿法腐蚀，所述氢氟酸溶液中水和氢氟酸的体积比为50～100：1。
8.根据权利要求5所述的方法，其特征在于，去除所述里层侧墙的方法为湿法腐蚀，采用质量百分比为70%～85%、温度为120℃～180℃的磷酸溶液进行所述湿法腐蚀。
9.根据权利要求1所述的方法，其特征在于，所述湿法腐蚀的溶液为氢氟酸溶液，所述氢氟酸溶液中水和氢氟酸的体积比为50～100：1。
10.根据权利要求1所述的方法，其特征在于，所述第一半导体材料与所述衬底顶部相平。
11.根据权利要求1所述的方法，其特征在于，所述第一凹槽为矩形凹槽或碗状凹槽，所述第二凹槽为sigma形凹槽。
12.根据权利要求1所述的方法，其特征在于，所述第一半导体材料为锗硅，所述第二半导体材料为硅。
13.根据权利要求1所述的方法，其特征在于，在所述第二凹槽内形成第一半导体材料的方法为外延生长，在剩余的第一侧墙之间的衬底上形成所述第二半导体材料的方法为外延生长。
14.根据权利要求1所述的方法，其特征在于，所述第二侧墙的材料为氮化硅。
15.根据权利要求1所述的方法，其特征在于，所述栅极为前栅工艺中的栅极；或者，为后栅工艺中的伪栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310169514.5A CN104143511B (zh) | 2013-05-09 | 2013-05-09 | Pmos晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310169514.5A CN104143511B (zh) | 2013-05-09 | 2013-05-09 | Pmos晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104143511A CN104143511A (zh) | 2014-11-12 |
| CN104143511B true CN104143511B (zh) | 2016-12-28 |
Family
ID=51852656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310169514.5A Active CN104143511B (zh) | 2013-05-09 | 2013-05-09 | Pmos晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104143511B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740521A (zh) * | 2008-11-25 | 2010-06-16 | 上海华虹Nec电子有限公司 | 一种闪存存储器的制作方法 |
| CN101925986A (zh) * | 2008-01-25 | 2010-12-22 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
| CN102376686A (zh) * | 2010-08-11 | 2012-03-14 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN102543840A (zh) * | 2010-12-23 | 2012-07-04 | 上海华虹Nec电子有限公司 | 自对准接触孔刻蚀的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7618866B2 (en) * | 2006-06-09 | 2009-11-17 | International Business Machines Corporation | Structure and method to form multilayer embedded stressors |
| DE102009010882B4 (de) * | 2009-02-27 | 2012-04-19 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Transistor mit einer eingebetteten Halbleiterlegierung in Drain- und Sourcegebieten, die sich unter die Gateelektrode erstreckt und Verfahren zum Herstellen des Transistors |
| US8405155B2 (en) * | 2010-09-23 | 2013-03-26 | United Microelectronics Corp. | Semiconductor structure with gate structure, source/drain region and recess filling with epitaxial layer |
-
2013
- 2013-05-09 CN CN201310169514.5A patent/CN104143511B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101925986A (zh) * | 2008-01-25 | 2010-12-22 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
| CN101740521A (zh) * | 2008-11-25 | 2010-06-16 | 上海华虹Nec电子有限公司 | 一种闪存存储器的制作方法 |
| CN102376686A (zh) * | 2010-08-11 | 2012-03-14 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN102543840A (zh) * | 2010-12-23 | 2012-07-04 | 上海华虹Nec电子有限公司 | 自对准接触孔刻蚀的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104143511A (zh) | 2014-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8513078B2 (en) | Structure and method for fabricating fin devices | |
| US7947589B2 (en) | FinFET formation with a thermal oxide spacer hard mask formed from crystalline silicon layer | |
| TWI689993B (zh) | 用於形成環繞式水平閘極元件結構之方法及設備 | |
| CN104103520B (zh) | 形成鳍片fet器件的方法以及鳍片fet结构 | |
| CN106887408B (zh) | 一种半导体器件的制造方法 | |
| US9425053B2 (en) | Block mask litho on high aspect ratio topography with minimal semiconductor material damage | |
| US7316943B2 (en) | Method for manufacturing semiconductor apparatus having drain/source on insulator | |
| US20120021583A1 (en) | Semiconductor process | |
| US20150111351A1 (en) | Method for Manufacturing a Field Effect Transistor of a Non-Planar Type | |
| CN107731918B (zh) | 半导体结构及其制造方法 | |
| US20110291184A1 (en) | Semiconductor structure and method for manufacturing the same | |
| JP2007027232A (ja) | 半導体装置及びその製造方法 | |
| CN105551958B (zh) | 晶体管的形成方法 | |
| WO2015149705A1 (zh) | 一种鳍型半导体结构及其成型方法 | |
| CN110739272A (zh) | 一种与堆叠纳米线或片兼容的输入输出器件及制备方法 | |
| CN108878361A (zh) | 半导体器件及其制造方法 | |
| CN103035709B (zh) | 一种半导体结构及其制造方法 | |
| CN104143512B (zh) | Pmos晶体管的制作方法 | |
| US10083986B2 (en) | CMOS with middle of line processing of III-V material on mandrel | |
| CN104143511B (zh) | Pmos晶体管的制作方法 | |
| CN104716042B (zh) | 一种半导体器件的制造方法 | |
| CN107731917B (zh) | 半导体结构的形成方法 | |
| US9871113B2 (en) | Semiconductor process | |
| US9608087B2 (en) | Integrated circuits with spacer chamfering and methods of spacer chamfering | |
| US11217483B2 (en) | Semiconductor structure and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |