JP2001094075A5 - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2001094075A5 JP2001094075A5 JP1999265205A JP26520599A JP2001094075A5 JP 2001094075 A5 JP2001094075 A5 JP 2001094075A5 JP 1999265205 A JP1999265205 A JP 1999265205A JP 26520599 A JP26520599 A JP 26520599A JP 2001094075 A5 JP2001094075 A5 JP 2001094075A5
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon film
- insulating film
- gate insulating
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 230000002093 peripheral Effects 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N Silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000003860 storage Methods 0.000 claims description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 claims 3
- 238000001039 wet etching Methods 0.000 claims 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims 1
- 238000000926 separation method Methods 0.000 description 9
- 230000001629 suppression Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Description
【0001】
【発明の属する技術分野】
本発明は、不揮発性半導体記憶装置の製造方法に係り、特に埋め込み素子分離領域により絶縁分離された素子領域に形成されたゲート電極の端部の形状およびその制御方法に関するもので、例えばNOR型フラッシュEEPROMなどの一括消去型の不揮発性半導体メモリ、メモリ混載ロジック集積回路などに適用されるものである。
【発明の属する技術分野】
本発明は、不揮発性半導体記憶装置の製造方法に係り、特に埋め込み素子分離領域により絶縁分離された素子領域に形成されたゲート電極の端部の形状およびその制御方法に関するもので、例えばNOR型フラッシュEEPROMなどの一括消去型の不揮発性半導体メモリ、メモリ混載ロジック集積回路などに適用されるものである。
上記したような丸め酸化工程について、本願出願人は、特願平11-73074号「半導体装置およびその製造方法」により具体例を提案した。これにより、STI素子分離構造を採用したフラッシュEEPROMにおける周辺回路トランジスタのゲート電圧が低い領域のリーク電流および消費電流を抑制でき、サブスレショールド電流特性がゲート電圧に対して連続的になり、ゲート電圧が低い領域での動作が安定になり、製品の収率を向上させることが可能になった。
【0025】
【発明が解決しようとする課題】
本発明は上記の問題点を解決すべくなされたもので、埋め込み素子分離膜形成後に形成した周辺回路トランジスタのゲート電極部の素子分離端部における素子分離溝への落ち込みを最低限に抑え、消費電流の増加を抑制した不揮発性半導体記憶装置の製造方法を提供することを目的とする。
【発明が解決しようとする課題】
本発明は上記の問題点を解決すべくなされたもので、埋め込み素子分離膜形成後に形成した周辺回路トランジスタのゲート電極部の素子分離端部における素子分離溝への落ち込みを最低限に抑え、消費電流の増加を抑制した不揮発性半導体記憶装置の製造方法を提供することを目的とする。
【0027】
【課題を解決するための手段】
本発明の不揮発性半導体記憶装置の製造方法は、シリコン半導体基板上に第1のゲート絶縁膜、第1のポリシリコン膜及び、第1のシリコン窒化膜と第1のシリコン酸化膜とからなる積層膜とを順次形成する工程と、前記積層膜を所定のパターン形状を有するように残す工程と、前記積層膜をマスクとして用いて、前記第1のポリシリコン膜、第1のゲート絶縁膜及び前記シリコン半導体基板を順次除去することにより、前記シリコン半導体基板に複数の素子分離用溝を形成し、これらによって前記シリコン半導体基板に複数の素子領域を形成する工程と、前記シリコン半導体基板のセルアレイ領域上が覆われるように第1のフォトレジストを形成する工程と、等方性エッチングにより、周辺回路トランジスタ領域における前記第1のポリシリコン膜の側面を前記シリコン半導体基板の素子分離用溝の側面よりも所定量だけ内側に後退させる第1の後退処理工程と、前記第1のフォトレジストを剥離する工程と、等方性エッチングにより全面を処理し、前記第1のシリコン窒化膜の側面を前記シリコン半導体基板の素子分離用溝の側面よりも所定量だけ内側に後退させる第2の後退処理工程と、酸化を行うことにより、前記各素子領域の上部角部を丸めるとともに前記シリコン半導体基板の露出面及び第1のポリシリコン膜の露出面に酸化膜を形成する酸化工程と、前記素子分離用溝の内部を含む全面に素子分離用絶縁膜を堆積する工程と、研磨を行って、前記積層膜の前記第1のシリコン窒化膜の一部が残るように前記素子分離用絶縁膜、第1のシリコン酸化膜及び第1のシリコン窒化膜を除去する平坦化工程と、前記研磨工程で残った前記第1のシリコン窒化膜を除去する工程と、前記周辺回路トランジスタ領域上を覆うように第2のフォトレジストを形成する工程と、等方性エッチングにより、前記第1のポリシリコン膜上の前記素子分離用絶縁膜を除去する工程と、前記第2のフォトレジストを剥離する工程と、全面に第2のポリシリコン膜を形成する工程と、前記第2のポリシリコン膜をパターニングして、第2のポリシリコン膜を前記セルアレイ領域上の前記第1のポリシリコン膜毎に分離させる工程と、全面に第2のゲート絶縁膜を形成する工程と、前記周辺回路トランジスタ領域上の前記第2のゲート絶縁膜、第2のポリシリコン膜、その下部の前記第1のポリシリコン膜及び前記第1のゲート絶縁膜を除去する除去工程と、前記周辺回路トランジスタ領域の前記各素子領域上に第3のゲート絶縁膜を形成する工程と、全面に第3のポリシリコン膜を形成する工程とを具備することを特徴する。
【課題を解決するための手段】
本発明の不揮発性半導体記憶装置の製造方法は、シリコン半導体基板上に第1のゲート絶縁膜、第1のポリシリコン膜及び、第1のシリコン窒化膜と第1のシリコン酸化膜とからなる積層膜とを順次形成する工程と、前記積層膜を所定のパターン形状を有するように残す工程と、前記積層膜をマスクとして用いて、前記第1のポリシリコン膜、第1のゲート絶縁膜及び前記シリコン半導体基板を順次除去することにより、前記シリコン半導体基板に複数の素子分離用溝を形成し、これらによって前記シリコン半導体基板に複数の素子領域を形成する工程と、前記シリコン半導体基板のセルアレイ領域上が覆われるように第1のフォトレジストを形成する工程と、等方性エッチングにより、周辺回路トランジスタ領域における前記第1のポリシリコン膜の側面を前記シリコン半導体基板の素子分離用溝の側面よりも所定量だけ内側に後退させる第1の後退処理工程と、前記第1のフォトレジストを剥離する工程と、等方性エッチングにより全面を処理し、前記第1のシリコン窒化膜の側面を前記シリコン半導体基板の素子分離用溝の側面よりも所定量だけ内側に後退させる第2の後退処理工程と、酸化を行うことにより、前記各素子領域の上部角部を丸めるとともに前記シリコン半導体基板の露出面及び第1のポリシリコン膜の露出面に酸化膜を形成する酸化工程と、前記素子分離用溝の内部を含む全面に素子分離用絶縁膜を堆積する工程と、研磨を行って、前記積層膜の前記第1のシリコン窒化膜の一部が残るように前記素子分離用絶縁膜、第1のシリコン酸化膜及び第1のシリコン窒化膜を除去する平坦化工程と、前記研磨工程で残った前記第1のシリコン窒化膜を除去する工程と、前記周辺回路トランジスタ領域上を覆うように第2のフォトレジストを形成する工程と、等方性エッチングにより、前記第1のポリシリコン膜上の前記素子分離用絶縁膜を除去する工程と、前記第2のフォトレジストを剥離する工程と、全面に第2のポリシリコン膜を形成する工程と、前記第2のポリシリコン膜をパターニングして、第2のポリシリコン膜を前記セルアレイ領域上の前記第1のポリシリコン膜毎に分離させる工程と、全面に第2のゲート絶縁膜を形成する工程と、前記周辺回路トランジスタ領域上の前記第2のゲート絶縁膜、第2のポリシリコン膜、その下部の前記第1のポリシリコン膜及び前記第1のゲート絶縁膜を除去する除去工程と、前記周辺回路トランジスタ領域の前記各素子領域上に第3のゲート絶縁膜を形成する工程と、全面に第3のポリシリコン膜を形成する工程とを具備することを特徴する。
【0070】
【発明の効果】
上述したように本発明の不揮発性半導体記憶装置の製造方法によれば、素子分離膜形成後に形成される周辺回路トランジスタのゲート電極部の素子分離エッジ部でゲート電極が落ち込む問題を回避することにより、周辺回路トランジスタのゲート電圧が低い領域のリーク電流および消費電流を抑制でき、サブスレショールド電流特性がゲート電圧に対して連続的になり、ゲート電圧が低い領域でのトランジスタの動作が安定になり、製品の収率を向上させることが可能になる。
【発明の効果】
上述したように本発明の不揮発性半導体記憶装置の製造方法によれば、素子分離膜形成後に形成される周辺回路トランジスタのゲート電極部の素子分離エッジ部でゲート電極が落ち込む問題を回避することにより、周辺回路トランジスタのゲート電圧が低い領域のリーク電流および消費電流を抑制でき、サブスレショールド電流特性がゲート電圧に対して連続的になり、ゲート電圧が低い領域でのトランジスタの動作が安定になり、製品の収率を向上させることが可能になる。
Claims (10)
- シリコン半導体基板上に第1のゲート絶縁膜、第1のポリシリコン膜及び、第1のシリコン窒化膜と第1のシリコン酸化膜とからなる積層膜とを順次形成する工程と、
前記積層膜を所定のパターン形状を有するように残す工程と、
前記積層膜をマスクとして用いて、前記第1のポリシリコン膜、第1のゲート絶縁膜及び前記シリコン半導体基板を順次除去することにより、前記シリコン半導体基板に複数の素子分離用溝を形成し、これらによって前記シリコン半導体基板に複数の素子領域を形成する工程と、
前記シリコン半導体基板のセルアレイ領域上が覆われるように第1のフォトレジストを形成する工程と、
等方性エッチングにより、周辺回路トランジスタ領域における前記第1のポリシリコン膜の側面を前記シリコン半導体基板の素子分離用溝の側面よりも所定量だけ内側に後退させる第1の後退処理工程と、
前記第1のフォトレジストを剥離する工程と、
等方性エッチングにより全面を処理し、前記第1のシリコン窒化膜の側面を前記シリコン半導体基板の素子分離用溝の側面よりも所定量だけ内側に後退させる第2の後退処理工程と、
酸化を行うことにより、前記各素子領域の上部角部を丸めるとともに前記シリコン半導体基板の露出面及び第1のポリシリコン膜の露出面に酸化膜を形成する酸化工程と、
前記素子分離用溝の内部を含む全面に素子分離用絶縁膜を堆積する工程と、
研磨を行って、前記積層膜の前記第1のシリコン窒化膜の一部が残るように前記素子分離用絶縁膜、第1のシリコン酸化膜及び第1のシリコン窒化膜を除去する平坦化工程と、
前記研磨工程で残った前記第1のシリコン窒化膜を除去する工程と、
前記周辺回路トランジスタ領域上を覆うように第2のフォトレジストを形成する工程と、
等方性エッチングにより、前記第1のポリシリコン膜上の前記素子分離用絶縁膜を除去する工程と、
前記第2のフォトレジストを剥離する工程と、
全面に第2のポリシリコン膜を形成する工程と、
前記第2のポリシリコン膜をパターニングして、第2のポリシリコン膜を前記セルアレイ領域上の前記第1のポリシリコン膜毎に分離させる工程と、
全面に第2のゲート絶縁膜を形成する工程と、
前記周辺回路トランジスタ領域上の前記第2のゲート絶縁膜、第2のポリシリコン膜、その下部の前記第1のポリシリコン膜及び前記第1のゲート絶縁膜を除去する除去工程と、
前記周辺回路トランジスタ領域の前記各素子領域上に第3のゲート絶縁膜を形成する工程と、
全面に第3のポリシリコン膜を形成する工程
とを具備することを特徴する不揮発性半導体記憶装置の製造方法。 - 前記第1の後退処理工程がウエットエッチングにより行われることを特徴する請求項1記載の不揮発性半導体記憶装置の製造方法。
- 前記ウエットエッチングがO 3 を含むHF溶液により行われることを特徴する請求項2記載の不揮発性半導体記憶装置の製造方法。
- 前記第2後退処理工程がウエットエッチングにより行われることを特徴する請求項1記載の不揮発性半導体記憶装置の製造方法。
- 前記ウエットエッチングが希HF液にグリセロールを入れた処理液を用いて行われることを特徴する請求項4記載の不揮発性半導体記憶装置の製造方法。
- 前記第1の後退処理工程において前記第1のポリシリコン膜の側面を後退させる処理は、
前記酸化工程で前記第1のポリシリコン膜の側面に形成される酸化膜と第1のポリシリコン膜との界面および前記シリコン半導体基板の素子分離用溝の側面に形成される酸化膜とシリコン半導体基板の素子分離用溝の側面の界面との位置の差が、前記第1のゲート絶縁膜を除去する際のエッチング量以上となるように行われることを特徴する請求項1記載の不揮発性半導体記憶装置の製造方法。 - 前記第2の後退処理工程において前記第1のシリコン窒化膜の側面を後退させる位置は、
前記酸化工程で前記第1のポリシリコン膜の側面に形成される酸化膜の位置と同等またはそれより内側であることを特徴する請求項1記載の不揮発性半導体記憶装置の製造方法。 - 前記等方性エッチングにより前記第1のポリシリコン膜上の前記素子分離用絶縁膜を除去する工程が、ウエットエッチングにより行われることを特徴する請求項1記載の不揮発性半導体記憶装置の製造方法。
- 前記第1のシリコン窒化膜を除去する工程が、熱リン酸を用いた剥離により行われることを特徴する請求項1記載の不揮発性半導体記憶装置の製造方法。
- 前記周辺回路トランジスタ領域上の前記第2のゲート絶縁膜、第2のポリシリコン膜、その下部の前記第1のポリシリコン膜及び前記第1のゲート絶縁膜を除去する除去工程が、
前記セルアレイ領域上を覆うように第3のフォトレジストを形成する工程と、
前記周辺回路トランジスタ領域上の前記第2のゲート絶縁膜を除去する工程と、
等方性エッチングにより前記周辺回路トランジスタ領域上の前記第2のポリシリコン膜及びその下部の前記第1のポリシリコン膜を除去する工程と、
等方性エッチングにより前記周辺回路トランジスタ領域の前記第1のゲート絶縁膜を除去する工程と、
前記第3のフォトレジストを剥離する工程
とからなることを特徴する請求項1記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26520599A JP3785003B2 (ja) | 1999-09-20 | 1999-09-20 | 不揮発性半導体記憶装置の製造方法 |
US09/665,689 US6417047B1 (en) | 1999-09-20 | 2000-09-20 | Manufacturing method of a non-volatile semiconductor memory device having isolation regions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26520599A JP3785003B2 (ja) | 1999-09-20 | 1999-09-20 | 不揮発性半導体記憶装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001094075A JP2001094075A (ja) | 2001-04-06 |
JP2001094075A5 true JP2001094075A5 (ja) | 2005-04-28 |
JP3785003B2 JP3785003B2 (ja) | 2006-06-14 |
Family
ID=17414002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26520599A Expired - Fee Related JP3785003B2 (ja) | 1999-09-20 | 1999-09-20 | 不揮発性半導体記憶装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6417047B1 (ja) |
JP (1) | JP3785003B2 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100338783B1 (en) * | 2000-10-28 | 2002-06-01 | Samsung Electronics Co Ltd | Semiconductor device having expanded effective width of active region and fabricating method thereof |
JP2003007869A (ja) * | 2001-06-26 | 2003-01-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP4672197B2 (ja) * | 2001-07-04 | 2011-04-20 | 株式会社東芝 | 半導体記憶装置の製造方法 |
JP2003060024A (ja) * | 2001-08-13 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
US6548406B2 (en) * | 2001-08-17 | 2003-04-15 | Macronix International Co., Ltd. | Method for forming integrated circuit having MONOS device and mixed-signal circuit |
KR100426483B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
JP2004039734A (ja) | 2002-07-01 | 2004-02-05 | Fujitsu Ltd | 素子分離膜の形成方法 |
US6743675B2 (en) * | 2002-10-01 | 2004-06-01 | Mosel Vitelic, Inc. | Floating gate memory fabrication methods comprising a field dielectric etch with a horizontal etch component |
US20040065937A1 (en) * | 2002-10-07 | 2004-04-08 | Chia-Shun Hsiao | Floating gate memory structures and fabrication methods |
US6815266B2 (en) * | 2002-12-30 | 2004-11-09 | Bae Systems Information And Electronic Systems Integration, Inc. | Method for manufacturing sidewall contacts for a chalcogenide memory device |
JP2004228421A (ja) * | 2003-01-24 | 2004-08-12 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
US6838342B1 (en) | 2003-10-03 | 2005-01-04 | Promos Technologies, Inc. | Nonvolatile memory fabrication methods comprising lateral recessing of dielectric sidewalls at substrate isolation regions |
US7018551B2 (en) * | 2003-12-09 | 2006-03-28 | International Business Machines Corporation | Pull-back method of forming fins in FinFets |
KR100513405B1 (ko) * | 2003-12-16 | 2005-09-09 | 삼성전자주식회사 | 핀 트랜지스터의 형성 방법 |
US7091091B2 (en) * | 2004-06-28 | 2006-08-15 | Promos Technologies Inc. | Nonvolatile memory fabrication methods in which a dielectric layer underlying a floating gate layer is spaced from an edge of an isolation trench and/or an edge of the floating gate layer |
TW200625437A (en) * | 2004-12-30 | 2006-07-16 | Macronix Int Co Ltd | Shallow trench isolation process of forming smooth edge angle by cleaning procedure |
JP2006303308A (ja) * | 2005-04-22 | 2006-11-02 | Toshiba Corp | 半導体装置およびその製造方法 |
US7179717B2 (en) * | 2005-05-25 | 2007-02-20 | Micron Technology, Inc. | Methods of forming integrated circuit devices |
KR100600044B1 (ko) * | 2005-06-30 | 2006-07-13 | 주식회사 하이닉스반도체 | 리세스게이트를 구비한 반도체소자의 제조 방법 |
JP4476196B2 (ja) * | 2005-08-23 | 2010-06-09 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7488685B2 (en) * | 2006-04-25 | 2009-02-10 | Micron Technology, Inc. | Process for improving critical dimension uniformity of integrated circuit arrays |
JP2007294750A (ja) | 2006-04-26 | 2007-11-08 | Toshiba Corp | 半導体装置及びその製造方法 |
US7998809B2 (en) * | 2006-05-15 | 2011-08-16 | Micron Technology, Inc. | Method for forming a floating gate using chemical mechanical planarization |
US7678648B2 (en) * | 2006-07-14 | 2010-03-16 | Micron Technology, Inc. | Subresolution silicon features and methods for forming the same |
US8642441B1 (en) | 2006-12-15 | 2014-02-04 | Spansion Llc | Self-aligned STI with single poly for manufacturing a flash memory device |
JP2009218520A (ja) * | 2008-03-12 | 2009-09-24 | Fujitsu Microelectronics Ltd | 半導体装置とその製造方法 |
US8551858B2 (en) * | 2010-02-03 | 2013-10-08 | Spansion Llc | Self-aligned SI rich nitride charge trap layer isolation for charge trap flash memory |
CN102651333B (zh) * | 2011-02-28 | 2013-12-25 | 华邦电子股份有限公司 | 沟槽隔离结构的制造方法 |
JP5622675B2 (ja) | 2011-07-05 | 2014-11-12 | 株式会社東芝 | 基板処理方法及び基板処理装置 |
JP2013021102A (ja) * | 2011-07-11 | 2013-01-31 | Toshiba Corp | 半導体記憶装置 |
US20140264726A1 (en) * | 2013-03-13 | 2014-09-18 | Macronix International Co., Ltd. | Structure and method for protected periphery semiconductor device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4237344B2 (ja) * | 1998-09-29 | 2009-03-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6281050B1 (en) * | 1999-03-15 | 2001-08-28 | Kabushiki Kaisha Toshiba | Manufacturing method of a semiconductor device and a nonvolatile semiconductor storage device |
JP2001196476A (ja) * | 2000-01-07 | 2001-07-19 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1999
- 1999-09-20 JP JP26520599A patent/JP3785003B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-20 US US09/665,689 patent/US6417047B1/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001094075A5 (ja) | 不揮発性半導体記憶装置の製造方法 | |
US7439134B1 (en) | Method for process integration of non-volatile memory cell transistors with transistors of another type | |
JP3785003B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
US6869849B2 (en) | Semiconductor device and its manufacturing method | |
US6373095B1 (en) | NVRAM cell having increased coupling ratio between a control gate and floating gate without an increase in cell area | |
CN104425366B (zh) | 半导体结构的形成方法 | |
EP2455967B1 (en) | A method for forming a buried dielectric layer underneath a semiconductor fin | |
KR101992590B1 (ko) | 분리형-게이트, 트윈-비트 비휘발성 메모리 셀 | |
US20040145020A1 (en) | Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby | |
KR100505714B1 (ko) | 스플릿 게이트형 플래쉬 메모리 장치의 제조 방법 | |
KR101572482B1 (ko) | 플래시 메모리 소자의 제조방법 | |
EP0971415A1 (en) | Process for the fabrication of a semiconductor non-volatile memory device with Shallow Trench Isolation (STI) | |
US20140148001A1 (en) | Non-volatile finfet memory device and manufacturing method thereof | |
CN109699188B (zh) | 形成低高度分裂栅存储器单元的方法 | |
JP4270633B2 (ja) | 半導体装置及び不揮発性半導体記憶装置の製造方法 | |
US6953973B2 (en) | Self-aligned trench isolation method and semiconductor device fabricated using the same | |
KR20070002298A (ko) | 낸드 플래쉬 메모리 소자의 제조방법 | |
JP3651760B2 (ja) | 半導体装置の製造方法 | |
US8202778B2 (en) | Patterning a gate stack of a non-volatile memory (NVM) with simultaneous etch in non-NVM area | |
JP4391354B2 (ja) | 側壁方式を用いたフラッシュメモリの形成方法 | |
CN101587863B (zh) | 用于基于sonos的快闪存储的多晶硅栅极蚀刻方法和器件 | |
US20050014333A1 (en) | Method for manufacturing a semiconductor device | |
US6194267B1 (en) | Integrated circuit having independently formed array and peripheral isolation dielectrics | |
US8557650B2 (en) | Patterning a gate stack of a non-volatile memory (NVM) using a dummy gate stack | |
US8664702B2 (en) | Shallow trench isolation for a memory |