CN113192957A - 闪存存储器的制造方法 - Google Patents
闪存存储器的制造方法 Download PDFInfo
- Publication number
- CN113192957A CN113192957A CN202110459685.6A CN202110459685A CN113192957A CN 113192957 A CN113192957 A CN 113192957A CN 202110459685 A CN202110459685 A CN 202110459685A CN 113192957 A CN113192957 A CN 113192957A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate stack
- forming
- redundant
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 230000002093 peripheral effect Effects 0.000 claims abstract description 78
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 36
- 238000003860 storage Methods 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 25
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- 230000005641 tunneling Effects 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 3
- 230000014759 maintenance of location Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 231
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002159 nanocrystal Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种闪存存储器的制造方法，在刻蚀栅堆叠层之前，利用图形化的光刻胶层覆盖形成于冗余区上的冗余结构，并延伸覆盖与所述冗余区相邻的外围区，如此，后续对所述栅堆叠层进行刻蚀时，不会刻蚀到所述冗余结构与所述外围区之间的所述堆叠刻蚀，使得所述冗余区与所述外围区邻近之边缘处不会有刻蚀残留物，从而可避免出现刻蚀残留物剥落至存储区，使得闪存存储器的数据保持能力得以提高。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种闪存存储器的制造方法。
背景技术
在目前的半导体产业中，存储器在集成电路产品中占了相当大的比例，特别的，存储器中的闪存存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
参考图1～4，其为利用现有的闪存存储器的制造方法形成的结构示意图。闪存存储器的制造方法包括：步骤一，如图1所示，提供半导体衬底10，所述半导体衬底10上形成有栅堆叠层14和冗余结构15；其中，所述半导体衬底10包括存储区11、外围区13以及形成于所述存储区11与所述外围区13之间的冗余区12。所述冗余结构15形成于所述冗余区12上并贯穿所述栅堆叠层14，所述冗余结构15在后续的化学机械研磨中可以起到支撑的作用。进一步的，所述冗余结构15包括形成于所述冗余区12上的侧墙层151和多晶硅层152，所述侧墙层151覆盖所述冗余区12上的部分所述栅堆叠层14，所述多晶硅层152贯穿所述侧墙层151并延伸贯穿所述栅堆叠层14。步骤二，如图2所示，刻蚀所述栅堆叠层14，以去除所述外围区13上的所述栅堆叠层14，并暴露出所述外围区13。步骤三，如图3所示，形成掩膜层16，所述掩膜层16覆盖所述外围区13，并覆盖所述冗余区结构15与所述外围区之间的所述栅堆叠层14。步骤四，如图4所示，以所述掩膜层16为掩膜刻蚀所述栅堆叠层14，以去除暴露的所述栅堆叠层14。
但在步骤四中，由于所述掩膜层16覆盖所述冗余区结构15与所述外围区13之间的所述栅堆叠层14，因此被覆盖的所述冗余区结构15与所述外围区13之间的所述栅堆叠层14不会被刻蚀掉，由此在刻蚀所述栅堆叠层14以后，所述冗余区12靠近所述外围区13的边缘处会产生刻蚀残留物14a，该刻蚀残留物14a在后续的工艺中较容易移动，因此较容易剥落至存储区11中，从而影响影响闪存存储器的数据保持能力。
发明内容
本发明的目的在于提供一种闪存存储器的制造方法，以解决因刻蚀残留物剥落而影响闪存存储器的数据保持能力的问题。
为解决上述技术问题，本发明提供一种闪存存储器的制造方法，所述闪存存储器的制造方法包括：
提供一半导体衬底，所述半导体衬底包括存储区、外围区和形成于所述存储区与所述外围区之间的冗余区；
在所述半导体衬底上形成自下而上依次堆叠的栅堆叠层和掩膜层；
在所述冗余区的上方形成依次贯穿所述掩膜层和所述栅堆叠层的冗余结构；
去除所述掩膜层以暴露出所述栅堆叠层，以及去除所述外围区上的所述栅堆叠层以暴露出所述外围区；
形成图形化的光刻胶层，所述图形化的光刻胶层覆盖所述冗余结构，并延伸覆盖所述外围区；以及，
以所述图形化的光刻胶层为掩膜刻蚀所述栅堆叠层，以分断所述存储区与所述冗余区上的所述栅堆叠层。
可选的，在所述的闪存存储器的制造方法中，所述冗余结构包括侧墙和字线，所述字线依次贯穿所述掩膜层和所述栅堆叠层，所述侧墙位于所述掩膜层内，且形成于所述字线的外围。
可选的，在所述的闪存存储器的制造方法中，所述冗余结构的形成方法包括：
在所述掩膜层中形成第一开口，所述第一开口暴露出所述冗余区上的部分所述栅堆叠层；
形成侧墙，所述侧墙覆盖所述第一开口的侧壁；
以所述掩膜层和所述侧墙为掩膜，刻蚀所述第一开口中暴露出的所述栅堆叠层以形成第二开口；
形成遂穿氧化层，所述遂穿氧化层覆盖所述第二开口的底部和侧壁，并延伸覆盖所述侧墙；
形成字线，所述字线覆盖所述遂穿氧化层，并填充所述第二开口及所述第一开口，并且所述字线的顶面与所述侧墙的顶面平齐。
可选的，在所述的闪存存储器的制造方法中，所述图形化的光刻胶层的形成方法包括：
在所述冗余结构及所述外围区上形成光刻胶层；以及，
对所述光刻胶层进行曝光及显影处理，以形成所述图形化的光刻胶层。
可选的，在所述的闪存存储器的制造方法中，在去除所述掩膜层及所述外围区上的所述栅堆叠层之后，在形成所述图形化的光刻胶层之前，还包括：在所述外围区上形成逻辑栅，所述逻辑栅覆盖部分所述外围区。
可选的，在所述的闪存存储器的制造方法中，所述逻辑栅的形成方法包括：
形成牺牲层，所述牺牲层覆盖所述冗余结构以及暴露出的所述栅堆叠层；
形成逻辑栅材料层，所述逻辑栅材料层覆盖所述牺牲层，并延伸覆盖所述外围区；
刻蚀所述逻辑栅材料层，以形成逻辑栅，并暴露出所述牺牲层；以及，
去除所述牺牲层。
可选的，在所述的闪存存储器的制造方法中，所述牺牲层的材质为氮化硅和/氧化硅。
可选的，在所述的闪存存储器的制造方法中，所述图形化的光刻胶层还覆盖所述逻辑栅。
可选的，在所述的闪存存储器的制造方法中，所述栅堆叠层包括自下而上依次层叠的浮栅氧化层、浮栅层、浮栅介质层和控制栅层。
可选的，在所述的闪存存储器的制造方法中，在以所述图形化的光刻胶层为掩膜刻蚀所述栅堆叠层时，采用干法刻蚀工艺，所述干法刻蚀工艺采用的刻蚀气体为溴化氢和/或氯气。
在本发明提供的闪存存储器的制造方法中，在刻蚀栅堆叠层之前，利用图形化的光刻胶层覆盖形成于冗余区上的冗余结构，并延伸覆盖与所述冗余区相邻的外围区，如此，后续对所述栅堆叠层进行刻蚀时，不会刻蚀到所述冗余结构与所述外围区之间的所述栅堆叠层，使得所述冗余区与所述外围区邻近之边缘处不会有刻蚀残留物，从而可避免出现刻蚀残留物剥落至存储区，使得闪存存储器的数据保持能力得以提高。
附图说明
图1～4是利用现有的闪存存储器的制造方法形成的结构示意图；
图5是本发明提供的闪存存储器的制造方法的流程示意图；
图6～19是利用本发明提供的闪存存储器的制造方法形成的结构示意图；
其中，附图标记说明如下：
10-半导体衬底；11-存储区；12-冗余区；13-外围区；14-栅堆叠层；14a-刻蚀残留物；15-冗余结构；151-侧墙层；152-多晶硅层；16-图形化的光刻胶层；
100-半导体衬底；101-存储区；102-冗余区；103-外围区；
110-栅堆叠层；110a-第一部分；110b-第二部分；
120-掩膜层；121-第一开口；
130-冗余结构；131-侧墙；132-第二开口；
133-遂穿氧化层；134-字线；
140-牺牲层；
150-逻辑栅材料层；150a-逻辑栅；
160-图形化的光刻胶层。
具体实施方式
以下结合附图和具体实施例对本发明提出的闪存存储器的制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图5，其为本发明提供的闪存存储器的制造方法的流程示意图。如图5所示，本发明提供一种闪存存储器的制造方法，包括：
步骤S1：提供一半导体衬底，所述半导体衬底包括存储区、外围区和形成于所述存储区与所述外围区之间的冗余区；
步骤S2：在所述半导体衬底上形成自下而上依次层叠的栅堆叠层和掩膜层；
步骤S3：在所述冗余区的上方形成依次贯穿所述掩膜层和所述栅堆叠层的冗余结构；
步骤S4：去除所述掩膜层以暴露出所述栅堆叠层，以及去除所述外围区上的所述栅堆叠层以暴露出所述外围区；
步骤S5：形成图形化的光刻胶层，所述图形化的光刻胶层覆盖所述冗余结构，并延伸覆盖所述外围区；
步骤S6：以所述图形化的光刻胶层为掩膜刻蚀所述栅堆叠层，以分断所述存储区与所述冗余区上的所述栅堆叠层。
下文将结合附图6～19对以上步骤进行更详细的说明。其中，图6～19是利用本发明提供的闪存存储器的制造方法形成的结构示意图。
首先，执行步骤S1，参考图6，提供半导体衬底100，所述半导体衬底100包括存储区101、外围区103和形成于所述存储区101与所述外围区103之间的冗余区102。进一步的，所述存储区101上后续会形成存储单元，所述外围区103上后续会形成外围电路晶体管，例如多晶硅电阻、逻辑晶体管或者高压晶体管等。所述隔离区中形成有浅沟槽隔离结构，以隔离所述存储区101与所述外围区103。其中，所述隔离区围绕所述存储区101，所述外围区103围绕所述隔离区。
本实施例中，所述半导体衬底100可以为单层结构，也可以为多层结构。例如，所述半导体衬底100可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs和InP的半导体材料。以及，所述半导体衬底100例如可以为Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底，本实施例中，所述半导体衬底100为硅衬底。
接着，执行步骤S2，参考图7～图13所示，在所述半导体衬底100上形成自下而上依次层叠的栅堆叠层110和掩膜层120。
具体的，所述栅堆叠层110和掩膜层120的形成方法包括：首先，如图7所示，在所述半导体衬底100上形成栅堆叠层110，所述栅堆叠层110包括自下而上依次层叠的浮栅氧化层、浮栅层、浮栅介质层和控制栅层。其中，所述浮栅氧化层的材质可以为氧化硅，其形成工艺可以为炉管热氧化工艺、原子层沉积工艺(ALD)、化学气相沉积工艺(CVD)或等离子体增强型化学气相沉积工艺(PECVD)，本实施例采用炉管热氧化工艺。所述浮栅层的材质可以为多晶硅、掺杂磷的掺杂多晶硅、金属纳米晶、硅锗纳米晶或者其他合适的导电材料，其可以采用低压化学气相沉积工艺(LPCVD)形成。其中，所述浮栅层120的厚度可以根据具体的工艺需求而定，其厚度例如可以为200埃～500埃。
所述介质层用于隔离所述控制栅层和所述浮栅层，所述介质层的材质包括氧化硅和/或氮化硅，其可以采用化学气相沉积工艺形成。所述控制栅层的材质可以为多晶硅、掺杂磷的掺杂多晶硅、金属纳米晶、硅锗纳米晶或者其他合适的导电材料，其用于后续形成闪存存储器的控制栅，其可以通过低压化学气相沉积工艺形成。进一步的，所述控制栅层的厚度可以为500埃～600埃。
接着，在所述栅堆叠层110上形成所述掩膜层120，所述掩膜层120的材质可以为氮化硅，其可作为后续刻蚀所述栅堆叠层110的掩膜。其中，所述掩膜层120可以采用化学气相沉积的方法形成。
接着，执行步骤S3，如图12所示，在所述冗余区102的上方形成依次贯穿所述掩膜层120和所述栅堆叠层11的冗余结构130。具体的，所述冗余结构130包括侧墙131和字线134，所述字线134依次贯穿所述掩膜层120和所述栅堆叠层110，所述侧墙位于所述掩膜层120内，且形成于所述字线134的外围。
所述冗余结构130的形成方法包括：首先，如图8所示，在所述掩膜层中形成第一开口121，所述第一开口121暴露出所述冗余区102上的部分所述栅堆叠层110；然后，如图9所示，形成所述侧墙131，所述侧墙131覆盖所述第一开口121的侧壁。优选的，所述侧墙131的顶面可以与所述掩膜层120的顶面平齐，以避免后续字线的边缘部分被研磨过多。可选的，所述侧墙131的材质为氧化硅，其可以采用正硅酸乙酯(TEOS)低压气相沉积(LPCVD)工艺等形成。在本发明的其他实施例中，所述侧墙131的材质也可以为氮化硅或者氮氧化硅。
然后，如图10所示，以所述掩膜层120和所述侧墙131为掩膜，刻蚀所述第一开口121中暴露出的所述栅堆叠层110，以形成第二开口132，所述第二开口132贯穿所述栅堆叠层110，并将所述栅堆叠层110分断为第一部分110a和第二部分110b。所述栅堆叠层110的第一部分110a位于所述第二开口132靠近所述存储区的一侧，所述栅堆叠层110的第二部分110b位于所述第二开口132靠近所述外围区的一侧。其中，在刻蚀所述栅堆叠层110时，可以采用干法刻蚀。
接着，如图11所示，形成遂穿氧化层133，所述遂穿氧化层133覆盖所述第二开口132的底部和侧壁，并延伸覆盖所述侧墙131，以通过所述遂穿氧化层133隔离所述字线和所述栅堆叠层110。其中，所述遂穿氧化层133的材质例如可以为氧化硅。进一步的，所述遂穿氧化层133可以通过热氧化工艺形成。
接着，如图12所示，形成字线134，所述字线134填充所述第二开口132及所述第一开口121，即所述字线134覆盖所述遂穿氧化层133。所述字线134的材质可以为多晶硅，其可以通过低压化学气相沉积工艺形成。优选的，所述字线134的顶面可以与所述侧墙131的顶面平齐，如果所述字线134的顶面较低，在后续的工艺中，所述遂穿氧化层133会有暴露的风险，暴露出的遂穿氧化层133较容易在后续的湿法刻蚀或者湿法清洗工艺中被去除。当所述遂穿氧化层133被去除以后，将无法进行栅堆叠层110与所述字线134间的隔离，所述字线134与所述栅堆叠层110之间会存在短路的问题。因此，本实施例中，所述字线的顶面与所述侧墙的顶面平齐，以避免因所述字线134顶面过低而导致的遂穿氧化层133暴露。
具体的，所述字线134的形成方法包括：首先，形成字线材料层(未图示)，所述字线材料层填充所述第二开口132，并延伸覆盖所述掩膜层120。其中，所述字线材料层的材质为多晶硅，其可以采用化学气相沉积工艺形成。接着，利用化学机械研磨工艺平坦化所述字线材料层至所述掩膜层120的表面，以形成所述字线134。此外，在形成所述冗余结构130时，还可在所述存储区101上形成存储单元的前端结构，本实施例中，为了更好的阐述本发明，省略了对存储单元的前端结构的描述，相应的也在附图6～19中省略了存储单元的前端结构的图示。本实施例中，所述冗余结构130具有支撑的作用，在后续的化学机械研磨工艺中，可以抵消化学机械研磨工艺的负载效应。
接着，执行步骤S4，参考图13，去除所述掩膜层120以暴露出所述栅堆叠层110，以及去除所述外围区103上的所述栅堆叠层110，以暴露出所述外围区103。如图13所示，在去除所述外围区103上的所述栅堆叠层110时，还去除部分所述冗余区102上的所述栅堆叠层110。如此，可以避免冗余区102上的栅堆叠层110与后续形成的位于所述外围区103上的逻辑栅之间发生短路。
具体的，去除所述掩膜层120及所述外围区103上的所述栅堆叠层110的方法包括：采用湿法刻蚀工艺，刻蚀所述掩膜层120，直至去除所述掩膜层120，并去除位于所述外围区103上的所述掩膜层120。在本发明的其他实施例中，也可以先去除所述外围区103的所述掩膜层120，然后以剩余的所述掩膜层120为掩膜刻蚀所述外围区103的所述栅堆叠层110，以去除所述外围区103的所述栅堆叠层110，并去除剩余的所述掩膜层120，如此，可以避免损伤所述冗余区102的所述栅堆叠层110。其中，所述湿法刻蚀工艺采用的溶液包括氢氟酸。进一步的，在去除所述外围区103上的所述栅堆叠层110以后，所述栅堆叠层110与所述外围区103之间的距离为0.10μm～0.15μm，如此，可以增加所述栅堆叠层110与所述外围区103之间的工艺窗口。
接着，参考图14～17，在所述外围区103上形成逻辑栅150a，所述逻辑栅150a覆盖部分所述外围区103。具体的，所述逻辑栅150a的形成方法包括：首先，如图14所示，形成牺牲层140，所述牺牲层140覆盖所述冗余结构130及暴露的所述栅堆叠层110，并延伸覆盖所述外围区103。其中，所述牺牲层140的材质可以为氮化硅，其可以通过化学气相沉积的方法形成。所述牺牲层140可以将后续形成的逻辑栅材料层150与所述栅堆叠层110隔开，并可进一步避免，后续形成的逻辑栅材料层150与栅堆叠层110连接。
接着，如图15所示，形成逻辑栅材料层150，所述逻辑栅材料层150覆盖所述牺牲层140，并延伸覆盖所述外围区103，所述逻辑栅材料层150用于在后续形成逻辑栅150a。其中，所述逻辑栅材料层150的材质为多晶硅，其可以通过化学气相沉积工艺或者低压化学气相沉积工艺形成(LPCVD)。
接着，如图16所示，刻蚀所述逻辑栅材料层150，以暴露出所述牺牲层140，并形成所述逻辑栅150a，所述逻辑栅150a覆盖部分所述外围区103，即保留所述外围区103的部分逻辑栅材料层150，从而形成所述逻辑栅150a。在此，通过干法等离子刻蚀工艺刻蚀所述逻辑栅材料层150，所述干法等离子刻蚀工艺采用的气体可以包括溴化氢(HBr)。
进一步的，由于所述牺牲层140的存在，可以将所述逻辑栅150a与所述存储区101的冗余区102隔离。由此，在刻蚀所述逻辑栅材料层150时，可以避免所述冗余区102存在逻辑栅材料层150的刻蚀残留物，也可避免刻蚀残留物与冗余区102直接接触。进一步的，由于所述存储区101的逻辑栅材料层150位于所述牺牲层140上，在后续去除所述牺牲层140时，残留在存储区101的逻辑栅材料层150也会被去除。
接着，参考图17，利用湿法刻蚀工艺去除所述牺牲层140，暴露出所述冗余结构130及部分所述栅堆叠层110，即暴露出未被所述侧墙131覆盖的所述栅堆叠层110。其中，所述湿法刻蚀工艺采用的刻蚀液可以为磷酸，以避免所述牺牲层140的残留，并进一步去除存储区101上的逻辑栅材料层150的刻蚀残留物。
接着，执行步骤S5，如图18所示，形成图形化的光刻胶层160，所述图形化的光刻胶层160覆盖所述冗余结构130，并延伸覆盖所述外围区103。即所述图形化的光刻胶层160覆盖所述冗余结构130、所述栅堆叠层110的第二部分110b及所述外围区103，并暴露出所述栅堆叠层110的第一部分110a。此外，所述图形化的光刻胶层160还覆盖所述逻辑栅150a。
所述图形化的光刻胶层160的形成步骤包括：首先，在所述冗余结构130及所述外围区103上形成光刻胶层,所述光刻胶层可以采用旋涂的方法形成；然后，对所述光刻胶层进行曝光及显影处理，以形成所述图形化的光刻胶层160。所述图形化的光刻胶层160可以保护所述冗余结构130以及保护所述栅堆叠层110的第二部分110b(即位于冗余结构与外围区之间的所述栅堆叠层)，在后续刻蚀所述栅堆叠层110时，不会刻蚀所述栅堆叠层110的第二部分110b(即位于冗余结构与外围区之间的所述栅堆叠层)。
接着，执行步骤S6，参考图19，以所述图形化的光刻胶层160为掩膜刻蚀所述栅堆叠层110，以分断所述存储区101与所述冗余区102上的所述栅堆叠层110。本步骤中，利用干法刻蚀工艺刻蚀所述栅堆叠层110，所述干法刻蚀采用各向异性刻蚀，以及采用的刻蚀气体为溴化氢和/或氯气中。由于所述图形化的光刻胶层160覆盖所述冗余结构130并延伸覆盖所述外围区103，因此，在刻蚀所述栅堆叠层110时，不会刻蚀所述冗余结构130与所述外围区103之间的所述栅堆叠层110。使得所述冗余区102与所述外围区103邻近之边缘处不会有刻蚀残留物，从而可避免出现刻蚀残留物剥落至存储区101，使得闪存存储器的数据保持能力得以提高。此外，在刻蚀所述栅堆叠层以后，所述存储区远离所述冗余区的上方还保留有栅堆叠层，以用于形成存储单元的栅极结构，本实施例中，为了更好的阐述本发明，省略了对存储单元的栅极结构的描述，相应的也在附图6～19省略了存储单元的栅极结构的图示。本实施例中，在刻蚀所述栅堆叠层110以后，可以对所述半导体衬底100进行湿法清洗，以去除刻蚀后的残留物。
综上所述，在本发明提供的闪存存储器的制造方法中，在刻蚀栅堆叠层之前，利用图形化的光刻胶层覆盖冗余结构，并延伸覆盖与所述冗余区相邻的外围区，如此，后续对所述栅堆叠层进行刻蚀时，不会刻蚀所述冗余结构与所述外围区之间的所述栅堆叠层，使得所述冗余区与所述外围区邻近之边缘处不会有刻蚀残留物，从而可以避免出现刻蚀残留物剥落至存储区，使得闪存存储器的数据保持能力得以提高。
Claims (10)
1.一种闪存存储器的制造方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底包括存储区、外围区和形成于所述存储区与所述外围区之间的冗余区；
在所述半导体衬底上形成自下而上依次堆叠的栅堆叠层和掩膜层；
在所述冗余区的上方形成依次贯穿所述掩膜层和所述栅堆叠层的冗余结构；
去除所述掩膜层以暴露出所述栅堆叠层，以及去除所述外围区上的所述栅堆叠层以暴露出所述外围区；
形成图形化的光刻胶层，所述图形化的光刻胶层覆盖所述冗余结构，并延伸覆盖所述外围区；以及，
以所述图形化的光刻胶层为掩膜刻蚀所述栅堆叠层，以分断所述存储区与所述冗余区上的所述栅堆叠层。
2.如权利要求1所述的闪存存储器的制造方法，其特征在于，所述冗余结构包括侧墙和字线，所述字线依次贯穿所述掩膜层和所述栅堆叠层，所述侧墙位于所述掩膜层内，且形成于所述字线的外围。
3.如权利要求2所述的闪存存储器的制造方法，其特征在于，所述冗余结构的形成方法包括：
在所述掩膜层中形成第一开口，所述第一开口暴露出所述冗余区上的部分所述栅堆叠层；
形成侧墙，所述侧墙覆盖所述第一开口的侧壁；
以所述掩膜层和所述侧墙为掩膜，刻蚀所述第一开口中暴露出的所述栅堆叠层以形成第二开口；
形成遂穿氧化层，所述遂穿氧化层覆盖所述第二开口的底部和侧壁，并延伸覆盖所述侧墙；
形成字线，所述字线覆盖所述遂穿氧化层，并填充所述第二开口及所述第一开口，并且所述字线的顶面与所述侧墙的顶面平齐。
4.如权利要求1所述的闪存存储器的制造方法，其特征在于，所述图形化的光刻胶层的形成方法包括：
在所述冗余结构及所述外围区上形成光刻胶层；以及，
对所述光刻胶层进行曝光及显影处理，以形成所述图形化的光刻胶层。
5.如权利要求1所述的闪存存储器的制造方法，其特征在于，在去除所述掩膜层及所述外围区上的所述栅堆叠层之后，在形成所述图形化的光刻胶层之前，还包括：在所述外围区上形成逻辑栅，所述逻辑栅覆盖部分所述外围区。
6.如权利要求5所述的闪存存储器的制造方法，其特征在于，所述逻辑栅的形成方法包括：
形成牺牲层，所述牺牲层覆盖所述冗余结构以及暴露出的所述栅堆叠层；
形成逻辑栅材料层，所述逻辑栅材料层覆盖所述牺牲层，并延伸覆盖所述外围区；
刻蚀所述逻辑栅材料层，以形成逻辑栅，并暴露出所述牺牲层；以及，
去除所述牺牲层。
7.如利要求6所述的闪存存储器的制造方法，其特征在于，所述牺牲层的材质为氮化硅和/氧化硅。
8.如利要求6所述的闪存存储器的制造方法，其特征在于，所述图形化的光刻胶层还覆盖所述逻辑栅。
9.如利要求1所述的闪存存储器的制造方法，其特征在于，所述栅堆叠层包括自下而上依次层叠的浮栅氧化层、浮栅层、浮栅介质层和控制栅层。
10.如利要求1所述的闪存存储器的制造方法，其特征在于，在以所述图形化的光刻胶层为掩膜刻蚀所述栅堆叠层时，采用干法刻蚀工艺，所述干法刻蚀工艺采用的刻蚀气体为溴化氢和/或氯气。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110459685.6A CN113192957B (zh) | 2021-04-27 | 2021-04-27 | 闪存存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110459685.6A CN113192957B (zh) | 2021-04-27 | 2021-04-27 | 闪存存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113192957A true CN113192957A (zh) | 2021-07-30 |
| CN113192957B CN113192957B (zh) | 2024-04-16 |
Family
ID=76979492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110459685.6A Active CN113192957B (zh) | 2021-04-27 | 2021-04-27 | 闪存存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113192957B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030038313A1 (en) * | 1999-09-17 | 2003-02-27 | Tomoyuki Furuhata | Semiconductor devices having a non-volatile memory transistor and methods for manufacturing the same |
| CN101393895A (zh) * | 2007-09-14 | 2009-03-25 | 奇梦达股份公司 | 包括第一栅堆叠和第二栅堆叠的集成电路及其制造方法 |
| CN102693946A (zh) * | 2012-06-11 | 2012-09-26 | 上海宏力半导体制造有限公司 | 半导体器件制造方法以及存储器制造方法 |
| CN103295968A (zh) * | 2013-06-03 | 2013-09-11 | 上海宏力半导体制造有限公司 | 半导体器件的制备方法 |
| US20150001612A1 (en) * | 2013-06-27 | 2015-01-01 | Cheong Min Hong | Non-volatile memory (nvm) and high voltage transistor integration |
| CN105655341A (zh) * | 2016-01-29 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
| US20160379988A1 (en) * | 2015-06-25 | 2016-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing a finger trench capacitor with a split-gate flash memory cell |
| CN108122922A (zh) * | 2016-11-29 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 用于嵌入式存储器的单元边界结构及其形成方法 |
| CN108695332A (zh) * | 2018-05-18 | 2018-10-23 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存及其形成方法、控制方法 |
| US20190165115A1 (en) * | 2017-11-30 | 2019-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN110838494A (zh) * | 2018-08-15 | 2020-02-25 | 台湾积体电路制造股份有限公司 | 嵌入式存储器的单元边界结构、集成电路及其形成方法 |
| CN110970440A (zh) * | 2018-09-28 | 2020-04-07 | 台湾积体电路制造股份有限公司 | 用于嵌入式存储器的防凹陷结构 |
| US20200227426A1 (en) * | 2019-01-15 | 2020-07-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Boundary structure for embedded memory |
-
2021
- 2021-04-27 CN CN202110459685.6A patent/CN113192957B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030038313A1 (en) * | 1999-09-17 | 2003-02-27 | Tomoyuki Furuhata | Semiconductor devices having a non-volatile memory transistor and methods for manufacturing the same |
| CN101393895A (zh) * | 2007-09-14 | 2009-03-25 | 奇梦达股份公司 | 包括第一栅堆叠和第二栅堆叠的集成电路及其制造方法 |
| CN102693946A (zh) * | 2012-06-11 | 2012-09-26 | 上海宏力半导体制造有限公司 | 半导体器件制造方法以及存储器制造方法 |
| CN103295968A (zh) * | 2013-06-03 | 2013-09-11 | 上海宏力半导体制造有限公司 | 半导体器件的制备方法 |
| US20150001612A1 (en) * | 2013-06-27 | 2015-01-01 | Cheong Min Hong | Non-volatile memory (nvm) and high voltage transistor integration |
| US20160379988A1 (en) * | 2015-06-25 | 2016-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing a finger trench capacitor with a split-gate flash memory cell |
| CN105655341A (zh) * | 2016-01-29 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
| CN108122922A (zh) * | 2016-11-29 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 用于嵌入式存储器的单元边界结构及其形成方法 |
| US20190165115A1 (en) * | 2017-11-30 | 2019-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN108695332A (zh) * | 2018-05-18 | 2018-10-23 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存及其形成方法、控制方法 |
| CN110838494A (zh) * | 2018-08-15 | 2020-02-25 | 台湾积体电路制造股份有限公司 | 嵌入式存储器的单元边界结构、集成电路及其形成方法 |
| CN110970440A (zh) * | 2018-09-28 | 2020-04-07 | 台湾积体电路制造股份有限公司 | 用于嵌入式存储器的防凹陷结构 |
| US20200227426A1 (en) * | 2019-01-15 | 2020-07-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Boundary structure for embedded memory |
| CN111435662A (zh) * | 2019-01-15 | 2020-07-21 | 台湾积体电路制造股份有限公司 | 集成电路及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113192957B (zh) | 2024-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7179717B2 (en) | Methods of forming integrated circuit devices | |
| US7745344B2 (en) | Method for integrating NVM circuitry with logic circuitry | |
| US20050186746A1 (en) | Method of manufacturing a fin field effect transistor | |
| US8629035B2 (en) | Method of manufacturing semiconductor device | |
| CN111129023B (zh) | 闪存器件的制造方法 | |
| US7659159B2 (en) | Method of manufacturing a flash memory device | |
| JP2002026143A (ja) | トレンチ側壁に酸化物層を形成する方法 | |
| US11417678B2 (en) | Method of manufacturing semiconductor memory device | |
| CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
| CN110634746B (zh) | 嵌入式闪存的制作方法 | |
| CN111415937B (zh) | 存储器及其形成方法 | |
| CN113451318B (zh) | 一种半导体器件及其形成方法 | |
| CN113192824B (zh) | 分栅式快闪存储器的掩膜版及制造方法 | |
| CN104952805B (zh) | 一种制作嵌入式闪存的方法 | |
| CN113192957B (zh) | 闪存存储器的制造方法 | |
| CN113206097B (zh) | 存储器件的制作方法 | |
| CN114944358A (zh) | 半导体器件及其制作方法、三维存储装置和存储系统 | |
| US20080135915A1 (en) | Non-volatile memory and method of fabricating the same | |
| CN111799266A (zh) | 嵌入式闪存及其制造方法、嵌入式半导体器件 | |
| CN110797344B (zh) | 一种半导体器件的制造方法 | |
| CN113192838B (zh) | 闪存存储器的形成方法 | |
| CN107437547B (zh) | 一种半导体器件的制作方法 | |
| KR100884975B1 (ko) | 플래시 메모리 소자의 형성 방법 | |
| CN105140176A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN105097463A (zh) | 一种半导体器件及其制作方法和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |