CN104733316B - FinFET器件及其形成方法 - Google Patents

FinFET器件及其形成方法 Download PDF

Info

Publication number
CN104733316B
CN104733316B CN201310713272.1A CN201310713272A CN104733316B CN 104733316 B CN104733316 B CN 104733316B CN 201310713272 A CN201310713272 A CN 201310713272A CN 104733316 B CN104733316 B CN 104733316B
Authority
CN
China
Prior art keywords
fin
groove
side wall
grid
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310713272.1A
Other languages
English (en)
Other versions
CN104733316A (zh
Inventor
韩秋华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310713272.1A priority Critical patent/CN104733316B/zh
Publication of CN104733316A publication Critical patent/CN104733316A/zh
Application granted granted Critical
Publication of CN104733316B publication Critical patent/CN104733316B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种FinFET器件的形成方法,包括:提供衬底、在衬底上形成鳍部以及栅极;在栅极的侧壁形成侧墙;在栅极之间的鳍部中形成沟槽;在衬底、鳍部、栅极、侧墙上覆盖层间介质层,并使层间介质层填充所述沟槽。本发明还提供一种FinFET器件,包括:衬底、鳍部,鳍部上形成有将所述鳍部分隔的沟槽,沟槽的横截面呈上大下小的梯形结构;侧壁形成有侧墙栅极以及层间介质层。本发明的技术方案具有以下优点:使所述沟槽内留有其它影响所述层间介质层填充的杂质的几率变得很小,所述层间介质层能够较好的填充于所述沟槽内。

Description

FinFET器件及其形成方法
技术领域
本发明涉及半导体领域,具体涉及一种FinFET器件及其形成方法。
背景技术
在现有技术中,鳍式场效晶体管(Fin Field Effect Transistor,FinFET)与传统的平面结构晶体管相比,不仅具有较好的栅控能力,还能够较好的抑制短沟道效应,使半导体器件的尺寸得到进一步减小。
在现有的制作FinFET器件的过程中,通常先在半导体衬底上形成若干鳍部(fin),并鳍部上形成栅极以及源区、漏区等器件,以形成相互独立的半导体器件。
但是,现有技术FinFET器件的形成方法容易在所述鳍部上留有残留物,这些残留物的存在导致了层间互联结构难以在所述半导体器件上形成。
进一步,由于半导体的尺寸不断缩小,使得去除这些残留物变得更为困难。因此,如何尽量避免形成上述残留物,以便于后续形成层间互联结构步骤的进行,成为本领域技术人员亟待解决的技术问题。
发明内容
本发明解决的问题是提供一种FinFET器件及其形成方法,以减小在鳍部上形成残留物的几率。
为解决上述问题,本发明提供一种FinFET器件的形成方法,包括:
提供衬底;
在所述衬底上形成若干鳍部;
形成横跨所述鳍部的若干栅极;
在所述栅极的侧壁形成侧墙;
在形成所述侧墙之后,在栅极之间的鳍部中形成沟槽;
形成层间介质层,使所述层间介质层填充所述沟槽且覆盖在所述衬底、鳍部、栅极以及侧墙上。
可选的,形成若干鳍部的步骤之后,形成栅极之前,还包括:在所述的若干鳍部之间设置隔离结构。
可选的,采用二氧化硅作为所述隔离结构的材料,通过浅槽隔离的方式形成所述隔离结构。
可选的,所述侧墙的材料为氮化硅,形成侧墙的步骤包括:采用化学气相沉积的方式形成氮化硅层,以形成侧墙。
可选的,形成侧墙的步骤包括以下步骤:
在所述衬底、鳍部以及栅极上覆盖氮化硅层;
通过各向异性刻蚀的方法去除位于所述衬底、鳍部以及栅极顶面的部分氮化硅层,剩余的位于所述栅极侧壁的氮化硅层形成所述侧墙。
可选的,在形成侧墙的步骤之后,在鳍部上形成沟槽的步骤之前,还包括以下步骤:
在所述栅极两侧的鳍部上分别形成源区以及漏区。
可选的,在鳍部上形成沟槽的步骤包括:
在所述衬底、鳍部以及栅极上形成掩模,所述掩模具有横跨所述鳍部的条状空隙,所述条状空隙将位于相邻栅极之间的鳍部暴露出;
对暴露出的鳍部进行刻蚀以形成所述沟槽。
可选的,在鳍部上形成沟槽的步骤包括,使所述沟槽的横截面呈上大下小的梯形结构。
可选的,使所述沟槽的侧壁与所述衬底表面之间的角度在75°至86°的范围内。
可选的,在鳍部上形成沟槽的步骤包括,采用干法刻蚀形成所述沟槽。
可选的,干法刻蚀的步骤包括,采用溴化氢气体、四氟化碳气体以及氧气作为刻蚀剂。
可选的,使溴化氢气体的流量在50至500标况毫升每分的范围内,四氟化碳气体的流量在10至50标况毫升每分的范围内,氧气的流量在2至20标况毫升每分的范围内,并使刻蚀环境的气压在2至80毫托的范围内。
可选的,使刻蚀机的功率在100~200瓦的范围内。
可选的,层间介质层的材料为二氧化硅,覆盖层间介质层的步骤包括:通过沉积的方法形成所述层间介质层。
此外,本发明还提供一种FinFET器件,包括:
衬底;
设于所述衬底上的若干鳍部;
横跨所述鳍部的若干栅极,所述栅极的侧壁形成有侧墙;
设于所述栅极之间的沟槽,所述沟槽的横截面呈上大下小的梯形结构;
层间介质层,所述层间介质层覆盖于所述衬底、鳍部、栅极以及侧墙上,并填充所述沟槽。
可选的,所述沟槽的侧壁与所述衬底表面之间的角度在75°至86°的范围内。
与现有技术相比,本发明的技术方案具有以下优点:
通过在形成的鳍部上形成栅极、侧墙,然后再形成鳍部上的沟槽以对鳍部进行分隔,在这之后进行层间介质层的覆盖,并使层间介质层将所述沟槽填充,由于所述沟槽在形成后便在下一步骤被层间介质层填充,其他步骤在所述沟槽产生杂质的几率变得很小,从而可以使所述层间介质层能够较好地填充于所述沟槽内。
进一步,使所述沟槽的横截面呈上大下小的梯形结构,所述沟槽的侧壁与所述衬底表面之间的角度在75°至86°,也就是说沟槽底部的坡脚为钝角,便于所述使所述层间介质层在所述沟槽内实现填充,从而减小了在形成所述层间介质层时形成空隙的几率。
进一步,采用溴化氢气体、四氟化碳气体以及氧气作为刻蚀剂,能够形成较为理想的呈上大下小梯形横截面的沟槽。
附图说明
图1是本发明一种FinFET器件的形成方法在具体实施时的流程示意图;
图2a至图7为图1中各个步骤中所述FinFET器件的结构示意图;
图8为本发明一种FinFET器件在具体实施时的结构示意图。
具体实施方式
现有技术FinFET器件的形成方法容易在鳍部形成残留物,为了解决所述技术问题对现有的形成FinFET器件的过程进行了分析,现有形成方法包括:在衬底上通过刻蚀的方法形成若干条状的鳍部,在此同时,在同一平面上,在与这些条状的鳍部相对垂直的方向进行“切割”(fin cut),以将这些条状的鳍部分隔为若干段,每一段鳍部均对应于一个独立的半导体器件。
在“切割”之后,将在每一段鳍部上进行栅极、栅极侧墙、源区以及漏区等部件的形成。在形成其他部件的步骤,条状鳍部的每一段之间容易形成杂质。
例如,在形成栅极侧墙的过程中,通常先在鳍部、栅极以及衬底上均沉积一层侧墙材料,然后通过去除部分侧墙材料而仅保留栅极侧壁的部分侧墙材料以形成所述栅极侧墙。此时,在所述鳍部的段与段之间本应被去除的侧墙材料便成为上述杂质。而由于鳍部的段与段之间的间隔很小,去除这些杂质比较困难,残留下来的杂质成为残留物,会影响到后续制作半导体的层间互联结构的步骤的进行,如形成层间介质层(ILD)的步骤,所述残留物会使得层间介质层在该处形成空隙(void)。
为此,本发明提供一种FinFET器件的形成方法,参考图1为本发明FinFET器件的形成方法一实施例的流程示意图:
步骤S1,提供衬底;
步骤S2,在所述衬底上形成若干鳍部;
步骤S3,形成横跨所述鳍部的若干栅极;
步骤S4,在所述栅极的侧壁形成侧墙;
步骤S5,在所述栅极两侧的鳍部分别形成源区、漏区;
步骤S6,在形成所述侧墙之后,在所述栅极之间的鳍部中形成沟槽;
步骤S7,形成层间介质层,使所述层间介质层填充所述沟槽且覆盖在所述衬底、鳍部、栅极以及侧墙上。
通过上述步骤,在形成所述鳍部后,先在所述鳍部上形成栅极、源区以及漏区,再将所述鳍部分隔为若干部分,并使每一个部分为一个单独的半导体器件,在这之后进行层间介质层的形成,这样能够减小鳍部上所述沟槽中形成杂质的几率,便于形成层间介质层的步骤的进行。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例作详细的说明。
参考图2a以及2b(图2b是图2a沿A-A`方向的剖视图),执行步骤S1,提供衬底100。
所述衬底100用于在后续步骤中形成所述鳍部。本实施例中,所述衬底100为硅衬底。但是本发明对所述衬底100不作任何限定,
继续执行步骤S2,在所述衬底100上形成若干鳍部110。所述鳍部110呈条状,并与后续形成的多个FinFET器件相对应。
在本实施例中,形成所述鳍部110包括以下分步骤:
步骤S21,在所述衬底100上形成掩模,并图形化所述掩模;
步骤S22,对所述掩模暴露出的衬底进行刻蚀,以形成若干相互间隔的槽,槽之间的凸起部分为所述鳍部110。
形成鳍部110之后,还包括:在所述鳍部110之间的所述槽中,通过浅槽隔离的方式形成二氧化硅的隔离结构101。
需要说明的是,本发明对上述分步骤,即如何形成所述鳍部110以及所述隔离结构101不作任何限定。
参考图3a以及3b(图3b是图3a沿B-B`方向的剖视图),执行步骤S3,形成横跨所述鳍部110的若干栅极120。
本步骤S3为现有的形成FinFET器件的常用方法,本发明对此不做限制且不做赘述。
在本实施例中,在形成所述栅极120之后,在执行下一步骤S4之前,还包括以下分步骤:
步骤S31,在所述栅极120的顶面依次形成氮化硅硬掩模121以及二氧化硅硬掩模122。所述氮化硅硬掩模121以及二氧化硅硬掩模122用于在后续的形成源区以及漏区的步骤中,作为所述栅极120的阻挡层。
需要说明的是,氮化硅以及二氧化硅仅为本实施例采用的作为栅极的硬掩模的材料,本发明对所述栅极的硬掩模的材料以及结构不作任何限制。
参考图4a以及4b(图4b是图4a沿C-C`方向的剖视图),继续执行步骤S4,在所述栅极120的侧壁(本实施例中还包括氮化硅硬掩模121以及二氧化硅硬掩模122的侧壁)形成侧墙123。
所述侧墙123用于在后续的形成源区以及漏区的步骤中,作为所述栅极120侧壁的阻挡层。
在本实施例中,形成所述侧墙123包括以下分步骤:
步骤S41,在所述衬底100、鳍部110以及栅极120(在本实施例中为栅极120上的二氧化硅硬掩模122)上通过化学气相沉积的方式覆盖氮化硅层;所述氮化硅层用于形成所述侧墙123。另外,所述氮化硅仅为本实施例所采用的侧墙材料,本发明对所述侧墙所采用的材料不做限定。
步骤S42,通过各向异性刻蚀的方法去除位于所述衬底100、鳍部110以及栅极120上方的部分氮化硅层,仅保留位于所述栅极120侧壁部分的氮化硅层,使这部分剩余的氮化硅层形成所述侧墙123。
在本实施例中,采用干法刻蚀去除部分氮化硅层,这样的好处在于干法刻蚀产生的残留物较少。
进一步,本实施例采用三氟甲烷(CHF3)作为干法刻蚀的刻蚀剂,这种刻蚀剂具有较好的各向异性刻蚀作用。能够较好的保留栅极120侧壁部分的氮化硅以形成所述侧墙123。
需要说明的是,在本实施例中,栅极120上还包括氮化硅硬掩模121以及二氧化硅硬掩模122,所述侧墙123还位于氮化硅硬掩模121以及二氧化硅硬掩模122的侧壁上。
此时,由于鳍部110上除去形成有栅极120的部分以外,均较为平整,因此,在形成所述侧墙123的步骤中产生的多余的氮化硅材料能够较为彻底地被去除。
执行步骤S5,在所述栅极120两侧的鳍部分别形成源区、漏区。本实施例中,所述栅极120的顶面的氮化硅硬掩模121以及二氧化硅硬掩模122作为形成源区、漏区的掩模。
需要说明的是,在所述栅极120两侧的鳍部110上分别形成源区以及漏区(图中未示出)。此步骤为本领域现有技术,本发明在此不作赘述。
执行步骤S6,在形成所述侧墙123之后,在所述栅极120之间的鳍部110中形成沟槽111。(参考图6a中的沟槽111)
通过本步骤S6,将每一个鳍部110分隔为若干部分,每一个部分均用于形成一个独立的FinFET器件。
由于本步骤S6是在形成了鳍部110上的栅极120以及栅极120的侧墙123之后执行,一方面,避免了现有技术中由于先形成沟槽再形成栅极以及侧墙,而导致在沟槽中聚集难以去除残留物的问题,另一方面,由于现有技术鳍部与鳍部上的沟槽在同一步骤形成,沟槽的形貌以及尺寸会在一定程度上受到形成鳍部的工艺的限制,本发明则可以较为自由的调整所述沟槽111的形貌以及尺寸。
在本实施例中,形成所述沟槽111包括以下分步骤:
步骤S61,参考图5a以及5b(图5b是图5a沿D-D`方向的剖视图),在所述衬底100、鳍部110以及栅极120(在本实施例中还包括二氧化硅硬掩模122的侧壁)上形成掩模50;
步骤S62,图形化所述掩模50,使所述掩模50具有横跨所述鳍部的条状空隙,所述条状空隙将位于相邻栅极120之间的鳍部110暴露出;由于本实施例中的鳍部110之间设有隔离结构101,条状空隙也将所述隔离结构101的一部分暴露出;
步骤S63,参考图6a以及6b(图6b是图6a沿E-E`方向的剖视图),对暴露出区域进行刻蚀,去除所述条状空隙露出的鳍部110的部分,以形成所述沟槽111。
在本实施例中,所述沟槽111的横截面呈上大下小的梯形结构(参考图6a),所述沟槽的侧壁与所述衬底表面之间的角度为锐角,也就是说,所述沟槽111的底面的坡脚(图中角α的补角)均为钝角。这样的好处在于,这种上大下小形状的沟槽111有利于在后续步骤S6中形成所述层间介质层。
为了进一步使所述坡脚便于在沟槽111中形成层间介质层,同时保证沟槽111的宽度,在本实施例中,使所述角α的角度在75°至86°之间。
在本实施例中,采用干法刻蚀形成所述沟槽111,这样的好处在于干法刻蚀基本不会在所述沟槽111中形成残留物。
进一步,采用溴化氢气体、四氟化碳气体以及氧气作为刻蚀剂。由于氧气在刻蚀过程中与衬底(本实施例中为硅衬底)反应形成二氧化硅,随着刻蚀过程的进行二氧化硅逐渐增多,增加了刻蚀过程的刻蚀量,而溴化氢气体以及四氟化碳气体均难以刻蚀二氧化硅,所以形成了本发明所述的横截面呈上大下小的梯形结构的沟槽111。
在本实施例中,溴化氢气体的流量在50至500标况毫升每分(sccm),四氟化碳气体的流量在10至50标况毫升每分,氧气的流量在2至20标况毫升每分,并使刻蚀环境的气压2至80毫托(mT),刻蚀机的功率在100~200瓦,以形成上述的角α的角度在75°至86°之间的沟槽111。
但是,需要说明的是,本发明对上述的刻蚀参数不做限定,可以根据实际情况对上述参数进行相应的调整。
另外,本实施例中,所述沟槽111的刻蚀深度为刻蚀至与所述隔离结构101齐平,以使后续填充于沟槽111中的层间介质层取得较好的隔离效果,但是本发明对此不作限定。
参考图7,执行步骤S7,形成层间介质层130,使所述层间介质层130填充所述沟槽111且覆盖在所述衬底100、鳍部110、栅极120以及侧墙123上。
本实施例中的层间介质层130采用二氧化硅作为材料,并通过沉积的方法形成所述层间介质层130,但是本发明对此不作限定。另外,二氧化硅仅为本实施例采用的作为层间介质层的材料,在本发明的其他实施例中,也可以采用其它隔离材料形成所述层间介质层。
由于在之前的步骤中先形成栅极120以及栅极120的侧墙123,再形成所述沟槽111,在形成沟槽111后接着执行本步骤S7,以在沟槽111中填充层间介质层130,沟槽111内因其他步骤形成杂质的几率得到大幅度减小,这样的沟槽111的内部较为干净,有利于所述层间介质层130的形成。
进一步,由于所述沟槽111的横截面呈上大下小的梯形结构,这样的结构进一步有利于所述层间介质层130的形成。
另外,参见图8,本发明还提供一种FinFET器件,包括:
衬底100`;
设于所述衬底100`上的若干鳍部110`;
横跨所述鳍部111`的若干栅极120`,所述栅极120`的侧壁形成有侧墙123`;
设于所述的若干栅极120`之间的沟槽111`(所述沟槽111`已经被层间介质层130`填充);所述沟槽111`的横截面呈上大下小的梯形结构;
在本实施例中,所述沟槽111`的侧壁与所述衬底100`的表面之间的角度α`(见图8)在75°至86°的范围内。
在本实施例中,所述栅极120`的顶面还形成有氮化硅硬掩模121`以及二氧化硅硬掩模122`,但是本发明对此不作限定。
层间介质层130`,填充于所述沟槽111`且覆盖于所述衬底100`、鳍部110`、栅极121`(更具体地,本实施例中所述层间介质层130`覆盖于栅极121`顶面的二氧化硅硬掩模122`上)以及侧墙上123`
此外需要说明的是,本发明所述的FinFET器件可以但不限于采用上述的方法得到。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种FinFET器件的形成方法,其特征在于,包括:
提供衬底;
在所述衬底上形成若干鳍部;
形成横跨所述鳍部的若干栅极;
在所述栅极的侧壁形成侧墙;
在形成所述侧墙之后,在栅极之间的鳍部中形成沟槽;
形成层间介质层,使所述层间介质层填充所述沟槽且覆盖在所述衬底、鳍部、栅极以及侧墙上;
在鳍部上形成沟槽的步骤包括,使所述沟槽的横截面呈上大下小的梯形结构。
2.如权利要求1所述的形成方法,其特征在于,形成若干鳍部的步骤之后,形成栅极之前,还包括:在所述的若干鳍部之间设置隔离结构。
3.如权利要求2所述的形成方法,其特征在于,采用二氧化硅作为所述隔离结构的材料,通过浅槽隔离的方式形成所述隔离结构。
4.如权利要求1所述的形成方法,其特征在于,所述侧墙的材料为氮化硅,形成侧墙的步骤包括:采用化学气相沉积的方式形成氮化硅层,以形成侧墙。
5.如权利要求4所述的形成方法,其特征在于,形成侧墙的步骤包括以下步骤:
在所述衬底、鳍部以及栅极上覆盖氮化硅层;
通过各向异性刻蚀的方法去除位于所述衬底、鳍部以及栅极顶面的部分氮化硅层,剩余的位于所述栅极侧壁的氮化硅层形成所述侧墙。
6.如权利要求1所述的形成方法,其特征在于,在形成侧墙的步骤之后,在鳍部上形成沟槽的步骤之前,还包括以下步骤:
在所述栅极两侧的鳍部上分别形成源区以及漏区。
7.如权利要求1所述的形成方法,其特征在于,在鳍部上形成沟槽的步骤包括:
在所述衬底、鳍部以及栅极上形成掩模,所述掩模具有横跨所述鳍部的条状空隙,所述条状空隙将位于相邻栅极之间的鳍部暴露出;
对暴露出的鳍部进行刻蚀以形成所述沟槽。
8.如权利要求1所述的形成方法,其特征在于,使所述沟槽的侧壁与所述衬底表面之间的角度在75°至86°的范围内。
9.如权利要求1或7所述的形成方法,其特征在于,在鳍部上形成沟槽的步骤包括,采用干法刻蚀形成所述沟槽。
10.如权利要求9所述的形成方法,其特征在于,干法刻蚀的步骤包括,采用溴化氢气体、四氟化碳气体以及氧气作为刻蚀剂。
11.如权利要求10所述的形成方法,其特征在于,使溴化氢气体的流量在50至500标况毫升每分的范围内,四氟化碳气体的流量在10至50标况毫升每分的范围内,氧气的流量在2至20标况毫升每分的范围内,并使刻蚀环境的气压在2至80毫托的范围内。
12.如权利要求11所述的形成方法,其特征在于,使刻蚀机的功率在100~200瓦的范围内。
13.如权利要求1所述的形成方法,其特征在于,层间介质层的材料为二氧化硅,覆盖层间介质层的步骤包括:通过沉积的方法形成所述层间介质层。
14.一种FinFET器件,其特征在于,所述FinFET器件采用如权利要求1-13任一项所述的形成方法得到,包括:
衬底;
设于所述衬底上的若干鳍部;
横跨所述鳍部的若干栅极,所述栅极的侧壁形成有侧墙;
设于所述栅极之间的沟槽,所述沟槽的横截面呈上大下小的梯形结构;
层间介质层,填充于所述沟槽且覆盖于所述衬底、鳍部、栅极以及侧墙上;
在鳍部上形成沟槽的步骤包括,使所述沟槽的横截面呈上大下小的梯形结构。
15.如权利要求14所述的FinFET器件,其特征在于,所述沟槽的侧壁与所述衬底表面之间的角度在75°至86°的范围内。
CN201310713272.1A 2013-12-20 2013-12-20 FinFET器件及其形成方法 Active CN104733316B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310713272.1A CN104733316B (zh) 2013-12-20 2013-12-20 FinFET器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310713272.1A CN104733316B (zh) 2013-12-20 2013-12-20 FinFET器件及其形成方法

Publications (2)

Publication Number Publication Date
CN104733316A CN104733316A (zh) 2015-06-24
CN104733316B true CN104733316B (zh) 2018-03-30

Family

ID=53457110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310713272.1A Active CN104733316B (zh) 2013-12-20 2013-12-20 FinFET器件及其形成方法

Country Status (1)

Country Link
CN (1) CN104733316B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102552949B1 (ko) * 2016-09-02 2023-07-06 삼성전자주식회사 반도체 장치
CN109326519B (zh) * 2018-09-11 2021-05-04 西安微电子技术研究所 一种倾角硅槽刻蚀工艺

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324866B2 (en) * 2012-01-23 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for transistor with line end extension
DE102011004506B4 (de) * 2011-02-22 2012-10-18 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Herstellungsverfahren für ein Halbleiterbauelement und Halbleiterbauelement als Stegtransistor, der auf einem strukturierten STI-Gebiet durch eine späte Stegätzung hergestellt ist
US8735991B2 (en) * 2011-12-01 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. High gate density devices and methods
US8609499B2 (en) * 2012-01-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and the methods for forming the same

Also Published As

Publication number Publication date
CN104733316A (zh) 2015-06-24

Similar Documents

Publication Publication Date Title
US9530868B2 (en) Fin structure and method of forming the same
CN106711213B (zh) 半导体元件及其制作方法
KR101813820B1 (ko) 스플릿-게이트 비-휘발성 메모리 셀 용 자체-정렬 소스의 형성
CN100431118C (zh) 构成用于腐蚀finfet的硅翅的最终硬掩模的三掩模方法
CN106711046A (zh) 鳍式场效晶体管的制作方法
TW201535488A (zh) 鰭狀場效電晶體裝置與其形成方法
CN103177950A (zh) 制造鳍器件的结构和方法
CN102054704B (zh) 用于制造半导体装置的方法
CN106653841A (zh) 半导体结构及其形成方法
CN104183473B (zh) 金属栅极晶体管的形成方法及半导体器件
CN105514022B (zh) 在沟槽内部表面形成场氧化硅的方法
CN104900495A (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
US10079143B2 (en) Method of forming semiconductor device having wick structure
CN107564859B (zh) 半导体装置及其制造方法
TWI456694B (zh) 具有埋入式位元線及垂直電晶體的記憶體裝置以及其製作方法
CN104733316B (zh) FinFET器件及其形成方法
CN106952818A (zh) 半导体结构的形成方法
CN106158638A (zh) 鳍式场效应晶体管及其形成方法
CN102569200A (zh) 制造半导体器件的方法
CN104952803A (zh) 半导体结构的形成方法
CN106158637A (zh) 鳍式场效应晶体管及其形成方法
CN106298526B (zh) 准绝缘体上硅场效应晶体管器件的制作方法
CN105118866B (zh) 浮栅型闪存结构及其制备方法
CN104701173B (zh) FinFET器件及其形成方法
TW200826204A (en) Method for fabricating semiconductor device with bulb-shaped recess gate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant