CN106158637A - 鳍式场效应晶体管及其形成方法 - Google Patents

鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN106158637A
CN106158637A CN201510149625.9A CN201510149625A CN106158637A CN 106158637 A CN106158637 A CN 106158637A CN 201510149625 A CN201510149625 A CN 201510149625A CN 106158637 A CN106158637 A CN 106158637A
Authority
CN
China
Prior art keywords
metal
fin
hard mask
side wall
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510149625.9A
Other languages
English (en)
Other versions
CN106158637B (zh
Inventor
张海洋
张城龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510149625.9A priority Critical patent/CN106158637B/zh
Priority to US15/059,434 priority patent/US9564512B2/en
Publication of CN106158637A publication Critical patent/CN106158637A/zh
Priority to US15/368,812 priority patent/US9755080B2/en
Application granted granted Critical
Publication of CN106158637B publication Critical patent/CN106158637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates

Abstract

一种鳍式场效应晶体管及其形成方法，所述鳍式场效应晶体管的形成方法包括：提供半导体衬底，形成硬掩膜层，所述硬掩膜层为长条状；形成横跨硬掩膜层伪栅结构，包括伪栅极和第一侧墙、第二侧墙；在半导体衬底上形成表面与伪栅结构表面齐平的介质层；去除伪栅极，形成第一凹槽；以硬掩膜层为掩膜刻蚀半导体衬底，形成第一子鳍部；在第一凹槽内形成第一金属栅结构；去除第一侧墙，形成第二凹槽；以硬掩膜层为掩膜刻蚀半导体衬底，形成第二子鳍部；在第二凹槽内形成第二金属栅结构；去除第二侧墙，形成第三凹槽；以硬掩膜层为掩膜刻蚀半导体衬底，形成第三子鳍部；在第三凹槽内形成第三金属栅结构。上述方法可以提高形成的鳍式场效应晶体管的性能。

Description

鳍式场效应晶体管及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种鳍式场效应晶体管及其形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(Fin FET)作为一种多栅器件得到了广泛的关注。
图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。
如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部20，鳍部20一般是通过对半导体衬底10刻蚀后得到的；介质层30，覆盖所述半导体衬底10的表面以及鳍部20的侧壁的一部分；栅极结构，横跨在所述鳍部20上，覆盖所述鳍部20的部分顶部和侧壁，栅极结构包括栅介质层41和位于栅介质层上的栅极42。对于鳍式场效应晶体管，鳍部20的顶部以及两侧的侧壁与栅极结构相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。所述栅极结构可以同时横跨一个或两个以上的鳍部。
现有技术形成的鳍式场效应晶体管的性能还有待进一步的提高。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管及其形成方法，提高形成的鳍式场效应晶体管的性能。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：一种鳍式场效应晶体管的形成方法，其特征在于，包括：提供半导体衬底；形成覆盖部分半导体衬底表面的硬掩膜层，所述硬掩膜层为长条状；形成横跨所述硬掩膜层伪栅结构，所述伪栅结构覆盖部分硬掩膜层的顶部和侧壁，包括伪栅极和分别位于伪栅极两侧的第一侧墙、第二侧墙；在所述半导体衬底上形成表面与伪栅结构表面齐平的介质层，所述介质层覆盖硬掩膜层和伪栅结构侧壁；去除伪栅极，形成第一凹槽，暴露出部分半导体衬底和硬掩膜层表面；以所述硬掩膜层为掩膜刻蚀所述半导体衬底，形成第一子鳍部；在所述第一凹槽内形成第一金属栅结构；去除第一侧墙，形成第二凹槽，暴露出部分半导体衬底和硬掩膜层表面；以所述硬掩膜层为掩膜刻蚀所述半导体衬底，形成第二子鳍部；在所述第二凹槽内形成第二金属栅结构；去除第二侧墙，形成第三凹槽，暴露出部分半导体衬底和硬掩膜层表面；以所述硬掩膜层为掩膜刻蚀所述半导体衬底，形成第三子鳍部；在所述第三凹槽内形成第三金属栅结构。
可选的，所述伪栅结构的形成方法包括：在所述半导体衬底表面形成覆盖硬掩膜层的伪栅极材料层之后，对所述伪栅极材料层进行图形化，形成横跨硬掩膜层的伪栅极；在半导体衬底上形成侧墙材料层，并刻蚀所述侧墙材料层，形成分别位于伪栅极两侧侧壁表面的第一侧墙和第二侧墙。
可选的，所述硬掩膜层的材料为氮化硅、氧化硅、氮化钛或氮化钽。
可选的，所述伪栅极的材料为光刻胶、多晶硅、非晶硅、碳氧化硅或无定形碳。
可选的，采用旋涂工艺形成所述伪栅极材料层。
可选的，所述第一侧墙的材料为氮化硅或氧化硅；第二侧墙的材料为氮化硅或氧化硅。
可选的，形成两个以上分立且平行排列的硬掩膜层。
可选的，形成所述介质层的方法包括：在所述半导体衬底表面形成覆盖掩膜层以及伪栅结构的介质材料层；以所述伪栅结构作为停止层，对所述介质材料层进行平坦化，形成介质层，使所述介质层的表面与伪栅结构表面齐平。
可选的，所述介质层的材料为氧化硅、碳氧化硅或氮氧化硅。
可选的，还包括：在形成所述伪栅结构之后，对所述伪栅结构两侧的半导体衬底进行源漏离子注入，在伪栅结构两侧的半导体衬底内形成源漏极。
可选的，所述第一金属栅结构包括第一栅介质层和位于第一栅介质层表面的第一金属栅极；所述第二金属栅结构包括第二栅介质层和位于第二栅介质层表面的第二金属栅极；所述第三金属栅结构包括第三栅介质层和位于第三栅介质层表面的第三金属栅极。
可选的，所述第一栅介质层的材料为氧化铪、氧化锆、氧化镧、氧化铝或硅氧化铪；所述第二栅介质层的材料为氧化铪、氧化锆、氧化镧、氧化铝或硅氧化铪；所述第三栅介质层的材料为氧化铪、氧化锆、氧化镧、氧化铝或硅氧化铪。
可选的，所述第一金属栅极、第二金属栅极和第三金属栅极分别采用不同的金属材料。
可选的，所述第一金属栅极的材料为金、银、铝、钨或钛；所述第二金属栅极的材料为金、银、铝、钨或钛；所述第三金属栅极的材料为金、银、铝、钨或钛。
可选的，采用湿法刻蚀工艺或灰化工艺去除所述伪栅极。
可选的，采用湿法刻蚀工艺去除所述第一侧墙、第二侧墙。
可选的，去除所述第一侧墙或第二侧墙的方法包括：对所述第一侧墙或第二侧墙进行H2或He注入，然后再采用湿法刻蚀工艺去除所述第一侧墙或第二侧墙，所述湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。
可选的，采用电容耦合离子注入工艺对所述第一侧墙或第二侧墙进行H2或He注入，偏置电源功率为0W～500W，压强为25mTorr～80mTorr，所述氢氟酸溶液的质量浓度为0.5％～2％。
可选的，还包括：以半导体衬底作为停止层，对所述介质层、第一金属栅结构、第二金属栅结构、第三金属栅结构以及硬掩膜层进行平坦化处理，去除位于半导体衬底上方的介质层、部分第一金属栅结构、部分第二金属栅结构、部分第三金属栅结构和硬掩膜层，暴露出半导体衬底、第一子鳍部、第二子鳍部和第三子鳍部的顶部表面。
为解决上述问题，本发明的技术方案还提供一种采用上述方法形成的鳍式场效应晶体管，包括：半导体衬底，位于半导体衬底上的鳍部；覆盖部分半导体衬底以及鳍部顶部表面的硬掩膜层，所述硬掩膜层为长条状；横跨所述硬掩膜层和鳍部的金属栅结构，所述金属栅结构覆盖鳍部侧壁、部分硬掩膜层的顶部和侧壁，包括第一金属栅结构、分别位于第一金属栅结构两侧的第二金属栅结构、第三金属栅结构；位于所述半导体衬底表面与金属栅结构表面齐平的介质层，所述介质层覆盖硬掩膜层和金属栅结构侧壁。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案所提供的鳍式场效应晶体管中，在半导体衬底上形成硬掩膜层，然后形成横跨硬掩膜层的伪栅结构，所述伪栅结构包括伪栅极、位于伪栅极两侧的第一侧墙和第二侧墙；然后在半导体衬底上形成表面与伪栅结构表面齐平的介质层；然后去除伪栅极，形成第一凹槽后刻蚀半导体衬底形成第一子鳍部，在第一凹槽内形成第一金属栅结构；去除第一侧墙，形成第二凹槽后刻蚀半导体衬底形成第二子鳍部，在第二凹槽内形成第二金属栅结构；去除第二侧墙，形成第三凹槽后刻蚀半导体衬底形成第三子鳍部，在第三凹槽内形成第三金属栅结构。上述方法形成的鳍式场效应晶体管的金属栅极结构包括第一金属栅结构、第二金属栅结构和第三金属栅结构，可以提高金属栅结构对于下方的鳍部沟道区域的控制能力，从而提高形成的鳍式场效应晶体管的性能。
进一步，所述第一金属栅结构包括第一栅介质层和位于第一栅介质层表面的第一金属栅极；所述第二金属栅结构包括第二栅介质层和位于第二栅介质层表面的第二金属栅极；所述第三金属栅结构包括第三栅介质层和位于第三栅介质层表面的第三金属栅极。所述第一金属栅极、第二金属栅极和第三金属栅极分别采用不同的金属材料。可以使得不同的金属栅结构具有不同的功函数，可以提高对沟道区域的控制能力，降低源漏穿通电流，并且，还能够提高鳍式场效应晶体管的高频工作性能。
进一步，去除所述第一侧墙或第二侧墙的方法包括：对所述第一侧墙或第二侧墙进行H2或He注入，然后再采用湿法刻蚀工艺去除所述第一侧墙或第二侧墙，所述湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。对所述第一侧墙或第二侧墙进行上述H2或He离子注入可以提高所述第一侧墙或第二侧墙内的N-H数量，并且使得第一侧墙或第二侧墙内的Si-N键发生断裂，从而提高所述第一侧墙、第二侧墙在氢氟酸溶液中的刻蚀速率，从而可以采用氢氟酸溶液对所述第一侧墙或第二侧墙进行湿法刻蚀，而避免采用磷酸溶液刻蚀，可以避免磷酸溶液容易导致的颗粒污染以及操作安全问题。
进一步，本发明的技术方案提供一种鳍式场效应晶体管，包括：半导体衬底，位于半导体衬底上的鳍部；覆盖部分半导体衬底以及鳍部顶部表面的硬掩膜层，所述硬掩膜层为长条状；横跨所述硬掩膜层和鳍部的金属栅结构，所述金属栅结构覆盖鳍部侧壁、部分硬掩膜层的顶部和侧壁，包括第一金属栅结构、分别位于第一金属栅结构两侧的第二金属栅结构、第三金属栅结构；位于所述半导体衬底表面与金属栅结构表面齐平的介质层，所述介质层覆盖硬掩膜层和金属栅结构侧壁。所述金属栅结构包括第一金属栅结构、第二金属栅结构和第三金属栅结构，可以提高金属栅结构对于下方的鳍部沟道区域的控制能力，从而提高形成的鳍式场效应晶体管的性能。
进一步，所述第一金属栅结构包括第一栅介质层和位于第一栅介质层表面的第一金属栅极；所述第二金属栅结构包括第二栅介质层和位于第二栅介质层表面的第二金属栅极；所述第三金属栅结构包括第三栅介质层和位于第三栅介质层表面的第三金属栅极。所述第一金属栅极、第二金属栅极和第三金属栅极分别采用不同的金属材料。可以使得不同的金属栅结构具有不同的功函数，可以提高对沟道区域的控制能力，降低源漏穿通电流，并且，还能够提高鳍式场效应晶体管的高频工作性能。
附图说明
图1是本发明的现有技术形成的鳍式场效应晶体管的结构示意图；
图2至图28是本发明的鳍式场效应晶体管的形成过程的结构示意图。
具体实施方式
现有技术形成的鳍式场效应晶体管的栅极结构通常栅介质层41(请参考图1)和位于栅介质层上的栅极42(请参考图1)，其中栅介质层41通常采用高K介质材料，例如氧化铪、氧化锆、氧化镧或氧化铝等；而栅极42一般采用金属材料，例如钨、金、铝或银等。现有技术的栅极42一般采用一种金属材料形成，功函数较为单一，导致栅极结构对沟道区域的控制力不够，所述鳍式场效应晶体经常会出现源漏穿通漏电流问题，并且鳍式场效应晶体管的高频工作性能还有待进一步的提高。
本发明的实施例中，形成具有第一金属栅结构、第二金属栅结构和第三金属栅结构的鳍式场效应晶体管，可以提高金属栅结构对于下方的鳍部沟道区域的控制能力，从而提高形成的鳍式场效应晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图2，提供半导体衬底100，形成覆盖部分半导体衬底100表面的硬掩膜层101，所述硬掩膜层101为长条状。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100为单晶硅衬底。
所述硬掩膜层101的材料可以是氮化硅或氧化硅等绝缘介质掩膜材料，还可以是氮化钛或氮化钽等金属掩膜材料。形成所述硬掩膜层101的方法包括：在所述半导体衬底100表面形成硬掩膜材料层之后，在所述硬掩膜材料层表面形成光刻胶层，对所述光刻胶层进行曝光显影，形成图形化光刻胶层；以所述图形化光刻胶层为掩膜刻蚀所述硬掩膜材料层，形成所述硬掩膜层101；去除所述图形化光刻胶层。所述硬掩膜层101为长条状，所述硬掩膜层101的宽度与后续形成的鳍式场效应晶体管的鳍部宽度对应。所述硬掩膜层101具有一定的厚度，后续在形成鳍部之后，能够对鳍部的顶部起到足够的保护作用。本实施例中，所述硬掩膜层101的厚度为10nm～100nm。
本实施例中，以形成两个平行排列的硬掩膜层101作为示例，在本发明的其他实施例中，也可以仅形成一个或两个以上分立且平行排列的硬掩膜层101。
请参考图3和图4，形成横跨所述硬掩膜层101的伪栅结构200，所述伪栅结构200覆盖部分硬掩膜层101的顶部和侧壁，包括伪栅极201和分别位于伪栅极201两侧的第一侧墙202、第二侧墙203。其中，图3为形成所述伪栅结构200的立体结构示意图，图4为沿图3中割线AA’的剖面侧视图。割线AA’平行于硬掩膜层101的长度方向，位于相邻硬掩膜层101之间。
所述伪栅结构200的形成方法包括：在所述半导体衬底100表面形成覆盖硬掩膜层101的伪栅极材料层之后，对所述伪栅极材料层进行图形化，形成横跨硬掩膜层101的伪栅极201；在半导体衬底100上形成侧墙材料层，并刻蚀所述侧墙材料层，形成分别位于伪栅极201两侧侧壁表面的第一侧墙202和第二侧墙203。
所述伪栅极201的材料为光刻胶、多晶硅、非晶硅、碳氧化硅或无定形碳。可以采用旋涂工艺形成所述伪栅极材料层。所述伪栅极材料层的材料与硬掩膜层101的材料不同，使得后续在对伪栅极材料层进行图形化时，所述伪栅极材料层与硬掩膜层101之间存在较大的刻蚀选择比，避免对硬掩膜层101造成损伤。本实施例中，所述伪栅极201的材料为碳氧化硅。在本发明的其他实施例中，也可以采用化学气相沉积工艺形成所述伪栅极材料层。
可以采用干法刻蚀工艺对所述伪栅极材料层进行图形化，以形成所述伪栅极201。所述干法刻蚀工艺可以采用包括CF4、C2F3、NF3或SF6等含氟气体作为刻蚀气体。在本发明的其他实施例中，所述伪栅极材料层的材料为光刻胶，可以直接对所述伪栅极材料层进行曝光显影，形成所述伪栅极201。所述伪栅极201后续被第一金属栅结构替代，所以所述伪栅极201的尺寸与待形成的第一金属栅结构尺寸一致。
所述第一侧墙202和第二侧墙203的材料为氮化硅或氧化硅。所述第一侧墙202、第二侧墙203的材料与硬掩膜层101的材料不同，使得后续在对侧墙材料层进行图形化时，所述侧墙材料层与硬掩膜层101之间存在较大的刻蚀选择比，避免对硬掩膜层101造成损伤。所述第一侧墙202、第二侧墙203后续分别被第二金属栅结构、第三金属栅结构替代，所以所述第一侧墙202、第二侧墙203的尺寸与待形成的第二金属栅结构、第三金属栅结构的尺寸一致。
所述伪栅极201的宽度为第一侧墙200或第二侧墙203宽度的1～3倍，从而使得后续形成的第一金属栅结构的宽度为第二金属栅结构或第三金属栅结构的宽度的1～3倍。在本发明的其他实施例中，可以根据器件性能需要，调整伪栅极201、第一侧墙200和第二侧墙203的宽度比例。通过改变所述伪栅极201、第一侧墙200和第二侧墙203宽度，可以调整后续形成的第一金属栅结构、第二金属栅结构以及第三金属栅结构对各自下方的沟道区域的控制能力，以及功函数值。
在本发明的其他实施例中，在形成所述伪栅结构200之后，还可以对所述伪栅结构两侧的半导体衬底进行源漏离子注入，在伪栅结构两侧的半导体衬底内形成源漏极，所述源漏离子注入的掺杂离子可以是N型或P型掺杂离子，与待形成的鳍式场效应晶体管的类型一致。
请参考图5至图6，在所述半导体衬底100上形成表面与伪栅结构200表面齐平的介质层300，所述介质层300覆盖硬掩膜层101(请参考图3)和伪栅结构200侧壁。图5为形成所述介质层300之后的立体示意图，图6为沿图5中割线AA’的剖面侧视示意图。
形成所述介质层300的方法包括：在所述半导体衬底100表面形成覆盖掩膜层101以及伪栅结构200的介质材料层；以所述伪栅结构200作为停止层，对所述介质材料层进行平坦化，形成介质层300，使所述介质层300的表面与伪栅结构200表面齐平。
所述介质材料层的材料为氧化硅、碳氧化硅或氮氧化硅，可以采用旋涂或化学气相沉积工艺形成所述介质材料层。本实施例中，所述介质材料层的材料为氧化硅，采用化学气相沉积工艺形成所述介质材料层。所述介质材料层的表面高于伪栅结构200的表面。可以采用化学机械研磨工艺对所述介质材料层进行平坦化，使形成的介质层300表面与伪栅结构200表面齐平，暴露出伪栅极201、第一侧墙202和第二侧墙203的顶部表面，便于后续去除所述伪栅极201、第一侧墙202和第二侧墙203。
请参考图7至图9，去除伪栅极201(请参考图5)，形成第一凹槽301，暴露出部分半导体衬底100和硬掩膜层101表面。图8为去除所述伪栅极201之后的立体示意图，图8为沿图7中割线AA’的剖面侧视示意图，图9为去除所述伪栅极201之后的俯视示意图。
可以采用湿法刻蚀工艺或灰化工艺去除所述伪栅极201，可以避免采用干法刻蚀去除伪栅极201的过程中，等离子体对半导体衬底100以及硬掩膜层101造成损伤。所述湿法刻蚀工艺选择对伪栅极201有较高选择性的刻蚀溶液，避免在刻蚀过程中对介质层300、第一侧墙202、第二侧墙203以及半导体衬底100、硬掩膜层101造成损伤。
去除所述伪栅极201之后，在第一侧墙202和第二侧墙203之间形成第一凹槽301，所述第一凹槽301暴露出部分硬掩膜层101的表面，以及未被硬掩膜层101覆盖的部分半导体衬底100的表面。
请参考图10至图11，以所述硬掩膜层101为掩膜刻蚀所述半导体衬底100，形成第一子鳍部102a。图11为沿图10中割线AA’的剖面侧视示意图。
采用干法刻蚀工艺刻蚀所述第一凹槽301底部未被硬掩膜层101覆盖的半导体衬底100，形成位于硬掩膜层101下方的第一子鳍部102a。本实施例中，所述干法刻蚀工艺为等离子体刻蚀工艺，所述等离子体刻蚀工艺采用的刻蚀气体为HBr和Cl2的混合气体作为刻蚀气体，O2作为缓冲气体，其中HBr的流量为50sccm～1000sccm，Cl2的流量为50sccm～1000sccm，O2的流量为5sccm～20sccm，压强为5mTorr～50mTorr，功率为400W～750W，O2的气体流量为5sccm～20sccm，温度为40℃～80℃，偏置电压为100V～250V。上述等离子体刻蚀工艺对半导体衬底100具有较高的刻蚀选择性，能够对所述半导体衬底100进行各向异性刻蚀。在刻蚀所述第一凹槽301底部的半导体衬底100的过程中，所述第一侧墙202、第二侧墙203以及介质层300对其他区域的半导体衬底100进行保护，从而仅在第一凹槽301下方形成第一子鳍部102a，使得第一凹槽301的深度增加。
所述第一子鳍部102a的宽度由硬掩膜层101的宽度决定，本实施例中，形成的第一子鳍部102a的侧壁与半导体衬底100表面垂直，在本发明的其他实施例中，所述第一子鳍部102a还可以具有倾斜侧壁，使得第一子鳍部102a的底部宽度小于顶部宽度。
请参考图12至图13，在所述第一凹槽301(请参考图10)内形成第一金属栅结构401。图12为形成第一金属栅结构401之后的立体结构示意图，图13为沿图12中割线AA’的剖面侧视示意图。
所述第一金属栅结构401填充满第一凹槽301，横跨所述第一凹槽301内的硬掩膜层101及第一子鳍部102a，覆盖所述第一子鳍部102a的侧壁和硬掩膜层101的侧壁及顶部。
所述第一金属栅结构401包括第一栅介质层和位于第一栅介质层表面的第一金属栅极。所述第一栅介质层的材料为氧化铪、氧化锆、氧化镧、氧化铝或硅氧化铪等高K介质材料。所述第一金属栅极的材料为金、银、铝、钨或钛等金属栅极材料。本实施例中，所述第一栅介质层的材料为氧化铪，所述第一金属栅极的材料为银。
所述第一金属栅结构401的形成方法包括：在所述第一凹槽301内壁表面、第一侧墙202、第二侧墙203以及介质层300表面形成第一栅介质材料层；在所述第一栅介质材料层表面形成填充满第一凹槽301的第一金属栅极材料层；以所述介质层300作为停止层，对所述第一金属栅极材料层和第一栅介质材料层进行平坦化处理，形成位于第一凹槽301内的第一金属栅结构401，所述第一金属栅结构401的表面与介质层300的表面齐平。
本实施例中，所述第一金属栅结构401同时横跨两个第一子鳍部102a，并且覆盖第一子鳍部102a的侧壁，所述第一子鳍部102a的侧壁表面作为鳍式场效应晶体管的部分沟道区域，受到第一金属栅结构401的控制，位于所述第一子鳍部102a侧壁表面的沟道区域的开启阈值电压以及开关频率等受到所述第一金属栅结构401的功函数等性质影响。
请参考图14至图15，去除第一侧墙202(请参考图12)，形成第二凹槽302，暴露出部分半导体衬底100和硬掩膜层101的表面。
可以采用湿法刻蚀工艺去除所述第一侧墙202，可以避免采用干法刻蚀去除第一侧墙202的过程中，等离子体对半导体衬底100以及硬掩膜层101造成损伤。在去除所述第一侧墙202之前，还需要形成覆盖所述第二侧墙203的保护层，在去除保护第一侧墙202的过程中，保护所述第二侧墙203，在去除所述第一侧墙202之后，去除所述保护层。所述保护层的材料可以是光刻胶等与第一侧墙202材料不同的掩膜材料。
所述湿法刻蚀工艺选择对第一侧墙202有较高选择性的刻蚀溶液，避免在刻蚀过程中对介质层300、半导体衬底100、硬掩膜层101造成损伤。本实施例中，所述第一侧墙202的材料为氮化硅，所述湿法刻蚀工艺可以采用磷酸溶液作为刻蚀溶液。
在本发明的其他实施例中，可以在形成覆盖第二侧墙203的保护层之后，对所述第一侧墙202进行H2或He离子注入，然后再采用湿法刻蚀工艺去除所述第一侧墙202，所述湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。
具体的，可以采用电容耦合离子注入工艺对所述第一侧墙202进行H2或He注入，偏置电源功率为0W～500W，压强为25mTorr～80mTorr。所述湿法刻蚀过程中，所述氢氟酸溶液的质量浓度为0.5％～2％。
对所述第一侧墙202进行上述H2或He离子注入可以提高所述第一侧墙202内的N-H数量，并且使得第一侧墙202内的Si-N键发生断裂，从而提高所述第一侧墙202在氢氟酸溶液中的刻蚀速率，从而在对所述第一侧墙202内进行H2或He离子注入之后，可以采用氢氟酸溶液对所述第一侧墙202进行湿法刻蚀，而避免采用磷酸溶液刻蚀去除所述第一侧墙202。由于采用磷酸溶液进行湿法刻蚀，通常会导致颗粒污染问题，并且磷酸溶液在刻蚀过程中通常需要140℃～180℃左右的高温，容易引发操作安全问题。所以，采用上述方法，对第一侧墙202进行上述H2或He离子注入之后，再采用氢氟酸溶液去除第一侧墙202，可以避免采用磷酸溶液所导致的问题。
去除所述第一侧墙202之后，在介质层300和第一金属栅结构401之间形成第二凹槽302，所述第二凹槽302暴露出部分硬掩膜层101的表面，以及未被硬掩膜层101覆盖的部分半导体衬底100的表面。
请参考图16至图17，以所述硬掩膜层101为掩膜刻蚀所述半导体衬底100，形成第二子鳍部102b。图17为沿图16中割线AA’的剖面侧视示意图。
采用等干法刻蚀工艺刻蚀所述第二凹槽302底部未被硬掩膜层101覆盖的半导体衬底100，形成位于硬掩膜层101下方的第二子鳍部102b。本实施例中，所述干法刻蚀工艺为等离子体刻蚀工艺，所述等离子体刻蚀工艺采用的刻蚀气体为HBr和Cl2的混合气体作为刻蚀气体，O2作为缓冲气体，其中HBr的流量为50sccm～1000sccm，Cl2的流量为50sccm～1000sccm，O2的流量为5sccm～20sccm，压强为5mTorr～50mTorr，功率为400W～750W，O2的气体流量为5sccm～20sccm，温度为40℃～80℃，偏置电压为100V～250V。上述等离子体刻蚀工艺对半导体衬底100具有较高的刻蚀选择性，能够对所述半导体衬底100进行各向异性刻蚀。在刻蚀所述第二凹槽302底部的半导体衬底100的过程中，所述第一金属栅结构401、第二侧墙203以及介质层300对其他区域的半导体衬底100进行保护，从而仅在第二凹槽302下方形成第二子鳍部102b，使得第二凹槽302的深度增加。
所述第二子鳍部102b的宽度由硬掩膜层101的宽度决定，本实施例中，形成的第二子鳍部102b的侧壁与半导体衬底100表面垂直，在本发明的其他实施例中，所述第二子鳍部102b还可以具有倾斜侧壁，使得第二子鳍部102b的底部宽度小于顶部宽度。
请参考图18至图19，在所述第二凹槽302(请参考图16)内形成第二金属栅结构402。图19为沿图18中割线AA’的剖面侧视示意图。
所述第二金属栅结构402填充满第二凹槽302，横跨所述第二凹槽302内的硬掩膜层101及第二子鳍部102b，覆盖所述第二子鳍部102b的侧壁和硬掩膜层101的侧壁及顶部。
所述第二金属栅结构402包括第二栅介质层和位于第二栅介质层表面的第二金属栅极。所述第二栅介质层的材料为氧化铪、氧化锆、氧化镧、氧化铝或硅氧化铪等高K介质材料。所述第二金属栅极的材料为金、银、铝、钨或钛等金属栅极材料。本实施例中，所述第二栅介质层的材料为氧化铪，所述第二金属栅极的材料为金。
所述第二金属栅结构402的形成方法包括：在所述第二凹槽302内壁表面、第一金属栅结构401、第二侧墙203以及介质层300表面形成第二栅介质材料层；在所述第二栅介质材料层表面形成填充满第二凹槽302的第二金属栅极材料层；以所述介质层300作为停止层，对所述第二金属栅极材料层和第二栅介质材料层进行平坦化处理，形成位于第二凹槽302内的第二金属栅结构402，所述第二金属栅结构402的表面与介质层300的表面齐平。
本实施例中，所述第二金属栅结构402同时横跨两个第二子鳍部102b，并且覆盖第二子鳍部102b的侧壁，所述第二子鳍部102b的侧壁表面作为鳍式场效应晶体管的部分沟道区域，受到第二金属栅结构402的控制，位于所述第二子鳍部102b侧壁表面的沟道区域的开启阈值电压以及开关频率等受到所述第二金属栅结构402b的功函数等性质影响。
本实施例中，所述第二金属栅结构402的第二金属栅极材料与第一金属栅结构401的第一金属栅极的材料不同，所以，所述第二金属栅结构402与第一金属栅结构401具有不同的功函数，对各自下方的沟道区域具有不同的控制能力。可以根据器件的性能需求，调整所述第二金属栅结构402与第一金属栅结构401中第二金属栅极、第一金属栅极的材料。
请参考图20至图21，去除第二侧墙203(请参考图18)，形成第三凹槽303，暴露出部分半导体衬底100和硬掩膜层101表面。图21为沿图20中割线AA’的剖面侧视示意图。
可以采用湿法刻蚀工艺去除所述第二侧墙203，可以避免采用干法刻蚀去除第二侧墙203的过程中，等离子体对半导体衬底100以及硬掩膜层101造成损伤。
可以采用与前述去除第一侧墙202(请参考图12)相同的方法去除所述第二侧墙203，在此不再赘述。
去除所述第二侧墙203之后，在介质层300和第一金属栅结构401之间形成第三凹槽303，所述第三凹槽303暴露出部分硬掩膜层101的表面，以及未被硬掩膜层101覆盖的部分半导体衬底100的表面。
请参考图22至图23，以所述硬掩膜层101为掩膜刻蚀所述半导体衬底100，形成第三子鳍部102c。
采用干法刻蚀工艺刻蚀所述第三凹槽303底部未被硬掩膜层101覆盖的半导体衬底100，形成位于硬掩膜层101下方的第三子鳍部102c。本实施例中，所述干法刻蚀工艺为等离子体刻蚀工艺，所述等离子体刻蚀工艺采用的刻蚀气体为HBr和Cl2的混合气体作为刻蚀气体，O2作为缓冲气体，其中HBr的流量为50sccm～1000sccm，Cl2的流量为50sccm～1000sccm，O2的流量为5sccm～20sccm，压强为5mTorr～50mTorr，功率为400W～750W，O2的气体流量为5sccm～20sccm，温度为40℃～80℃，偏置电压为100V～250V。上述等离子体刻蚀工艺对半导体衬底100具有较高的刻蚀选择性，能够对所述半导体衬底100进行各向异性刻蚀。在刻蚀所述第三凹槽303底部的半导体衬底100的过程中，所述第一金属栅结构401、第二金属栅结构402以及介质层300对其他区域的半导体衬底100进行保护，从而仅在第三凹槽303下方形成第三子鳍部102c，使得第三凹槽303的深度增加。
所述第三子鳍部102c的宽度由硬掩膜层101的宽度决定，本实施例中，形成的第三子鳍部102c的侧壁与半导体衬底100表面垂直，在本发明的其他实施例中，所述第三子鳍部102c还可以具有倾斜侧壁，使得第三子鳍部102c的底部宽度小于顶部宽度。
请参考图24至图26，在所述第三凹槽303(请参考图22)内形成第三金属栅结构403。图25为沿图4中割线AA’的剖面侧视示意图，图26为沿割线BB’的剖面示意图，割线BB’平行于硬掩膜层101的长度方向，位于硬掩膜层101所在位置。
所述第三金属栅结构403填充满第三凹槽303，横跨所述第三凹槽303内的硬掩膜层101及第三子鳍部102c，覆盖所述第三子鳍部102c的侧壁和硬掩膜层101的侧壁及顶部。
所述第三金属栅结构403包括第三栅介质层和位于第三栅介质层表面的第三金属栅极。所述第三栅介质层的材料为氧化铪、氧化锆、氧化镧、氧化铝或硅氧化铪等高K介质材料。所述第三金属栅极的材料为金、银、铝、钨或钛等金属栅极材料。本实施例中，所述第三栅介质层的材料为氧化铪，所述第三金属栅极的材料为铝。
所述第三金属栅结构403的形成方法包括：在所述第三凹槽303内壁表面、第一金属栅结构401、第二金属栅结构402以及介质层300表面形成第三栅介质材料层；在所述第三栅介质材料层表面形成填充满第三凹槽303的第三金属栅极材料层；以所述介质层300作为停止层，对所述第三金属栅极材料层和第三栅介质材料层进行平坦化处理，形成位于第三凹槽303内的第三金属栅结构403，所述第三金属栅结构403的表面与介质层300的表面齐平。
本实施例中，所述第三金属栅结构403同时横跨两个第三子鳍部102c，并且覆盖第三子鳍部102c的侧壁，所述第三子鳍部102c的侧壁表面作为鳍式场效应晶体管的部分沟道区域，受到第三金属栅结构403的控制，位于所述第三子鳍部102c侧壁表面的沟道区域的开启阈值电压以及开关频率等受到所述第三金属栅结构402c的功函数等性质影响。
本实施例中，所述第三金属栅结构403的第三金属栅极材料与第一金属栅结构401的第一金属栅极的材料、第二金属栅结构402的第二金属栅极材料不同，所以，所述第三金属栅结构403与第一金属栅结构401、第二金属栅结构402具有不同的功函数，对各自下方的沟道区域具有不同的控制能力。可以根据器件的性能需求，调整所述第三金属栅结构403、第二金属栅结构402与第一金属栅结构401中第三金属栅极、第二金属栅极、第一金属栅极的材料。
所述第一子鳍部102a、第二子鳍部102b和第三子鳍部103c构成鳍式场效应晶体管的鳍部，而所述第一金属栅结构401、第二金属栅结构402和第三金属栅结构403构成鳍式场效应晶体管的金属栅结构，并且，所述第一金属栅结构401、第二金属栅结构402和第三金属栅结构403分别覆盖第一子鳍部102a、第二子鳍部102b和第三子鳍部103c的侧壁，分别对第一子鳍部102a、第二子鳍部102b和第三子鳍部103c的侧壁表面的沟道区域进行控制。所述第一金属栅结构401、第二金属栅结构402和第三金属栅结构403分别采用不同的金属材料作为金属栅极材料，可以使得不同的金属栅结构具有不同的功函数，可以提高对沟道区域的控制能力，降低源漏穿通电流，并且，还能够提高鳍式场效应晶体管的高频工作性能。
请参考图27至28，以半导体衬底100表面作为停止层，对所述介质层300(请参考图24)、第一金属栅结构401、第二金属栅结构402、第三金属栅结构403以及硬掩膜层101(请参考图26)进行平坦化处理，去除位于半导体衬底100上方的介质层300、部分第一金属栅结构401、部分第二金属栅结构402、部分第三金属栅结构403和硬掩膜层101，暴露出半导体衬底100、第一子鳍部102a、第二子鳍部102b和第三子鳍部102c的顶部表面。图28为沿图27中割线AA’的剖面侧视示意图。
位于第一子鳍部102a、第二子鳍部102b和第三子鳍部102c以及第一金属栅结构401、第二金属栅结构402、第三金属栅结构403两侧的半导体衬底100作为鳍式场效应晶体管的源漏极。
可以通过化学机械掩膜工艺进行上述平坦化处理，暴露出半导体衬底100、第一子鳍部102a、第二子鳍部102b和第三子鳍部102c的顶部表面。便于后续在所述源漏极以及金属栅极结构表面形成金属互连结构。
在本发明的其他实施例中，也可以不进行上述平坦化处理。
本发明的实施例中，还提供一种采用上述方法形成的鳍式场效应晶体管。
请参考图24至26，为所述鳍式场效应晶体管的结构示意图，其中图25为沿图24中割线AA’的剖面侧视示意图，图26为沿图24中割线BB’的剖面示意图。
所述鳍式场效应晶体管包括：半导体衬底100，位于半导体衬底100上的鳍部；覆盖部分半导体衬底100以及鳍部顶部表面的硬掩膜层101，所述硬掩膜层101为长条状；
横跨所述硬掩膜层101和鳍部的金属栅结构，所述金属栅结构覆盖鳍部侧壁、部分硬掩膜层101的顶部和侧壁，包括第一金属栅结构401、分别位于第一金属栅结构401两侧的第二金属栅结构402、第三金属栅结构403；位于所述半导体衬底100表面与金属栅结构表面齐平的介质层300，所述介质层300覆盖硬掩膜层101和金属栅结构侧壁。
所述鳍部包括第一子鳍部102a、第二子鳍部102b和第三子鳍部103b，所述第一金属栅结构401覆盖第一子鳍部102a的侧壁，第二金属栅结构402覆盖第二子鳍部102b的侧壁，第三金属栅结构403覆盖第三子鳍部102c的侧壁。
所述第一金属栅结构401包括第一栅介质层和位于第一栅介质层表面的第一金属栅极。所述第一栅介质层的材料为氧化铪、氧化锆、氧化镧、氧化铝或硅氧化铪等高K介质材料。所述第一金属栅极的材料为金、银、铝、钨或钛等金属栅极材料。本实施例中，所述第一栅介质层的材料为氧化铪，所述第一金属栅极的材料为银。
所述第二金属栅结构402包括第二栅介质层和位于第二栅介质层表面的第二金属栅极。所述第二栅介质层的材料为氧化铪、氧化锆、氧化镧、氧化铝或硅氧化铪等高K介质材料。所述第二金属栅极的材料为金、银、铝、钨或钛等金属栅极材料。本实施例中，所述第二栅介质层的材料为氧化铪，所述第二金属栅极的材料为金。
所述第三金属栅结构403包括第三栅介质层和位于第三栅介质层表面的第三金属栅极。所述第三栅介质层的材料为氧化铪、氧化锆、氧化镧、氧化铝或硅氧化铪等高K介质材料。所述第三金属栅极的材料为金、银、铝、钨或钛等金属栅极材料。本实施例中，所述第三栅介质层的材料为氧化铪，所述第三金属栅极的材料为铝。
所述硬掩膜层101的材料为氮化硅、氧化硅、氮化钛或氮化钽。
所述介质层300的材料为氧化硅、碳氧化硅或氮氧化硅。
所述鳍式场效应晶体管还包括位于金属栅结构两侧的半导体衬底100内的源漏极。
所述鳍式场效应晶体管的金属栅结构中，所述第一金属栅结构401、第二金属栅结构402和第三金属栅结构403分别采用不同的金属材料作为金属栅极材料，可以使得不同的金属栅结构具有不同的功函数，可以提高对沟道区域的控制能力，降低源漏穿通电流，并且，还能够提高鳍式场效应晶体管的高频工作性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
形成覆盖部分半导体衬底表面的硬掩膜层，所述硬掩膜层为长条状；
形成横跨所述硬掩膜层的伪栅结构，所述伪栅结构覆盖部分硬掩膜层的顶部和侧壁，包括伪栅极和分别位于伪栅极两侧的第一侧墙、第二侧墙；
在所述半导体衬底上形成表面与伪栅结构表面齐平的介质层，所述介质层覆盖硬掩膜层和伪栅结构侧壁；
去除伪栅极，形成第一凹槽，暴露出部分半导体衬底和硬掩膜层表面；
以所述硬掩膜层为掩膜刻蚀所述半导体衬底，形成第一子鳍部；
在所述第一凹槽内形成第一金属栅结构；
去除第一侧墙，形成第二凹槽，暴露出部分半导体衬底和硬掩膜层表面；
以所述硬掩膜层为掩膜刻蚀所述半导体衬底，形成第二子鳍部；
在所述第二凹槽内形成第二金属栅结构；
去除第二侧墙，形成第三凹槽，暴露出部分半导体衬底和硬掩膜层表面；
以所述硬掩膜层为掩膜刻蚀所述半导体衬底，形成第三子鳍部；
在所述第三凹槽内形成第三金属栅结构。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述伪栅结构的形成方法包括：在所述半导体衬底表面形成覆盖硬掩膜层的伪栅极材料层之后，对所述伪栅极材料层进行图形化，形成横跨硬掩膜层的伪栅极；在半导体衬底上形成侧墙材料层，并刻蚀所述侧墙材料层，形成分别位于伪栅极两侧侧壁表面的第一侧墙和第二侧墙。
3.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述硬掩膜层的材料为氮化硅、氧化硅、氮化钛或氮化钽。
4.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述伪栅极的材料为光刻胶、多晶硅、非晶硅、碳氧化硅或无定形碳。
5.根据权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，采用旋涂工艺形成所述伪栅极材料层。
6.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一侧墙的材料为氮化硅或氧化硅；第二侧墙的材料为氮化硅或氧化硅。
7.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成两个以上分立且平行排列的硬掩膜层。
8.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述介质层的方法包括：在所述半导体衬底表面形成覆盖掩膜层以及伪栅结构的介质材料层；以所述伪栅结构作为停止层，对所述介质材料层进行平坦化，形成介质层，使所述介质层的表面与伪栅结构表面齐平。
9.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述介质层的材料为氧化硅、碳氧化硅或氮氧化硅。
10.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在形成所述伪栅结构之后，对所述伪栅结构两侧的半导体衬底进行源漏离子注入，在伪栅结构两侧的半导体衬底内形成源漏极。
11.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一金属栅结构包括第一栅介质层和位于第一栅介质层表面的第一金属栅极；所述第二金属栅结构包括第二栅介质层和位于第二栅介质层表面的第二金属栅极；所述第三金属栅结构包括第三栅介质层和位于第三栅介质层表面的第三金属栅极。
12.根据权利要求11所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一栅介质层的材料为氧化铪、氧化锆、氧化镧、氧化铝或硅氧化铪；所述第二栅介质层的材料为氧化铪、氧化锆、氧化镧、氧化铝或硅氧化铪；所述第三栅介质层的材料为氧化铪、氧化锆、氧化镧、氧化铝或硅氧化铪。
13.根据权利要求11所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一金属栅极、第二金属栅极和第三金属栅极分别采用不同的金属材料。
14.根据权利要求13所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一金属栅极的材料为金、银、铝、钨或钛；所述第二金属栅极的材料为金、银、铝、钨或钛；所述第三金属栅极的材料为金、银、铝、钨或钛。
15.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，采用湿法刻蚀工艺或灰化工艺去除所述伪栅极。
16.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，采用湿法刻蚀工艺去除所述第一侧墙、第二侧墙。
17.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，去除所述第一侧墙或第二侧墙的方法包括：对所述第一侧墙或第二侧墙进行H2或He注入，然后再采用湿法刻蚀工艺去除所述第一侧墙或第二侧墙，所述湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。
18.根据权利要求17所述的鳍式场效应晶体管的形成方法，其特征在于，采用电容耦合离子注入工艺对所述第一侧墙或第二侧墙进行H2或He注入，偏置电源功率为0W～500W，压强为25mTorr～80mTorr，所述氢氟酸溶液的质量浓度为0.5％～2％。
19.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：以半导体衬底作为停止层，对所述介质层、第一金属栅结构、第二金属栅结构、第三金属栅结构以及硬掩膜层进行平坦化处理，去除位于半导体衬底上方的介质层、部分第一金属栅结构、部分第二金属栅结构、部分第三金属栅结构和硬掩膜层，暴露出半导体衬底、第一子鳍部、第二子鳍部和第三子鳍部的顶部表面。
20.一种根据权利要求1至19中任一权利要求所述方法形成的鳍式场效应晶体管，其特征在于，包括：
半导体衬底，位于半导体衬底上的鳍部；
覆盖部分半导体衬底以及鳍部顶部表面的硬掩膜层，所述硬掩膜层为长条状；
横跨所述硬掩膜层和鳍部的金属栅结构，所述金属栅结构覆盖鳍部侧壁、部分硬掩膜层的顶部和侧壁，包括第一金属栅结构、分别位于第一金属栅结构两侧的第二金属栅结构、第三金属栅结构；
位于所述半导体衬底表面与金属栅结构表面齐平的介质层，所述介质层覆盖硬掩膜层和金属栅结构侧壁。
CN201510149625.9A 2015-03-31 2015-03-31 鳍式场效应晶体管及其形成方法 Active CN106158637B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510149625.9A CN106158637B (zh) 2015-03-31 2015-03-31 鳍式场效应晶体管及其形成方法
US15/059,434 US9564512B2 (en) 2015-03-31 2016-03-03 Fin field-effect transistor and fabrication method thereof
US15/368,812 US9755080B2 (en) 2015-03-31 2016-12-05 Fin field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510149625.9A CN106158637B (zh) 2015-03-31 2015-03-31 鳍式场效应晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN106158637A true CN106158637A (zh) 2016-11-23
CN106158637B CN106158637B (zh) 2019-04-26

Family

ID=57015276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510149625.9A Active CN106158637B (zh) 2015-03-31 2015-03-31 鳍式场效应晶体管及其形成方法

Country Status (2)

Country Link
US (2) US9564512B2 (zh)
CN (1) CN106158637B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698163A (zh) * 2017-10-20 2019-04-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN111952357A (zh) * 2019-05-15 2020-11-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112086401A (zh) * 2019-06-12 2020-12-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN114093946A (zh) * 2021-09-18 2022-02-25 上海华力集成电路制造有限公司 提升FinFET的交流性能的结构和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728401A (zh) * 2004-07-29 2006-02-01 株式会社瑞萨科技 半导体器件及其制造方法
US20140117464A1 (en) * 2011-06-10 2014-05-01 International Business Machines Corporation Fin-Last Replacement Metal Gate FinFET
CN103972177A (zh) * 2013-01-25 2014-08-06 瑞萨电子株式会社 半导体器件的制造方法
CN104425279A (zh) * 2013-09-04 2015-03-18 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法、半导体器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099517A (ja) * 2010-10-29 2012-05-24 Sony Corp 半導体装置及び半導体装置の製造方法
US20140234486A1 (en) * 2011-10-03 2014-08-21 Specialites Pet Food Meat tissue digests having enhanced palatability for use in pet food
US8617961B1 (en) * 2012-07-18 2013-12-31 International Business Machines Corporation Post-gate isolation area formation for fin field effect transistor device
US9093376B2 (en) * 2012-10-24 2015-07-28 International Business Machines Corporation Replacement metal gate FinFET
CN103943499B (zh) * 2013-01-22 2016-08-31 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US9171927B2 (en) * 2013-03-26 2015-10-27 GlobalFoundries, Inc. Spacer replacement for replacement metal gate semiconductor devices
US9082788B2 (en) * 2013-05-31 2015-07-14 Stmicroelectronics, Inc. Method of making a semiconductor device including an all around gate
US9502518B2 (en) * 2014-06-23 2016-11-22 Stmicroelectronics, Inc. Multi-channel gate-all-around FET
CN105502280B (zh) * 2014-09-24 2017-05-24 中芯国际集成电路制造(上海)有限公司 Mems器件的形成方法
CN105575946A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9768272B2 (en) * 2015-09-30 2017-09-19 International Business Machines Corporation Replacement gate FinFET process using a sit process to define source/drain regions, gate spacers and a gate cavity

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728401A (zh) * 2004-07-29 2006-02-01 株式会社瑞萨科技 半导体器件及其制造方法
US20140117464A1 (en) * 2011-06-10 2014-05-01 International Business Machines Corporation Fin-Last Replacement Metal Gate FinFET
CN103972177A (zh) * 2013-01-25 2014-08-06 瑞萨电子株式会社 半导体器件的制造方法
CN104425279A (zh) * 2013-09-04 2015-03-18 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法、半导体器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698163A (zh) * 2017-10-20 2019-04-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN111952357A (zh) * 2019-05-15 2020-11-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111952357B (zh) * 2019-05-15 2024-04-19 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112086401A (zh) * 2019-06-12 2020-12-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN114093946A (zh) * 2021-09-18 2022-02-25 上海华力集成电路制造有限公司 提升FinFET的交流性能的结构和方法

Also Published As

Publication number Publication date
US20160293727A1 (en) 2016-10-06
CN106158637B (zh) 2019-04-26
US9755080B2 (en) 2017-09-05
US20170084747A1 (en) 2017-03-23
US9564512B2 (en) 2017-02-07

Similar Documents

Publication Publication Date Title
CN105097701B (zh) 静态存储单元的形成方法
US8936986B2 (en) Methods of forming finfet devices with a shared gate structure
CN105470132A (zh) 鳍式场效应管的形成方法
CN106684144A (zh) 半导体结构的制造方法
CN108511523B (zh) 半导体结构及其形成方法
CN106653691A (zh) 半导体结构的制造方法
CN104979198A (zh) 鳍式场效应晶体管的形成方法
CN107481933B (zh) 半导体结构及其制造方法
CN104517901B (zh) Cmos晶体管的形成方法
CN106158637A (zh) 鳍式场效应晶体管及其形成方法
CN106158638B (zh) 鳍式场效应晶体管及其形成方法
US10748816B2 (en) Semiconductor device and fabrication method thereof
US11742427B2 (en) Semiconductor device
CN108538724B (zh) 半导体结构及其形成方法
US9991385B2 (en) Enhanced volume control by recess profile control
CN106876335A (zh) 半导体结构的制造方法
CN107785265B (zh) 半导体器件的形成方法
CN106328694A (zh) 半导体结构的形成方法
CN106952819B (zh) 鳍式场效应晶体管的形成方法
CN104064469A (zh) 半导体器件制造方法
CN106876273A (zh) 半导体结构的制造方法
CN104103506A (zh) 半导体器件制造方法
CN107919326A (zh) 鳍式场效应管及其形成方法
CN106328530A (zh) 鳍式场效应晶体管及其形成方法
CN105097522A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant