CN106684144A - 半导体结构的制造方法 - Google Patents

半导体结构的制造方法 Download PDF

Info

Publication number
CN106684144A
CN106684144A CN201510746439.3A CN201510746439A CN106684144A CN 106684144 A CN106684144 A CN 106684144A CN 201510746439 A CN201510746439 A CN 201510746439A CN 106684144 A CN106684144 A CN 106684144A
Authority
CN
China
Prior art keywords
pseudo
layer
fin
gate
grid structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510746439.3A
Other languages
English (en)
Other versions
CN106684144B (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510746439.3A priority Critical patent/CN106684144B/zh
Priority to US15/335,248 priority patent/US9911833B2/en
Priority to EP16196137.0A priority patent/EP3166136A1/en
Publication of CN106684144A publication Critical patent/CN106684144A/zh
Application granted granted Critical
Publication of CN106684144B publication Critical patent/CN106684144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构的制造方法，包括：形成包括周边区和核心区的衬底、凸出于周边区衬底的第一鳍部和凸出于核心区衬底的第二鳍部；在周边区形成第一伪栅结构，包括第一伪栅氧化层和第一伪栅电极层，在核心区形成第二伪栅结构，包括第二伪栅氧化层和第二伪栅电极层；去除第一伪栅结构和第二伪栅结构；在第一鳍部表面形成栅氧化层；在第一鳍部表面形成第一栅极结构，在第二鳍部表面形成第二栅极结构。本发明在形成第一栅极结构之前，先去除第一伪栅氧化层，然后形成第一栅氧化层，所述第一栅氧化层具有良好的膜层质量，从而提高了周边区器件的第一栅极结构的质量，进而使形成的半导体器件的电学性能得到提高。

Description

半导体结构的制造方法
技术领域
本发明涉及半导体领域，尤其涉及一种半导体结构的制造方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。
鳍式场效应管按照功能区分主要分为核心(Core)器件和周边(I/O)器件(或称为输入/输出器件)。按照鳍式场效应管的电性类型区分，核心器件可分为核心NMOS器件和核心PMOS器件，周边器件可分为周边NMOS器件和周边PMOS器件。
通常情况下，周边器件的工作电压比核心器件的工作电压大的多。为防止电击穿等问题，当器件的工作电压越大时，要求器件的栅介质层的厚度越厚，因此，周边器件的栅介质层的厚度通常大于核心器件的栅介质层的厚度。
但是，现有技术形成的半导体器件的电学性能较差。
发明内容
本发明解决的问题是提供一种半导体结构的制造方法，提高半导体器件的电学性能。
为解决上述问题，本发明提供一种半导体结构的制造方法。包括如下步骤：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述衬底包括周边区和核心区，凸出于所述周边区衬底的鳍部为第一鳍部，凸出于所述核心区衬底的鳍部为第二鳍部；在所述第一鳍部表面形成第一伪栅结构，所述第一伪栅结构包括第一伪栅氧化层和第一伪栅电极层，在所述第二鳍部表面形成第二伪栅结构，所述第二伪栅结构包括第二伪栅氧化层和第二伪栅电极层；在所述半导体基底表面形成介质层，所述介质层与所述第一伪栅结构和第二伪栅结构齐平并露出所述第一伪栅电极层和第二伪栅电极层；去除所述第一伪栅电极层，暴露出部分第一伪栅氧化层并在所述介质层内形成第一开口，去除所述第二伪栅电极层，暴露出部分第二伪栅氧化层并在所述介质层内形成第二开口；去除所述第一开口底部的第一伪栅氧化层，暴露出所述第一鳍部的部分表面；在所述第一开口底部的第一鳍部表面形成第一栅氧化层；形成所述第一栅氧化层之后，去除所述第二开口底部的第二伪栅氧化层，暴露出所述第二鳍部的部分表面；在所述第一栅氧化层表面、第一开口侧壁以及第二开口的底部和侧壁上形成栅介质层；在所述第一开口和第二开口中填充金属层，位于所述第一开口中的第一栅氧化层、栅介质层和金属层构成第一栅极结构，位于所述第二开口中的栅介质层和金属层构成第二栅极结构。
可选的，所述第一栅氧化层的材料为氧化硅。
可选的，形成所述第一栅氧化层的工艺为原位蒸汽生成氧化工艺。
可选的，所述原位蒸汽生成氧化工艺的工艺参数包括：提供O2和H2，O2流量为1sccm至30sccm，H2流量为1.5sccm至15sccm，腔室温度为700摄氏度至1200摄氏度。
可选的，所述栅介质层的材料为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。
可选的，所述核心区为N型区或P型区，所述周边区为N型区或P型区，所述核心区和周边区类型相同。
可选的，在所述第一栅氧化层表面、第一开口侧壁以及第二开口的底部和侧壁上形成栅介质层后，在所述第一开口和第二开口中填充金属层之前，还包括：在所述栅介质层表面形成功函数层；
所述核心区和周边区为N型区，所述功函数层为N型功函数材料；所述核心区和周边区为P型区，所述功函数层为P型功函数材料。
可选的，所述核心区和周边区为N型区，所述功函数层的材料包括TiAl、TaAlN、TiAlN、MoN、TaCN和AlN中的一种或几种；或者，所述核心区和周边区为P型区，所述功函数层的材料包括Ta、TiN、TaN、TaSiN和TiSiN中的一种或几种。
可选的，形成所述第一伪栅结构和第二伪栅结构的步骤包括：形成覆盖所述第一鳍部和第二鳍部表面的伪栅氧化膜；在所述伪栅氧化膜表面形成伪栅电极膜；在所述伪栅电极膜表面形成第一图形层，所述第一图形层的位置、形状和尺寸与后续形成的伪栅电极层的位置、形状和尺寸相同；以所述第一图形层为掩膜，依次刻蚀所述伪栅电极膜和伪栅氧化膜，在所述周边区的第一鳍部表面形成第一伪栅结构，在所述核心区的第二鳍部表面形成第二伪栅结构，所述第一伪栅结构包括第一伪栅氧化层和第一伪栅电极层，所述第二伪栅结构包括第二伪栅氧化层和第二伪栅电极层；去除所述第一图形层。
可选的，在同一道工艺步骤中，刻蚀去除所述第一伪栅电极层和第二伪栅电极层。
可选的，刻蚀去除所述第一伪栅电极层和第二伪栅电极层的步骤包括：采用干法刻蚀工艺刻蚀去除所述第一伪栅电极层和第二伪栅电极层。
可选的，去除所述第一开口底部的第一伪栅氧化层的步骤包括：形成覆盖所述核心区的第二图形层，所述第二图形层暴露出所述第一伪栅氧化层表面；以所述第二图形层为掩膜，采用干法刻蚀工艺刻蚀去除所述第一伪栅氧化层直至暴露出所述第一开口底部的第一鳍部表面；去除所述第二图形层。
可选的，去除所述第二开口底部的第二伪栅氧化层的步骤包括：形成覆盖所述周边区的第三图形层，所述第三图形层暴露出所述第二伪栅氧化层表面；以所述第三图形层为掩膜，采用干法刻蚀工艺刻蚀去除所述第二伪栅氧化层直至暴露出所述第二开口底部的第二鳍部表面；去除所述第三图形层。
可选的，形成所述第一栅极结构和第二栅极结构的步骤包括：形成所述第一栅极结构和第二栅极结构的步骤包括：形成所述第一栅极结构和第二栅极结构的步骤包括：在所述第一开口底部的第一栅氧化层表面、第一开口侧壁、第二开口底部以及第二开口侧壁上形成栅介质层，所述栅介质层还覆盖所述介质层表面；在所述栅介质层表面形成功函数层；在所述功函数层表面形成金属层，所述金属层填充满所述第一开口和第二开口且所述金属层顶部高于所述介质层顶部；研磨去除高于所述介质层顶部的金属层，在所述周边区的功函数层表面形成第一栅电极层，在所述核心区的功函数层表面形成第二栅电极层。
可选的，研磨去除高于所述介质层顶部的金属层的同时，研磨去除高于所述介质层顶部的栅介质层和功函数层，在所述周边区形成位于所述第一栅氧化层表面和第一开口侧壁的第一栅介质层，以及位于所述第一栅介质层表面的第一功函数层；在所述核心区形成位于所述第二开口底部和侧壁的第二栅介质层以及位于所述第二栅介质层表面的第二功函数层。
可选的，所述第一伪栅电极层的材料为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳，所述第二伪栅电极层的材料为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。
可选的，在所述第一鳍部表面形成第一伪栅结构、在所述第二鳍部表面形成第二伪栅结构之后，在所述半导体基底表面形成介质层之前，所述制造方法还包括：在所述第一伪栅结构侧壁形成周边区第一侧壁层，在所述第二伪栅结构侧壁形成核心区第一侧壁层；在所述第一伪栅结构两侧的第一鳍部内形成周边区应力层，在所述第二伪栅结构两侧的第二鳍部内形成核心区应力；形成所述周边区应力层和核心区应力层之后，在所述周边区第一侧壁层表面形成周边区第二侧壁层，在所述核心区第一侧壁层表面形成核心区第二侧壁层；形成所述周边区第二侧壁层和核心区第二侧壁层之后，在所述第一伪栅结构两侧的第一鳍部内和周边区应力层内形成周边区源、漏区，在所述第二伪栅结构两侧的第二鳍部内和核心区应力层内形成核心区源、漏区。
可选的，述周边区应力层的材料为硅，所述核心区应力层的材料为硅。
可选的，形成所述周边区应力层的方法为化学气相沉积外延生长法，形成所述核心区应力层的方法为化学气相沉积外延生长法。
可选的，外延形成所述周边区应力层和核心区应力层的化学气相沉积外延生长法的工艺参数包括：工艺温度为500℃至950℃，工艺时间为10s至11000s，反应室气压为5Torr至1000Torr，预处理气体为氢气，反应气体为氯化氢、二氯二氢硅和硅烷中的一种气体或多种构成的混合气体。
与现有技术相比，本发明的技术方案具有以下优点：本发明提供一种半导体结构的制造方法，包括：在周边区第一鳍部表面形成第一伪栅结构，在核心区第二鳍部表面形成第二伪栅结构，所述第一伪栅结构包括位于所述第一鳍部表面的第一伪栅氧化层和位于所述第一伪栅氧化层表面的第一伪栅电极层，所述第二伪栅结构包括位于所述第二鳍部表面的第二伪栅氧化层和位于所述第二伪栅氧化层表面的第二伪栅电极层；去除所述第一伪栅电极层和第二伪栅电极层，暴露出第一伪栅氧化层和第二伪栅氧化层；去除所述第一伪栅氧化层，暴露出所述第一鳍部表面；在所述第一鳍部表面形成第一栅氧化层；形成所述第一栅氧化层之后，去除所述第二伪栅氧化层；在所述周边区第一鳍部表面形成第一栅极结构，在所述核心区第二鳍部表面形成第二栅极结构。本发明通过在周边区形成第一伪栅结构，在核心区形成第二伪栅结构，为后续形成的第一栅极结构和第二栅极结构占据空间位置，然后去除所述第一伪栅电极层和第一伪栅氧化层后，重新在所述周边区的第一鳍部表面形成第一栅氧化层，由于所述第一栅氧化层未经过刻蚀工艺，避免了刻蚀工艺对所述第一栅氧化层造成损伤，因此所述第一栅氧化层具有良好的膜层质量，所述第一栅氧化层作为后续栅介质层的一部分，从而提高了第一栅极结构的质量，进而使形成的半导体器件的电学性能得到提高。
附图说明
图1至图5是现有技术半导体结构的制造方法各步骤对应的结构示意图；
图6至图19是本发明半导体结构的制造方法一实施例中各步骤对应结构示意图。
具体实施方式
现有技术的半导体器件的电性能较差，结合现有技术半导体结构制造方法分析其原因。参考图1至图5，示出了现有技术半导体结构的制造方法各步骤对应的结构示意图。所述半导体结构的制造方法包括以下步骤：
如图1所示，形成半导体基底，所述半导体基底包括衬底100、凸出于所述衬底100的鳍部；所述衬底100包括周边区Ⅰ和核心区Ⅱ，凸出于所述周边区Ⅰ衬底100的鳍部为第一鳍部110，凸出于所述核心区Ⅱ衬底100的鳍部为第二鳍部120。
具体地，所述半导体基底还包括位于所述周边区Ⅰ的第一伪栅结构(未图示)、位于所述核心区Ⅱ第二伪栅结构(未图示)、位于所述第一伪栅结构两侧的周边区源、漏区113以及位于所述第二伪栅结构两侧的核心区源、漏区123。其中，所述第一伪栅结构包括位于所述第一鳍部110表面的第一伪栅氧化层111以及位于所述第一伪栅氧化层111表面的第一伪栅电极层112，所述第二伪栅结构包括位于所述第二鳍部120表面的第二伪栅氧化层121以及位于所述第二伪栅氧化层121表面的第二伪栅电极层122。所述半导体基底还包括覆盖所述第一栅极结构和第二栅极结构的介质层130。
参考图2，刻蚀去除所述第一伪栅电极层112(如图1所示)，暴露出部分所述第一伪栅氧化层111表面并在所述介质层130内形成第一开口200；去除所述第二伪栅介电层122(如图1所示)，暴露出部分所述第二伪栅氧化层121表面并在所述介质层130内形成第二开口210。
参考图3，形成覆盖所述周边区Ⅰ的第一图形层300，所述第一图形层300覆盖所述周边区Ⅰ的介质层130并填充满所述第一开口200(如图2所示)，暴露出所述第二开口210底部的第二伪栅氧化层121(如图2所示)；以所述第一图形层300为掩膜，刻蚀去除所述第二开口210底部的第二伪栅氧化层121；刻蚀去除所述第二伪栅氧化层121后，去除所述第一图形层300。
参考图4，在所述第一开口200(如图2所示)底部的第一伪栅氧化层111表面、第一开口200侧壁、第二开口210(如图2所示)底部以及第二开口210侧壁形成界面层140，所述界面层140还覆盖所述介质层130表面；在所述界面层140表面形成栅介质层150；在所述栅介质层150表面形成功函数层160。
参考图5，在所述功函数层160表面形成金属层(未图示)，所述金属层填充满所述第一开口200(如图2所示)和第二开口210(如图2所示)且所述金属层顶部高于所述介质层130顶部；研磨去除高于所述介质层130顶部的金属层，在所述周边区Ⅰ的功函数层160表面形成第一栅电极层114，在所述核心区Ⅱ的功函数层160表面形成第二栅电极层124。
具体地，研磨去除高于所述介质层130顶部的金属层的同时，研磨去除高于所述介质层130顶部的功函数层160、栅介质层150和界面层140，在所述周边区Ⅰ形成位于所述第一伪栅氧化层111表面和第一开口200侧壁的第一界面层115、位于所述第一界面层115表面的第一栅介质层116，以及位于所述第一栅介质层116表面的第一功函数层117，在所述核心区Ⅱ形成位于所述第二开口210侧壁和底部的第二界面层125、位于所述第二界面层125表面的第二栅介质层126，以及位于所述第二栅介质层126表面的第二功函数层127。所述第一伪栅氧化层111、第一界面层115、第一栅介质层116、第一功函数层117以及第一栅电极层114构成所述周边区Ⅰ的第一栅极结构；所述第二界面层125、第二栅介质层126、第二功函数层127以及第二栅电极层124构成所述核心区Ⅱ的第二栅极结构。
现有技术将所述第一伪栅氧化层111作为所述周边区Ⅰ的第一栅极结构的一部分，然而形成所述第一伪栅结构(未图示)的刻蚀工艺容易对所述第一伪栅氧化层111造成损伤，从而影响所述周边区Ⅰ第一栅极结构的形成质量，且损伤区域接近周边器件的沟道边缘区，进而降低半导体器件的电学性能。
为了解决所述技术问题，本发明提供一种半导体器件的制造方法，包括：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述衬底包括周边区和核心区，凸出于所述周边区衬底的鳍部为第一鳍部，凸出于所述核心区衬底的鳍部为第二鳍部；在所述第一鳍部表面形成第一伪栅结构，所述第一伪栅结构包括第一伪栅氧化层和第一伪栅电极层，在所述第二鳍部表面形成第二伪栅结构，所述第二伪栅结构包括第二伪栅氧化层和第二伪栅电极层；在所述半导体基底表面形成介质层，所述介质层与所述第一伪栅结构和第二伪栅结构齐平并露出所述第一伪栅电极层和第二伪栅电极层；去除所述第一伪栅电极层，暴露出部分第一伪栅氧化层并在所述介质层内形成第一开口，去除所述第二伪栅电极层，暴露出部分第二伪栅氧化层并在所述介质层内形成第二开口；去除所述第一开口底部的第一伪栅氧化层，暴露出所述第一鳍部的部分表面；在所述第一开口底部的第一鳍部表面形成第一栅氧化层；形成所述第一栅氧化层之后，去除所述第二开口底部的第二伪栅氧化层，暴露出所述第二鳍部的部分表面；在所述第一栅氧化层表面、第一开口侧壁以及第二开口的底部和侧壁上形成栅介质层；在所述第一开口和第二开中填充金属层，位于所述第一开口中的第一栅氧化层、栅介质层和金属层构成第一栅极结构，位于所述第二开口中的栅介质层和金属层构成第二栅极结构。
本发明通过在周边区形成第一伪栅结构，在核心区形成第二伪栅结构，为后续形成的第一栅极结构和第二栅极结构占据空间位置，然后去除所述第一伪栅电极层和第一伪栅氧化层后，在所述周边区的第一鳍部表面形成第一栅氧化层，由于所述第一栅氧化层未经过刻蚀工艺，避免了所述刻蚀工艺对所述第一栅氧化层造成损伤，因此所述第一栅氧化层具有良好的膜层质量，所述第一栅氧化层作为后续周边区器件的栅介质层的一部分，从而提高了周边区器件的第一栅极结构的质量，进而使形成的半导体器件的电学性能得到提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图19是本发明半导体结构的制造方法一实施例中各步骤对应结构示意图。
结合参考图6和图7，图7是图6沿AA1方向的剖面结构示意图，形成半导体基底，所述半导体基底包括衬底400、凸出于所述衬底400的鳍部，所述衬底400包括周边区Ⅰ(如图7所示)和核心区Ⅱ(如图7所示)，凸出于所述周边区Ⅰ衬底400的鳍部为第一鳍部410，凸出于所述核心区Ⅱ衬底400的鳍部为第二鳍部420。
所述衬底400的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底400还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述第一鳍部410和第二鳍部420的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底400为硅衬底，所述第一鳍部410和第二鳍部420的材料为硅。
需要说明的是，所述周边区Ⅰ可以为N型区或P型区，所述核心区Ⅱ可以为N型区或P型区，所述周边区Ⅰ和核心区Ⅱ类型相同。
具体地，形成所述半导体基底的步骤包括：提供初始基底，在所述初始基底表面形成图形层(未图示)；在所述图形层和半导体基底表面形成硬掩膜层500；刻蚀所述图形层顶部和初始基底表面的硬掩膜层500，留下所述图形层侧壁的图形化的硬掩膜层500；去除所述图形层，暴露出部分初始基底表面，剩余的图形化的硬掩膜层500的形貌、尺寸及位置与所述鳍部的形貌、尺寸及位置相同；以剩余的图形化的硬掩膜层500为掩膜，沿暴露的初始基底图形刻蚀所述初始基底，形成若干分立的凸起，所述凸起为鳍部，刻蚀后的初始基底作为衬底400，所述衬底400包括周边区Ⅰ和核心区Ⅱ，位于所述周边区Ⅰ的鳍部为第一鳍部410，位于所述核心区Ⅱ的鳍部为第二鳍部420。
本实施例中，所述第一鳍部410的顶部尺寸小于底部尺寸，所述第二鳍部420的顶部尺寸小于底部尺寸。在其他实施例中，所述第一鳍部的侧壁还能够与衬底表面相垂直，即第一鳍部的顶部尺寸等于底部尺寸，所述第二鳍部的侧壁还能够与衬底表面相垂直，即第二鳍部的顶部尺寸等于底部尺寸。
需要说明的是，在形成所述第一鳍部410和第二鳍部420之后，保留位于所述第一鳍部410顶部和第二鳍部420顶部的硬掩膜层500。所述硬掩膜层500的材料为氮化硅，后续在进行平坦化工艺时，所述硬掩膜层500表面能够作为平坦化工艺的停止位置，且所述硬掩膜层500还能够起到保护所述第一鳍部410顶部、第二鳍部420顶部的作用。
在另一实施例中，形成所述基底的步骤还能够包括：提供初始基底；在所述初始基底表面形成图形化的硬掩膜层，所述图形化的硬掩膜层的位置、形状和尺寸与后续形成的鳍部的位置、形状和尺寸相同；以所述图形化的硬掩膜层为掩膜，刻蚀所述初始基底形成若干分立的凸起，所述凸起为鳍部，刻蚀后的初始基底作为衬底，所述衬底包括周边区和核心区，位于所述周边区的鳍部为第一鳍部，位于所述核心区的鳍部为第二鳍部。
参考图8，在所述第一鳍部410和第二鳍部420表面形成线性氧化层401。
所述线性氧化层401用于修复所述第一鳍部410和第二鳍部420。
由于所述第一鳍部410、第二鳍部420为通过对所述初始基底刻蚀后形成，所述第一鳍部410和第二鳍部420通常具有凸出的棱角且表面具有缺陷，在后续形成鳍式场效应管后会影响器件性能。
因此，本实施例对第一鳍部410和第二鳍部420进行氧化处理以在所述第一鳍部410和第二鳍部420表面形成所述线性氧化层401。在氧化处理过程中，由于第一鳍部410和第二鳍部420凸出的棱角部分的比表面更大，更容易被氧化，后续去除所述线性氧化层401之后，不仅第一鳍部410和第二鳍部420表面的缺陷层被去除，且凸出棱角部分也被去除，使所述第一鳍部410和第二鳍部420的表面光滑，晶格质量得到改善，避免第一鳍部410和第二鳍部420顶角尖端放电问题，有利于改善鳍式场效应管的性能。
所述氧化处理可以采用氧等离子体氧化工艺、或者硫酸和过氧化氢的混合溶液氧化工艺。所述氧化处理还会对所述衬底400表面进行氧化，因此，所述线性氧化层401还位于所述衬底400表面。本实施例中，采用ISSG(原位蒸汽生成，In-situ Stream Generation)氧化工艺对所述第一鳍部410和第二鳍部420进行氧化处理，形成所述线性氧化层401，且由于第一鳍部410和第二鳍部420的材料为硅，相应的，所述线性氧化层401的材料为氧化硅。
参考图9，在所述衬底400表面形成隔离层402。
所述隔离层402作为半导体结构的隔离结构，用于对相邻器件之间起到隔离作用，所述隔离层402的材料可以为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离层402的材料为氧化硅。
需要说明的是，本实施例中，所述隔离层402是浅沟槽隔离层，但不限于浅沟槽隔离层。
具体地，形成所述隔离层402的步骤包括：在所述线性氧化层401表面形成隔离膜，所述隔离膜还覆盖所述硬掩膜层500表面，所述隔离膜的顶部高于所述硬掩膜层500顶部；平坦化所述隔离膜直至露出所述掩膜层500表面；回刻蚀去除部分厚度的所述隔离膜以形成所述隔离层402，且去除高于所述隔离层402顶部的线性氧化层401；去除所述硬掩膜层500(如图8所示)。
所述隔离膜的材料与第一鳍部410、第二鳍部420以及衬底400的材料不同，且所述隔离膜的材料为易于被去除的材料，使得后续回刻蚀去除部分厚度的所述隔离膜的工艺不会对所述第一鳍部410和第二鳍部420造成损伤。所述隔离膜的材料可以为非晶碳、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅或碳氮氧化硅，形成所述隔离膜的工艺可以为化学气相沉积、物理气相沉积或原子层沉积工艺。本实施例中，所述隔离膜的材料为氧化硅，形成所述牺牲膜的工艺为化学气相沉积工艺。
本实施例中，采用化学机械研磨工艺平坦化所述平坦化所述隔离膜直至露出所述掩膜层500表面；采用干法刻蚀工艺、湿法刻蚀工艺，或干法刻蚀工艺和湿法刻蚀工艺相结合的工艺，回刻蚀去除部分厚度的所述隔离膜以形成所述隔离层402。
需要说明的是，所述隔离层402的厚度与所述第一鳍部410或第二鳍部420的高度之比大于等于1/4小于等于1/2。本实施例中，所述隔离层402的厚度与所述第一鳍部410或第二鳍部420的高度之比为1/2。
参考图10，图10是沿BB1(如图6所示)方向的剖面结构示意图，在所述第一鳍部410表面形成第一伪栅结构(未图示)，在所述第二鳍部420表面形成第二伪栅结构(未图示)。
所述第一伪栅结构和第二伪栅结构为后续形成的第一栅极结构和第二栅极结构占据空间位置。
本实施例中，所述第一伪栅结构包括第一伪栅氧化层411和第一伪栅电极层412，所述第二伪栅结构包括第二伪栅氧化层421和第二伪栅电极层422。
所述第一伪栅氧化层411和第二伪栅氧化层421的材料为氧化硅，所述第一伪栅电极层412和第二伪栅电极层422的材料为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。本实施例中，所述第一伪栅电极层412和第二伪栅电极层422的材料为多晶硅。
具体地，形成所述第一伪栅结构和第二伪栅结构的步骤包括：形成覆盖所述第一鳍部410和第二鳍部420表面的伪栅氧化膜，所述伪栅氧化膜还覆盖所述衬底400和隔离层402表面；在所述伪栅氧化膜表面形成伪栅电极膜；在所述伪栅电极膜表面形成第一图形层510，所述第一图形层510的位置、形状和尺寸与后续形成的伪栅电极层的位置、形状和尺寸相同；以所述第一图形层510为掩膜，依次刻蚀所述伪栅电极膜和伪栅氧化膜，在所述周边区Ⅰ的第一鳍部410表面形成第一伪栅结构，在所述核心区Ⅱ的第二鳍部420表面形成第二伪栅结构，所述第一伪栅结构包括第一伪栅氧化层411和第一伪栅电极层412，所述第二伪栅结构包括第二伪栅氧化层421和第二伪栅电极层422；形成所述第一伪栅结构和第二伪栅结构后，去除所述第一图形层510。
本实施例中，所述第一图形层510为硬掩膜层，所述第一图形层510的材料为氮化硅。
参考图11，在所述第一伪栅结构侧壁形成周边区第一侧壁层413，在所述第二伪栅结构侧壁形成核心区第一侧壁层423。
所述周边区第一侧壁层413的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述周边区第一侧壁层413可以为单层结构或叠层结构；所述核心区第一侧壁层423的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述核心区第一侧壁层423可以为单层结构或叠层结构。
本实施例中，所述周边区第一侧壁层413为单层结构，所述周边区第一侧壁层413的材料为氮化硅；所述核心区第一侧壁层423为单层结构，所述核心区第一侧壁层423的材料为氮化硅。
具体地，形成所述周边区第一侧壁层413和所述核心区第一侧壁层423的步骤包括：在所述第一伪栅结构表面、第二伪栅结构表面形成第一侧壁膜，所述第一侧壁膜还覆盖所述衬底400表面和隔离层402表面；采用无掩膜刻蚀工艺刻蚀去除所述第一伪栅电极层412顶部以及所述第二伪栅电极层422顶部的第一侧壁膜，在所述第一伪栅结构侧壁形成周边区第一侧壁层413，在所述第二伪栅结构侧壁形成核心区第一侧壁层423。
本实施例中，所述无掩膜刻蚀工艺为等离子体干法刻蚀工艺；刻蚀去除所述第一伪栅电极层412顶部以及第二伪栅电极层422顶部的第一侧壁膜，形成位于所述第一伪栅结构侧壁的周边区第一侧壁层413以及位于所述第二伪栅结构侧壁的核心区第一侧壁层423。在所述干法刻蚀工艺过程中，还刻蚀去除位于所述衬底400表面以及隔离层402表面的第一侧壁膜。
参考图12，在所述第一伪栅结构两侧的第一鳍部410内形成周边区应力层414，在所述第二伪栅结构两侧的第二鳍部420内形成核心区应力层424。
所述周边区应力层414和核心区应力层424用于减小器件的电阻以及接触电阻，同时还可以对周边区Ⅰ器件的沟道区和核心区Ⅱ器件的沟道区施加适当的应力，提高空穴和电子的迁移率，进而提高半导体器件的性能。
具体地，形成所述周边区应力层414和核心区应力层424的步骤包括：在所述半导体基底表面形成掩膜层(未图示)，所述图形层覆盖所述第一伪栅结构表面、第二伪栅结构表面、隔离层402表面，暴露出所述第一栅极结构两侧的部分第一鳍部410表面以及所述第二栅极结构两侧的部分第二鳍部420表面；以所述图形层为掩膜，采用第一刻蚀工艺刻蚀所述暴露出的部分第一鳍部410和部分第二鳍部420，在所述第一栅极结构两侧的部分第一鳍部410内以及第二栅极结构两侧的部分第二鳍部420内形成初始开口(未图示)；继续以所述掩膜层为掩膜，采用第二刻蚀工艺刻蚀所述初始开口，形成沟槽(未图示)，所述沟槽的深度大于所述初始开口的深度，所述沟槽的横截面面积大于所述初始开口的横截面面积；形成所述沟槽后，采用湿法去胶或灰化工艺去除所述掩膜层；在所述第一鳍部410内的沟槽中形成周边区应力层414，在所述第二鳍部420内的沟槽中形成核心区应力层424。
本实施例中，所述第一刻蚀工艺为等离子体干法刻蚀工艺。所述第一刻蚀工艺的工艺参数包括：刻蚀气体为CF4、CH3F、HBr、NF3、Cl2、O2和N2中的一种或多种气体，载气为Ar和He中的一种或多种气体，反应室气压为2mtorr至100mtorr，偏置电压为50V至250V，工艺温度为30℃至100℃，工艺时间为3s至20s。
本实施例中，所述第二刻蚀工艺为湿法刻蚀工艺。通过湿法刻蚀工艺的各向异性，对硅材料具有很高的刻蚀选择比，从而在所述第一栅极结构两侧的部分第一鳍部410内以及第二栅极结构两侧的部分第二鳍部420内形成所述沟槽。所述湿法刻蚀工艺所采用的刻蚀液体包括四甲基氢氧化氨溶液，工艺温度为20℃至120℃，工艺时间为20s至500s。
所述周边区应力层414和核心区应力层424的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述周边区应力层414和核心区应力层424的材料为硅。
本实施例中，形成所述周边区应力层414和核心区应力层424所采用的工艺为化学气相沉积外延生长工艺。所述周边区应力层414的材料晶格常数与所述第一鳍部410的材料晶格常数相同，所述核心区应力层层424的材料晶格常数与所述第二鳍部420的材料晶格常数相同，因此，在所述化学气相沉积外延生长工艺过程中，沿着所述沟槽暴露出的第一鳍部410表面晶向逐层生长薄膜，沿着所述沟槽暴露出的第二鳍部420表面晶向逐层生长薄膜，直至在所述第一鳍部410内形成厚度符合预设目标值的周边区应力层414，在所述第二鳍部420内形成厚度符合预设目标值的核心区应力层424，其中，所述周边区外延层414的顶部高于所述第一伪栅氧化层411的顶部，所述核心区外延层424的顶部高于所述第二伪栅氧化层421的顶部。
所述化学气相沉积外延生长工艺的工艺参数包括：工艺温度为500℃至950℃，工艺时间为1000s至11000s，反应室气压为5Torr至1000Torr，外延形成所述周边区应力层414和核心区应力层424的预处理气体为氢气，外延形成所述周边区应力层414和核心区应力层424的反应气体为氯化氢、二氯二氢硅、硅烷中的一种气体或多种构成的混合气体。
参考图13，在所述周边区第一侧壁层413表面形成周边区第二侧壁层415，在所述核心区第一侧壁层423表面形成核心区第二侧壁层425。
所述周边区第二侧壁层415的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述周边区第二侧壁层415可以为单层结构或叠层结构；所述核心区第二侧壁层425的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述核心区第二侧壁层425可以为单层结构或叠层结构。
本实施例中，所述周边区第二侧壁层415为单层结构，所述周边区第二侧壁层415的材料为氮化硅；所述核心区第二侧壁层425为单层结构，所述核心区第二侧壁层425的材料为氮化硅。
具体地，形成所述周边区第二侧壁层415和所述核心区第二侧壁层425的步骤包括：在所述周边区第一侧壁层413表面、核心区第一侧壁层423表面形成第二侧壁膜，所述第二侧壁膜还覆盖所述第一伪栅电极层412顶部、第二伪栅电极层422顶部和隔离层402表面；采用无掩膜刻蚀工艺刻蚀去除所述第一伪栅电极层412顶部以及第二伪栅电极层422顶部的第二侧壁膜，在所述周边区第一侧壁层413表面形成周边区第二侧壁层415，在所述核心区第一侧壁层423表面形成核心区第二侧壁层425。
本实施例中，采用干法刻蚀工艺，刻蚀去除所述第一伪栅电极层412顶部以及第二伪栅电极层422顶部的第二侧壁膜，形成位于所述周边区第一侧壁层413表面的周边区第二侧壁层415以及位于所述核心区第一侧壁层423表面的核心区第二侧壁层425。在所述干法刻蚀工艺过程中，还刻蚀去除所述隔离层402表面的第二侧壁膜。
需要说明的是，在形成所述周边区第二侧壁层415和核心区第二侧壁层425后，在所述第一伪栅结构两侧的第一鳍部410内和周边区外延层414内形成周边区源、漏区(未图示)，在所述第二伪栅结构两侧的第二鳍部420内和核心区外延层424内形成核心区源、漏区(未图示)。
参考图14，在所述半导体基底表面形成介质层460，所述介质层460与所述第一伪栅结构和第二伪栅结构齐平并露出所述第一伪栅电极层412和第二伪栅电极层422。
本实施例中，所述介质层460位于所述隔离层402表面以及部分第一鳍部410表面和部分第二鳍部420表面，所述介质层460还覆盖所述周边区源、漏区(未图示)和核心区源、漏区(未图示)表面，且所述介质层460顶部与所述第一伪栅电极层412和第二伪栅电极层422顶部齐平。
本实施例中，所述介质层460为叠层结构，包括位于所述半导体基底表面第一介质层440，以及位于所述第一介质层440表面的第二介质层450。
所述第一介质层440为作为后续形成的鳍式场效应管的隔离结构，所述第一介质层440的材料为绝缘材料，例如为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。本实施例中，所述第一介质层440的材料为氧化硅。
所述第二介质层450的致密度大于所述第一介质层440的致密度，所述第二介质层450的电绝缘性能优于所述第一介质层440的电绝缘性能，从而使得后续形成的隔离结构具有良好的电绝缘性能。所述第二介质层450的材料为绝缘材料，例如为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。本实施例中，所述第二介质层450的材料为氧化硅。
需要说明的是，在形成所述介质层460之前，先在所述半导体基底表面形成刻蚀阻挡层430，所述刻蚀阻挡层430还覆盖所述第一伪栅结构表面和第二伪栅结构表面。
所述刻蚀阻挡层430用于作为后续接触孔刻蚀工艺中的刻蚀停止层，且作为后续平坦化工艺的停止位置。本实施例中，所述刻蚀阻挡层430的材料为氮化硅。
具体地，形成所述介质层460的步骤包括：在所述半导体基底表面形成刻蚀阻挡层430后，在所述鳍部与鳍部之间的半导体基底上填充满第一介质膜，所述第一介质膜还覆盖所述第一伪栅结构和第二伪栅结构，且所述第一介质膜顶部高于所述第一伪栅电极层412顶部和第二伪栅电极层422顶部；平坦化所述第一介质膜直至露出所述刻蚀阻挡层430顶部表面；回刻蚀去除部分厚度的第一介质膜以形成第一介质层440；在所述第一介质层440表面形成第二介质膜，所述第二介质膜还覆盖所述第一伪栅结构和第二伪栅结构表面，且所述第二介质膜顶部高于所述第一伪栅电极层412顶部和第二伪栅电极层422顶部；平坦化所述第二介质膜直至露出所述第一伪栅电极层412顶部和第二伪栅电极层422顶部表面，以形成第二介质层450。
需要说明的是，在平坦化所述第二介质膜的同时，去除位于所述第一伪栅电极层412顶部和第二伪栅电极层422顶部刻蚀阻挡层430，使形成的所述第二介质层450顶部与所述第一伪栅电极层412和第二伪栅电极层422顶部齐平。
本实施例中，由于所述第一介质膜所需填充的开口深宽比较大，具体的，所述第一介质膜填充的开口包括：鳍部与衬底400构成的开口，以及相邻鳍部构成的开口。为了提高所述第一介质膜的填孔(gap-filling)能力，使得后续形成的第一介质层440具有较好的粘附性，且避免后续形成的第一介质层440内形成空洞，采用流动性化学气相沉积(FCVD)工艺形成所述第一介质膜。此外，为了提高所述第二介质膜的致密度，本实施例中，采用高纵宽比(HARP)沉积工艺形成所述第二介质膜。
本实施例中，采用化学机械研磨工艺平坦化所述第一介质膜，去除高于所述刻蚀阻挡层430顶部表面的第一介质膜；采用化学机械研磨工艺平坦化所述第二介质膜，去除高于所述第一伪栅电极层412和第二伪栅电极层422顶部表面的第二介质膜；采用干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀工艺和湿法刻蚀相结合的工艺回刻蚀去除部分厚度的第一介质膜。
参考图15，去除所述第一伪栅电极层412(如图14所示)，暴露出部分第一伪栅氧化层411并在所述介质层460内形成第一开口600，去除所述第二伪栅电极层422(如图14所示)，暴露出部分第二伪栅氧化层421并在所述介质层160内形成第二开口610。
本实施例中，在同一道工艺步骤中，刻蚀去除所述第一伪栅电极层412和第二伪栅电极层422。
具体地，采用无掩膜刻蚀工艺刻蚀去除所述第一伪栅电极层412和第二伪栅电极层422。
本实施例中，采用干法刻蚀工艺刻蚀去除所述第一伪栅电极层412和第二伪栅电极层422，由于所述刻蚀工艺对所述第一伪栅电极层412和第二伪栅电极层422具有较高刻蚀选择比，从而在刻蚀去除所述第一伪栅电极层412和第二伪栅电极层422的同时，保证所述介质层460不受损耗。
参考图16，去除所述第一开口600底部的第一伪栅氧化层411(如图15所示)，暴露出所述第一鳍部410的部分表面。
具体地，去除所述第一开口600底部的第一伪栅氧化层411的步骤包括：形成覆盖所述核心区Ⅱ的第二图形层520，所述第二图形层520暴露出所述第一伪栅氧化层411表面；以所述第二图形层520为掩膜，采用干法刻蚀工艺刻蚀去除所述第一伪栅氧化层411直至暴露出所述第一开口600底部的第一鳍部410表面；去除所述第二图形层520。
本实施例中，所述第二图形层520的材料为光刻胶且具有较好的填充能力，形成所述第二图形层520的工艺步骤包括：形成覆盖所述半导体基底的第二光刻胶膜，所述第二光刻胶膜还填充满所述第二开口610(如图15所示)并覆盖所述介质层460表面；对所述第二光刻胶膜进行曝光处理以及显影处理，去除位于所述周边区Ⅰ的第三光刻胶膜，形成所述第二图形层520，所述第二图形层520暴露出所述第一开口600底部的第一伪栅氧化层411(如图15所示)表面。去除所述第一伪栅氧化层411之后，采用湿法去胶或灰化工艺去除所述第二图形层520。
需要说明的是，由于前述形成所述第一伪栅极结构和第一伪栅极结构的刻蚀工艺容易对所述第一伪栅氧化层411造成损伤，而所述第一伪栅氧化层411作为后续形成的周边区Ⅰ第一栅极结构的一部分，容易对所述周边区Ⅰ第一栅极结构的形成质量造成不良影响，且第一伪栅氧化层411的损伤区域接近周边器件的沟道边缘区，进而容易降低半导体器件的电学性能。为此，为了避免受损伤第一伪栅氧化层411对半导体器件电学性能的影响，本实施例中，在形成第一栅极结构之前，去除所述第一伪栅氧化层411。
参考图17，在所述第一开口600底部的第一鳍部410表面形成第一栅氧化层470。
本实施例中，所述第一栅氧化层470作为后续形成的周边区Ⅰ第一栅极结构的一部分，所述第一栅氧化层470的材料为氧化硅。
具体地，形成所述第一栅氧化层470的工艺为原位蒸汽生成氧化工艺。所述原位蒸汽生成氧化工艺的工艺参数包括：提供O2和H2，O2流量为1sccm至30sccm，H2流量为1.5sccm至15sccm，腔室温度为700摄氏度至1200摄氏度。
需要说明的是，在所述第一开口600底部的第一鳍部410表面形成第一栅氧化层470的同时，在所述第二开口610底部的第二伪栅氧化层421表面形成所述第一栅氧化层470，所述第二开口610底部的第一栅氧化层470厚度小于所述第一鳍部410表面的第一栅氧化层470，在后续工艺中需去除位于所述第二开口610底部的第一栅氧化层470。
参考图18，形成所述第一栅氧化层470之后，去除所述第二开口610底部的第二伪栅氧化层421，暴露出所述第二鳍部420的部分表面。
所述核心区Ⅱ器件的工作电压比周边区Ⅰ器件的工作电压小，为防止电击穿等问题，当器件的工作电压越大时，要求器件的栅介质层的厚度越厚，也就是说，后续形成的核心区Ⅱ的栅介质层的厚度小于周边区Ⅰ的栅介质层的厚度。为此，本实施例中，在形成核心区Ⅱ的栅介质层之前，去除所述第二开口610底部的第二伪栅氧化层421。
具体地，去除所述第二开口610底部的第二伪栅氧化层421的步骤包括：形成覆盖所述周边区Ⅰ的第三图形层530，所述第三图形层530暴露出所述第二伪栅氧化层421表面；以所述第三图形层530为掩膜，采用干法刻蚀工艺刻蚀去除所述第二伪栅氧化层421直至暴露出所述第二开口610底部的第二鳍部420表面；去除所述第三图形层530。
需要说明的是，在刻蚀去除所述第二伪栅氧化层421的同时，还刻蚀去除位于所述第二伪栅氧化层421表面的第一栅氧化层470。
参考图19，在所述第一栅氧化层470表面、第一开口600(如图17所示)侧壁以及第二开口610(如图18所示)的底部和侧壁上形成栅介质层(未图示)；在所述第一开口600和第二开口610中填充金属层(未图示)，位于所述第一开口600中的第一栅氧化层470、栅介质层和金属层构成第一栅极结构(未图示)，位于所述第二开口610中的栅介质层和金属层构成第二栅极结构(未图示)。
本实施例中，在所述第一栅氧化层470表面、第一开口600侧壁以及第二开口610的底部和侧壁上形成栅介质层后，在所述第一开口600和第二开口610中填充金属层之前，还包括：在所述栅介质层表面形成功函数层(未图示)。
本实施例中，所述核心区Ⅱ和周边区Ⅰ为N型区时，所述功函数层为N型功函数材料；所述核心区Ⅱ和周边区Ⅰ为P型区时，所述功函数层为P型功函数材料。
具体地，所述核心区Ⅱ和周边区Ⅰ为N型区，所述功函数层为N型功函数材料，N型功函数材料功函数范围为3.9ev至4.5ev，例如为4ev、4.1ev或4.3ev。所述功函数层为单层结构或叠层结构，所述功函数层的材料包括TiAl、TaAlN、TiAlN、MoN、TaCN和AlN中的一种或几种。本实施例中，所述功函数层的材料为TiAl。
所述核心区Ⅱ和周边区Ⅰ为P型区，所述功函数层为P型功函数材料，P型功函数材料功函数范围为5.1ev至5.5ev，例如，5.2ev、5.3ev或5.4ev。所述功函数层为单层结构或叠层结构，所述功函数层的材料包括Ta、TiN、TaN、TaSiN和TiSiN中的一种或几种。本实施例中，所述功函数层的材料为TiN。
本实施例中，所述栅介质层的材料为高k栅介质材料，其中，高k栅介质材料指的是，相对介电常数大于氧化硅相对介电常数的栅介质材料，高k栅介质材料可以为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。
具体地，形成所述第一栅极结构和第二栅极结构的步骤包括：在所述第一开口600底部的第一栅氧化层表面、第一开口600侧壁、第二开口610底部以及第二开口610侧壁形成栅介质层，所述栅介质层还覆盖所述介质层460表面；在所述栅介质层表面形成功函数层；在所述功函数层表面形成金属层，所述金属层填充满所述第一开口600和第二开口610且所述金属层顶部高于所述介质层460顶部；研磨去除高于所述介质层460顶部的金属层，在所述周边区Ⅰ的功函数层表面形成第一栅电极层419，在所述核心区Ⅱ的功函数层表面形成第二栅电极层429。
需要说明的是，研磨去除高于所述介质层460顶部的金属层的同时，还研磨去除高于所述介质层460顶部的栅介质层和功函数层，在所述周边区Ⅰ形成位于所述第一栅氧化层470表面和第一开口600侧壁的第一栅介质层417，以及位于所述第一栅介质层417表面的第一功函数层418，在所述核心区Ⅱ形成位于所述第二开口610侧壁及底部的第二栅介质层427，以及位于所述第二栅介质,427表面的第二功函数层428。
本实施例中，所述第一栅极结构包括第一栅氧化层470、位于所述第一栅氧化层470表面以及第一开口600侧壁的第一栅介质层417、位于所述第一栅介质层417表面的第一功函数层418以及位于所述第一功函数层418表面的第一栅电极层419，所述第二栅极结构包括位于第二开口610侧壁及底部的第二栅介质层427、位于所述第二栅介质层427表面的第二功函数层428以及位于所述第二功函数层428表面的第二栅电极层429。
所述第一栅氧化层470与所述第一栅介质层417作为周边区Ⅰ器件的栅介质层，所述第一功函数层418用于调节所述周边区Ⅰ器件的阈值电压；所述第二栅介质层427作为核心区Ⅱ器件的栅介质层，所述第二功函数层428用于调节所述核心区Ⅱ器件的阈值电压。
所述第一栅电极层419的材料为Al、Cu、Ag、Au、Pt、Ni、Ti或W；所述第二栅电极层429的材料为Al、Cu、Ag、Au、Pt、Ni、Ti或W。本实施例中，所述第一栅电极层419的材料为W，所述第二栅电极层429的材料为W。
需要说明的是，为了提高所述第一栅极结构与第一鳍部410之间，所述第二栅极结构与第二鳍部420之间的界面性能，在形成所述第一栅介质层417和第二栅介质层427之前，还包括步骤：在所述第一开口600底部的第一栅氧化层表面、第一开口600侧壁、第二开口610底部以及第二开口610侧壁形成界面层，所述界面层还覆盖所述介质层460表面；研磨去除高于所述介质层460顶部的金属层的同时，还研磨去除高于所述介质层460顶部的界面层，在所述周边区Ⅰ形成位于所述第一栅氧化层470表面和第一开口600侧壁的第一界面层416，在所述核心区Ⅱ形成位于所述第二开口610侧壁及底部的第二界面层426。
在形成所述第一栅极结构之前，本发明先去除受损的第一伪栅氧化层，然后在所述周边区的第一鳍部表面形成第一栅氧化层，由于所述第一栅氧化层未经过刻蚀工艺，避免了所述刻蚀工艺对所述第一栅氧化层造成损伤，因此所述第一栅氧化层具有良好的膜层质量，所述第一栅氧化层作为后续周边区器件的栅介质层的一部分，从而提高了周边区器件的第一栅极结构的质量，进而使形成的半导体器件的电学性能得到提高。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的制造方法，其特征在于，包括：
形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述衬底包括周边区和核心区，凸出于所述周边区衬底的鳍部为第一鳍部，凸出于所述核心区衬底的鳍部为第二鳍部；
在所述第一鳍部表面形成第一伪栅结构，所述第一伪栅结构包括第一伪栅氧化层和第一伪栅电极层，在所述第二鳍部表面形成第二伪栅结构，所述第二伪栅结构包括第二伪栅氧化层和第二伪栅电极层；
在所述半导体基底表面形成介质层，所述介质层与所述第一伪栅结构和第二伪栅结构齐平并露出所述第一伪栅电极层和第二伪栅电极层；
去除所述第一伪栅电极层，暴露出部分第一伪栅氧化层并在所述介质层内形成第一开口，去除所述第二伪栅电极层，暴露出部分第二伪栅氧化层并在所述介质层内形成第二开口；
去除所述第一开口底部的第一伪栅氧化层，暴露出所述第一鳍部的部分表面；
在所述第一开口底部的第一鳍部表面形成第一栅氧化层；
形成所述第一栅氧化层之后，去除所述第二开口底部的第二伪栅氧化层，暴露出所述第二鳍部的部分表面；
在所述第一栅氧化层表面、第一开口侧壁以及第二开口的底部和侧壁上形成栅介质层；
在所述第一开口和第二开口中填充金属层，位于所述第一开口中的第一栅氧化层、栅介质层和金属层构成第一栅极结构，位于所述第二开口中的栅介质层和金属层构成第二栅极结构。
2.如权利要求1所述的半导体结构的制造方法，其特征在于，所述第一栅氧化层的材料为氧化硅。
3.如权利要求1所述的半导体结构的制造方法，其特征在于，形成所述第一栅氧化层的工艺为原位蒸汽生成氧化工艺。
4.如权利要求3所述的半导体结构的制造方法，其特征在于，所述原位蒸汽生成氧化工艺的工艺参数包括：提供O2和H2，O2流量为1sccm至30sccm，H2流量为1.5sccm至15sccm，腔室温度为700摄氏度至1200摄氏度。
5.如权利要求1所述的半导体结构的制造方法，其特征在于，所述栅介质层的材料为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。
6.如权利要求1所述的半导体结构的制造方法，其特征在于，所述核心区为N型区或P型区，所述周边区为N型区或P型区，所述核心区和周边区类型相同。
7.如权利要求6所述的半导体结构的制造方法，其特征在于，在所述第一栅氧化层表面、第一开口侧壁以及第二开口的底部和侧壁上形成栅介质层后，在所述第一开口和第二口开中填充金属层之前，还包括：在所述栅介质层表面形成功函数层；
所述核心区和周边区为N型区，所述功函数层为N型功函数材料；所述核心区和周边区为P型区，所述功函数层为P型功函数材料。
8.如权利要求7所述的半导体结构的制造方法，其特征在于，所述核心区和周边区为N型区，所述功函数层的材料包括TiAl、TaAlN、TiAlN、MoN、TaCN和AlN中的一种或几种；
或者，所述核心区和周边区为P型区，所述功函数层的材料包括Ta、TiN、TaN、TaSiN和TiSiN中的一种或几种。
9.如权利要求7所述的半导体结构的制造方法，其特征在于，形成所述第一伪栅结构和第二伪栅结构的步骤包括：形成覆盖所述第一鳍部和第二鳍部表面的伪栅氧化膜；
在所述伪栅氧化膜表面形成伪栅电极膜；
在所述伪栅电极膜表面形成第一图形层，所述第一图形层的位置、形状和尺寸与后续形成的伪栅电极层的位置、形状和尺寸相同；
以所述第一图形层为掩膜，依次刻蚀所述伪栅电极膜和伪栅氧化膜，在所述周边区的第一鳍部表面形成第一伪栅结构，在所述核心区的第二鳍部表面形成第二伪栅结构，所述第一伪栅结构包括第一伪栅氧化层和第一伪栅电极层，所述第二伪栅结构包括第二伪栅氧化层和第二伪栅电极层；
去除所述第一图形层。
10.如权利要求1所述的半导体结构的制造方法，其特征在于，在同一道工艺步骤中，刻蚀去除所述第一伪栅电极层和第二伪栅电极层。
11.如权利要求10所述的半导体结构的制造方法，其特征在于，刻蚀去除所述第一伪栅电极层和第二伪栅电极层的步骤包括：采用干法刻蚀工艺刻蚀去除所述第一伪栅电极层和第二伪栅电极层。
12.如权利要求1所述的半导体结构的制造方法，其特征在于，去除所述第一开口底部的第一伪栅氧化层的步骤包括：形成覆盖所述核心区的第二图形层，所述第二图形层暴露出所述第一伪栅氧化层表面；
以所述第二图形层为掩膜，采用干法刻蚀工艺刻蚀去除所述第一伪栅氧化层直至暴露出所述第一开口底部的第一鳍部表面；
去除所述第二图形层。
13.如权利要求1所述的半导体结构的制造方法，其特征在于，去除所述第二开口底部的第二伪栅氧化层的步骤包括：形成覆盖所述周边区的第三图形层，所述第三图形层暴露出所述第二伪栅氧化层表面；
以所述第三图形层为掩膜，采用干法刻蚀工艺刻蚀去除所述第二伪栅氧化层直至暴露出所述第二开口底部的第二鳍部表面；
去除所述第三图形层。
14.如权利要求7所述的半导体结构的制造方法，其特征在于，形成所述第一栅极结构和第二栅极结构的步骤包括：在所述第一开口底部的第一栅氧化层表面、第一开口侧壁、第二开口底部以及第二开口侧壁上形成栅介质层，所述栅介质层还覆盖所述介质层表面；
在所述栅介质层表面形成功函数层；
在所述功函数层表面形成金属层，所述金属层填充满所述第一开口和第二开口且所述金属层顶部高于所述介质层顶部；
研磨去除高于所述介质层顶部的金属层，在所述周边区的功函数层表面形成第一栅电极层，在所述核心区的功函数层表面形成第二栅电极层。
15.如权利要求14所述的半导体结构的制造方法，其特征在于，研磨去除高于所述介质层顶部的金属层的同时，研磨去除高于所述介质层顶部的栅介质层和功函数层，在所述周边区形成位于所述第一栅氧化层表面和第一开口侧壁的第一栅介质层，以及位于所述第一栅介质层表面的第一功函数层；在所述核心区形成位于所述第二开口底部和侧壁的第二栅介质层以及位于所述第二栅介质层表面的第二功函数层。
16.如权利要求1所述的半导体结构的制造方法，其特征在于，所述第一伪栅电极层的材料为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳，所述第二伪栅电极层的材料为多晶硅、氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。
17.如权利要求1所述的半导体结构的制造方法，其特征在于，在所述第一鳍部表面形成第一伪栅结构、在所述第二鳍部表面形成第二伪栅结构之后，在所述半导体基底表面形成介质层之前，所述制造方法还包括：在所述第一伪栅结构侧壁形成周边区第一侧壁层，在所述第二伪栅结构侧壁形成核心区第一侧壁层；
在所述第一伪栅结构两侧的第一鳍部内形成周边区应力层，在所述第二伪栅结构两侧的第二鳍部内形成核心区应力层；
形成所述周边区应力层和核心区应力层之后，在所述周边区第一侧壁层表面形成周边区第二侧壁层，在所述核心区第一侧壁层表面形成核心区第二侧壁层；
形成所述周边区第二侧壁层和核心区第二侧壁层之后，在所述第一伪栅结构两侧的第一鳍部内和周边区应力层内形成周边区源、漏区，在所述第二伪栅结构两侧的第二鳍部内和核心区应力层内形成核心区源、漏区。
18.如权利要求17所述的半导体结构的制造方法，其特征在于，所述周边区应力层的材料为硅，所述核心区应力层的材料为硅。
19.如权利要求17所述的半导体结构的制造方法，其特征在于，形成所述周边区应力层的方法为化学气相沉积外延生长法，形成所述核心区应力层的方法为化学气相沉积外延生长法。
20.如权利要求19所述的半导体结构的制造方法，其特征在于，外延形成所述周边区应力层和核心区应力层的化学气相沉积外延生长法的工艺参数包括：工艺温度为500℃至950℃，工艺时间为10s至11000s，反应室气压为5Torr至1000Torr，预处理气体为氢气，反应气体为氯化氢、二氯二氢硅和硅烷中的一种气体或多种构成的混合气体。
CN201510746439.3A 2015-11-05 2015-11-05 半导体结构的制造方法 Active CN106684144B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510746439.3A CN106684144B (zh) 2015-11-05 2015-11-05 半导体结构的制造方法
US15/335,248 US9911833B2 (en) 2015-11-05 2016-10-26 Semiconductor structures and fabrication methods thereof
EP16196137.0A EP3166136A1 (en) 2015-11-05 2016-10-27 Semiconductor structures and fabrication methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510746439.3A CN106684144B (zh) 2015-11-05 2015-11-05 半导体结构的制造方法

Publications (2)

Publication Number Publication Date
CN106684144A true CN106684144A (zh) 2017-05-17
CN106684144B CN106684144B (zh) 2019-11-01

Family

ID=57209302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510746439.3A Active CN106684144B (zh) 2015-11-05 2015-11-05 半导体结构的制造方法

Country Status (3)

Country Link
US (1) US9911833B2 (zh)
EP (1) EP3166136A1 (zh)
CN (1) CN106684144B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087863A (zh) * 2017-06-14 2018-12-25 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN109524465A (zh) * 2017-09-18 2019-03-26 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN110690109A (zh) * 2018-07-05 2020-01-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111863609A (zh) * 2019-04-30 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113539826A (zh) * 2020-04-17 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113540236A (zh) * 2020-04-13 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113871352A (zh) * 2020-06-30 2021-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构的制作方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050147B2 (en) 2015-07-24 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9601567B1 (en) 2015-10-30 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple Fin FET structures having an insulating separation plug
US10020304B2 (en) * 2015-11-16 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor, semiconductor device and fabricating method thereof
CN106024893B (zh) * 2016-05-30 2019-03-19 上海华力微电子有限公司 高k金属栅器件及其制备方法
US10490649B2 (en) * 2017-05-30 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device with adhesion layer
US10236220B1 (en) * 2017-08-31 2019-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method
CN109494190B (zh) * 2017-09-11 2020-07-10 中芯国际集成电路制造(上海)有限公司 一种鳍式场效应半导体的形成方法
CN110517989A (zh) * 2018-05-21 2019-11-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10867860B2 (en) 2018-08-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming FinFET device
US11011625B2 (en) * 2018-09-20 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Liner for a bi-layer gate helmet and the fabrication thereof
US10867864B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11217484B2 (en) * 2018-10-31 2022-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET gate structure and related methods
US11289578B2 (en) * 2019-04-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Selective etching to increase threshold voltage spread
US11211472B2 (en) * 2020-02-24 2021-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824811A (zh) * 2012-09-11 2014-05-28 德克萨斯仪器股份有限公司 用于cmos集成电路的替代金属栅极工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016522A (ja) 2006-07-04 2008-01-24 Sony Corp 半導体装置の製造方法および半導体装置
WO2013101007A1 (en) 2011-12-28 2013-07-04 Intel Corporation Methods of integrating multiple gate dielectric transistors on a tri-gate (finfet) process
US8877625B1 (en) 2013-05-14 2014-11-04 Globalfoundries Inc. Methods of forming semiconductor devices with different insulation thickness on the same semiconductor substrate and the resulting devices
KR102066848B1 (ko) * 2013-06-24 2020-01-16 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US20150021681A1 (en) * 2013-07-16 2015-01-22 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
CN105336688B (zh) * 2014-05-28 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824811A (zh) * 2012-09-11 2014-05-28 德克萨斯仪器股份有限公司 用于cmos集成电路的替代金属栅极工艺

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087863A (zh) * 2017-06-14 2018-12-25 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN109087863B (zh) * 2017-06-14 2022-02-15 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN109524465A (zh) * 2017-09-18 2019-03-26 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US11600616B2 (en) 2017-09-18 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including FINFETs having different channel heights
CN110690109A (zh) * 2018-07-05 2020-01-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111863609A (zh) * 2019-04-30 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111863609B (zh) * 2019-04-30 2023-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113540236A (zh) * 2020-04-13 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113539826A (zh) * 2020-04-17 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113871352A (zh) * 2020-06-30 2021-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构的制作方法
CN113871352B (zh) * 2020-06-30 2024-03-08 中芯国际集成电路制造(上海)有限公司 半导体结构的制作方法

Also Published As

Publication number Publication date
EP3166136A1 (en) 2017-05-10
CN106684144B (zh) 2019-11-01
US20170133489A1 (en) 2017-05-11
US9911833B2 (en) 2018-03-06

Similar Documents

Publication Publication Date Title
US11961900B2 (en) Integrated circuit with a fin and gate structure and method making the same
CN106684144A (zh) 半导体结构的制造方法
US11735650B2 (en) Structure and method for FinFET device with buried sige oxide
CN106653691A (zh) 半导体结构的制造方法
TWI570915B (zh) 半導體裝置以及製造鰭式場效電晶體裝置的方法
CN106684042A (zh) 半导体结构的制造方法
TW201541645A (zh) 鰭式場效電晶體裝置之結構及其方法
CN106952908B (zh) 半导体结构及其制造方法
CN105990113B (zh) 晶体管及其形成方法
CN108538724B (zh) 半导体结构及其形成方法
US20240274694A1 (en) Integrated Circuit with a Fin and Gate Structure and Method Making the Same
CN106876335B (zh) 半导体结构的制造方法
CN107275213B (zh) 半导体结构的制造方法
CN108074813A (zh) 半导体结构及其形成方法
CN107293488A (zh) 半导体结构及其制造方法
CN106876273B (zh) 半导体结构的制造方法
CN107591367A (zh) 半导体结构的制造方法
CN107180760A (zh) 半导体结构及其形成方法
CN106935550A (zh) 半导体结构及其制造方法
US20210359095A1 (en) Semiconductor Device Structure with Uneven Gate Profile
CN109994548A (zh) 半导体结构及其形成方法
CN106711041A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant