CN110690109A - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN110690109A CN110690109A CN201810729353.3A CN201810729353A CN110690109A CN 110690109 A CN110690109 A CN 110690109A CN 201810729353 A CN201810729353 A CN 201810729353A CN 110690109 A CN110690109 A CN 110690109A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- gate dielectric
- forming
- semiconductor device
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 80
- 239000010410 layer Substances 0.000 claims abstract description 240
- 150000002500 ions Chemical class 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000011229 interlayer Substances 0.000 claims abstract description 33
- 238000005468 ion implantation Methods 0.000 claims abstract description 33
- 230000007547 defect Effects 0.000 claims abstract description 13
- -1 fluorine ions Chemical class 0.000 claims description 36
- 229910052757 nitrogen Inorganic materials 0.000 claims description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000011241 protective layer Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 15
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 14
- 229910052731 fluorine Inorganic materials 0.000 claims description 12
- 239000011737 fluorine Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 7
- 229910052593 corundum Inorganic materials 0.000 claims description 7
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 6
- 229910004129 HfSiO Inorganic materials 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 2
- 238000002347 injection Methods 0.000 description 17
- 239000007924 injection Substances 0.000 description 17
- 239000000969 carrier Substances 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 229910000167 hafnon Inorganic materials 0.000 description 2
- 239000003607 modifier Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件的形成方法：提供半导体衬底，所述半导体衬底上具有伪栅极结构，所述伪栅极结构包括伪栅介质层和位于伪栅介质层上的伪栅电极层，所述伪栅极结构两侧的衬底内具有源区和漏区；在所述半导体衬底、源区和漏区上形成层间介质层，且所述层间介质层覆盖所述伪栅极结构的侧壁；去除所述伪栅电极层，直至暴露出伪栅介质层的顶部表面，在所述层间介质层内形成开口，所述开口包括第一区，所述第一区与漏区相邻；在所述开口的侧壁和伪栅介质层表面形成栅介质层；形成所述栅介质层之后，对所述第一区栅介质层进行第一离子注入，所述改善离子用于填补所述栅介质层的缺陷和原子间隙。所述方法形成的半导体器件的可靠性较好。
Description
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一，MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着集成电路工艺的不断发展，MOS器件尺寸随之缩小，沟道中横向电场增大，引起大量热载流子的增加，导致热载流子进入栅介质层的可能性增加，栅介质层容易发生热击穿，从而使器件的可靠性降低。
现有技术中场效应晶体管构成的半导体器件的性能有待提高。
发明内容
本发明解决的技术问题是提供一种半导体器件的形成方法，改善半导体器件的可靠性。
为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有伪栅极结构，所述伪栅极结构包括伪栅介质层和位于伪栅介质层上的伪栅电极层，所述伪栅极结构两侧的衬底内具有源区和漏区；在所述半导体衬底、源区和漏区上形成层间介质层，且所述层间介质层覆盖所述伪栅极结构的侧壁；去除所述伪栅电极层，直至暴露出伪栅介质层的顶部表面，在所述层间介质层内形成开口，所述开口包括第一区，所述第一区与漏区相邻；在所述开口的侧壁和伪栅介质层表面形成栅介质层；形成所述栅介质层之后，对所述第一区栅介质层注入改善离子，所述改善离子用于填补所述栅介质层内的缺陷和原子间隙。
可选的，所述改善离子包括氟离子或者氮离子的一种或者两种组合。
可选的，所述注入离子包括氟离子时，注入剂量为5e14原子数/平方厘米～2e15原子数/平方厘米，注入能量为1千电子伏～4千电子伏。
可选的，所述注入离子包括氮离子时，注入剂量为5e14原子数/平方厘米～2e15原子数/平方厘米，注入能量为1千电子伏～4千电子伏。
可选的，对所述第一区栅介质层注入改善离子的注入角度为15度～35度，旋转角度为90度，旋转次数为1次。
可选的，所述伪栅介质层的材料包括氧化硅；伪栅介质层的厚度为5埃～20埃。
可选的，所述栅介质层的材料包括：La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO；所述栅介质层的厚度为10埃～40埃。
可选的，在形成所述栅介质层之后，在所述离子注入之前，还包括：在所述栅介质层表面形成保护层。
可选的，在所述离子注入之后，还包括：在所述栅介质层表面形成保护层。
可选的，所述保护层的材料包括TiN。
可选的，在所述离子注入之后，还包括：在所述开口内填充满金属材料以形成金属栅。
可选的，在形成所述保护层之后，还包括：在所述伪栅开口内填充满金属材料以形成金属栅。
可选的，改善离子还被注入于开口第一区的伪栅介质层内。
本发明还提供一种半导体器件，包括：半导体衬底；位于所述半导体衬底上的层间介质层，所述层间介质层内具有开口，所述开口底部暴露出位于半导体衬底表面的伪栅介质层，所述开口包括第一区，所述第一区与漏区相邻；位于开口两侧的半导体衬底内的源区和漏区；位于开口侧壁和伪栅介质层表面的栅介质层，所述第一区的栅介质层内具有改善离子，所述改善离子填补所述栅介质层内的缺陷和原子间隙。
可选的，所述伪栅介质层的材料包括氧化硅；伪栅介质层的厚度为5埃～20埃。
可选的，所述栅介质层的材料包括：La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO；所述栅介质层的厚度为10埃～40埃。
可选的，所述改善离子包括氟离子或者氮离子的一种或者两种组合。
可选的，所述开口内还具有位于栅介质层上的金属栅，且所述金属栅填充满所述开口。
可选的，所述伪栅介质层上还具有位于栅介质层和金属栅之间的保护层。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供一种半导体器件的形成方法中，去除所述伪栅电极层，直至暴露出伪栅介质层的顶部表面，在所述层间介质层内形成开口，所述开口包括第一区，所述第一区与漏区相邻；在所述开口的侧壁和伪栅介质层表面形成栅介质层；形成所述栅介质层之后，对开口第一区的栅介质层注入改善离子，所述改善离子用于填补所述栅介质层的缺陷和原子间隙。所述对开口第一区的栅介质层注入改善离子，一方面，改善离子能够替代原先与栅介质层和伪栅介质层形成较弱价键的离子，从而使栅介质层和伪栅介质层中形成的价键更牢固，使栅介质层和伪栅介质层的抗击穿性能提高，使半导体器件的可靠性得到改善。另一方面，所述注入改善离子，只对开口第一区进行离子注入，能够在保证改善界面层可靠性的同时，减小离子注入的范围，尽可能降低离子注入本身引入的问题，使半导体器件的可靠性得到改善。
进一步，所述氮离子能够改善栅介质层和伪栅介质层的有效氧化层厚度，即能够使界面层在电学性能方面具有较好的氧化层电学厚度，从而抗击穿性能得到提高，使半导体器件的可靠性得到改善。
进一步，形成的所述保护层，一方面，能够对伪栅介质层和栅介质层起到一定的保护作用，避免离子注入工艺对栅介质层表面造成损伤，另一方面，能够使注入的离子在伪栅介质层和栅介质层内分布均匀，进而改善界面层，从而能够使半导体器件的可靠性得到改善。
附图说明
图1至图8是本发明一实施例的半导体器件的形成方法的各步骤的结构示意图。
具体实施方式
如背景技术所述，现有技术形成的半导体器件的性能有待提高。
一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有伪栅极结构，所述伪栅极结构包括伪栅介质层和位于伪栅介质层上的伪栅电极层，所述伪栅极结构两侧的衬底上具有源漏掺杂区，所述源漏掺杂区和伪栅极结构上具有层间介质层；去除所述伪栅电极层，直至暴露出伪栅介质层的顶部表面，在所述层间介质层内形成开口；在所述开口的侧壁和伪栅介质层表面形成栅介质层；形成所述栅介质层之后，对所述开口进行离子注入。
上述方法中，通过所述离子注入工艺，能够替代原先与栅介质层和伪栅介质层形成较弱价键的离子，从而使栅介质层和伪栅介质层中形成的价键更牢固，从而改善界面层的品质，提高了器件的抗电压性，从而使半导体器件的可靠性得到改善。
然而，采用上述方法制备的半导体器件的可靠性仍较差，原因在于：对开口进行离子注入，离子注入工艺本身对开口的侧壁和栅介质层的表面造成一定损伤，同时对栅介质层和伪栅介质层中造成大量晶格损伤，因此在离子注入剂量和能量一定情况下，较大范围的离子注入，离子注入工艺造成的损伤范围也较大。当漏端偏压较大时，漏端电场较大，依旧容易引起大量热载流子的增加，导致热载流子进入栅介质层和伪栅介质层的可能性增加，界面层容易发生热击穿，从而使半导体器件的可靠性降低。
为了解决所述技术问题，本发明提供一种半导体器件的形成方法，对开口第一区注入改善离子，从而保证改善界面层可靠性的同时，尽可能减少离子注入工艺本身造成的损伤，从而使半导体器件的可靠性得到改善。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图8是本发明半导体器件的形成方法一实施例中各步骤对应结构示意图。
请参考图1，提供衬底100，所述衬底100上具有栅极结构103，所述栅极结构103侧壁表面具有偏移侧墙106，所述栅极结构103和偏移侧墙两侧鳍部内具有轻掺杂区107，所述栅极结构103和偏移侧墙106的侧壁表面具有主侧墙108。
在本实施例中，所述衬底100包括：基底101和位于基底101上的鳍部102。所述基底101和鳍部102的材料为硅。
所述衬底100上还具有覆盖所述鳍部102的隔离结构(图中未标出)，所述隔离结构的顶部表面低于所述鳍部102的顶部表面，且覆盖鳍部102的部分侧壁。
所述隔离结构用于实现半导体不同器件之间的电绝缘。
在本实施例中，所述栅极结构为伪栅极结构，包括伪栅介质层104和伪栅电极层105；所述栅极结构103为后续形成金属栅极结构占据空间位置。
所述伪栅介质层104的厚度为5埃～20埃。
所述偏移侧墙106的材料包括氮化硅或者氮氧化硅。所述偏移侧墙的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
所述偏移侧墙106用于定义后续轻掺杂区的位置。
所述轻掺杂区107的形成方法包括：以所述栅极结构103和偏移侧墙106为掩膜，在所述栅极结构103和偏移侧墙106两侧的鳍部102内形成轻掺杂区107；进行退火工艺处理。
所述退火工艺的退火温度为850摄氏度～950摄氏度(范围)。所述退火处理能够使注入的离子扩散均匀。
所述轻掺杂区107内具有轻掺杂离子，所述轻掺杂离子的导电类型与晶体管的类型相关。在本实施例中，所述用于形成NMOS晶体管，因此，所述轻掺杂离子为N型离子，如：磷离子或者砷离子。在其他实施例中，所述器件用于形成PMOS晶体管，因此，所述轻掺杂离子为P型离子，如：硼离子。
所述主侧墙的材料包括：氮化硅或者氮氧化硅。所述主侧墙的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
所述主侧墙108用于定义后续源漏掺杂区的位置。
请参考图2，在所述栅极结构103、偏移侧墙106和主侧墙108两侧的鳍部表面形成漏区109和源区110。
所述漏区109和源区110的形成方法包括：在所述栅极结构103、偏移侧墙106和主侧墙108两侧的鳍部表面形成外延层(图中未示出)；在所述外延层内掺入源漏离子，形成所述漏区109和源区110。
在其他实施例中，所述源漏掺杂区位于所述栅极结构、偏移侧墙和主侧墙两侧的鳍部内。
请参考图3，形成覆盖所述栅极结构103、源区109和漏区110的层间介质层111。
形成所述层间介质层111的步骤包括：在所述栅极结构103两侧和漏区109和源区110表面形成层间介质膜(图中未示出)，所述层间介质膜顶部高于所述栅极结构103顶部；对所述层间介质膜进行平坦化工艺，去除高于所述栅极结构103顶部的层间介质膜，形成所述层间介质层111。
所述层间介质膜的材料包括氧化硅，相应的，所述层间介质层111的材料包括氧化硅。形成所述层间介质膜的工艺包括：化学气相沉积工艺、等离子体增强化学气相沉积工艺或低压化学气相沉积工艺等方法。
平坦化所述层间介质膜的工艺包括化学机械磨平工艺。
所述层间介质层111用于实现半导体不同器件之间的电隔离。
请参考图4，去除伪栅电极层105，直至暴露出所述伪栅介质层104表面，在所述层间介质层111内形成开口112，所述开口112包括第一区Ⅰ和第二区Ⅱ，所述开口112的第一区Ⅰ和漏区109相邻，所述开口112的第二区Ⅱ和源区110相邻。
去除所述伪栅电极层105的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述第一区Ⅰ用于后续注入改善离子。
在本实施例中，在所述层间介质层111内形成开口112时，所述伪栅介质层104被保留下来，这样有利于满足输入输出设备(I/O Device)对器件工作电压需求高，而对器件精确度要求低的情况。
在其它实施例中，不仅去除伪栅电极层，而且去除伪栅介质层，在所述层间介质层内形成开口。
请参考图5，在所述开口112侧壁和伪栅介质层104表面和层间介质层111表面形成栅介质膜113。
所述栅介质膜113用于后续形成栅介质层。
所述栅介质膜113的厚度为10埃～40埃。相应的，后续形成的栅介质层的厚度为。所述栅介质层的厚度不宜过厚，介质层的电容和介质层的厚度成反比关系，若栅介质层的厚度太大，则电容过小，则半导体器件的电学性能较差；所述栅介质层的厚度不宜过薄，否则后续离子注入时，一方面，注入的离子容易进入下层的氧化层和衬底中，从而扰乱衬底的电场；另一方面，过薄的栅介质层容易被击穿，发生严重的漏电流，从而使半导体器件的性能较差。
所述栅介质膜113的材料为高k栅介质材料，k大于3.9。高k栅介质材料指的是，相对介电常数大于氧化硅相对介电常数的栅介质材料。在本实施例中，所述栅介质膜113的材料为氧化铪。相应的，后续形成的栅介质层的材料为氧化铪。在其他实施例中，所述栅介质膜的材料包括：La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4，相应的，后续形成的栅介质层的材料包括：La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。
所述栅介质膜113的形成工艺包括化学气相沉积工艺或者物理气相沉积工艺或原子层沉积工艺。
请参考图6，在所述栅介质膜113表面形成保护膜114。
所述保护膜114用于后续形成保护层。在本实施例中，所述保护膜114的材料为氮化钛。相应的，后续形成的保护层的材料为氮化钛。
后续形成的保护层对伪栅介质层和栅介质层起到一定的保护作用，避免离子注入过程对栅介质层表面造成损伤，同时，能够使注入的离子在伪栅介质层和栅介质层中的分布均匀，进而改善界面层，从而能够使半导体器件的可靠性得到改善。
所述保护膜114的形成工艺包括化学气相沉积工艺或者物理气相沉积工艺或者原子层沉积工艺。
请参考图7，形成所述栅介质膜113和保护膜114之后，对所述开口112第一区Ⅰ注入改善离子。
所述改善离子用于填补所述栅介质膜和伪栅介质层的缺陷和原子间隙。所述改善离子包括氟离子或者氮离子的一种或者两种。所述氟离子或者氮离子，能够替代原先与栅介质膜113和伪栅介质层104形成较弱价键的离子，且所述栅介质膜113用于后续形成栅介质层，从而使栅介质层和伪栅介质层104中形成的价键更牢固，使栅介质层和伪栅介质层104的抗击穿性能提高，从而使半导体器件的可靠性得到改善。同时，所述氮离子能够改善栅介质层和伪栅介质层104的有效氧化层厚度，使界面层在电学性能方面具有较好的氧化层电学厚度，从而抗击穿性能得到提高，使半导体器件的可靠性得到改善。
在本实施例中，所述改善离子不仅注入于开口112第一区Ⅰ的栅介质膜113，还注入于开口112第一区Ⅰ的伪栅介质层104。由于漏区109的偏压过高，积累较多的电荷，容易引起大量热载流子的增加，导致进入与漏区相邻的栅介质膜113和伪栅介质层104部分的热载流子的可能性增加，对与漏区109相邻一侧的开口112注入氟离子或者氮离子的一种或者两种，即对开口112的第一区Ⅰ注入改善离子，在能够保证改善界面层可靠性的同时，减小离子注入的范围，从而能够减少离子注入对栅介质膜113表面造成的损伤，以及减小离子注入使栅介质膜113和伪栅介质层104中的晶格原子发生碰撞而产生的大量缺陷，尽可能减少离子注入本身引入的缺陷，使半导体器件的可靠性得到改善。
在本实施例中，对所述开口112第一区Ⅰ注入的改善离子包括氟离子和氮离子。注入氟离子和氮离子的具体工艺参数包括：注入剂量为5e14原子数/平方厘米～2e15原子数/平方厘米，注入能量为1千电子伏～4千电子伏，注入角度为15度～35度，旋转角度为90度，旋转次数为1次。其中，所述注入角度是指注入离子的运动方向与衬底100法线方向的夹角。旋转角度是指离子注入装置旋转开始时注入离子的运动方向与旋转结束时注入离子的运动方向之间的夹角。旋转次数是指离子注入装置重复出现旋转角度为90度的回数。
在另一实施例中，对所述开口112第一区Ⅰ注入的改善离子为氟离子。注入氟离子的具体工艺参数包括：注入剂量为5e14原子数/平方厘米～2e15原子数/平方厘米，注入能量为1千电子伏～4千电子伏，注入角度为15度～35度，旋转角度为90度，旋转次数为1次。
又一实施例中，对所述开口112第一区Ⅰ注入的改善离子为氮离子。注入氮离子的具体工艺参数包括：注入剂量为5e14原子数/平方厘米～2e15原子数/平方厘米，注入能量为1千电子伏～4千电子伏，注入角度为15度～35度，旋转角度为90度，旋转次数为1次。
需要说明的是，所述第一区Ⅰ的宽度占所述开口112宽度的比例为0.2～0.5。
选择所述离子注入能量的意义在于：若所述注入能量小于1千电子伏，使离子注入栅介质膜113和伪栅介质层104的深度较浅，从而不能充分改善栅介质膜113和伪栅介质层104的可靠性；若所述注入能量大于4千电子伏，使离子注入栅介质膜113和伪栅介质层104的深度过深，容易穿过较薄的伪栅介质层104进入到衬底100中，从而破坏衬底100的电场，使得到的半导体器件的性能较差。
选择所述离子注入剂量的意义在于：若所述注入剂量小于5e14原子数/平方厘米，栅介质膜113和伪栅介质层104中原先形成的较弱价键不能被充分替代，与氟离子或者氮离子形成更加稳定的价键，同时也不能充分改善栅介质膜113和伪栅介质层104的氧化层电学厚度，从而不能充分改善栅介质膜113和伪栅介质层104的可靠性；若所述注入剂量大于2e15原子数/平方厘米，使栅介质膜113和伪栅介质层104中的晶格原子发生剧烈碰撞，产生较大原子位移，导致大量的缺陷，使半导体器件的可靠性较差。
在本实施例中，在形成所述栅介膜113之后，对所述开口112第一区Ⅰ注入改善离子之前，在栅介质膜113表面形成所述保护膜114。所述保护膜114对伪栅介质层104和栅介质膜113起到一定的保护作用，避免离子注入工艺对栅介质膜113表面造成损伤，另一方面，能够使注入的离子在伪栅介质层104和栅介质膜113中的分布均匀，进而改善界面层，从而能够使半导体器件的可靠性得到改善。
需要说明的是，在其他实施例中，在对开口第一区注入改善离子之后，形成所述保护膜。
请参考图8，对所述开口112第一区Ⅰ注入改善离子之后，还包括：在所述开口112内填充满金属材料，平坦化所述栅介质膜113和保护膜114和金属材料，直至暴露出层间介质层111顶部表面，在所述开口112的侧壁和伪栅介质层104表面形成栅介质层115，在所述栅介质层115表面形成保护层116，在所述保护层116表面形成金属栅117，且所述金属栅117填充满开口112。
平坦化所述栅介质膜113和保护膜114和金属材料的工艺包括：化学机械研磨工艺。
在本实施例中，所述金属栅117的材料为W，采用化学气相沉积工艺形成所述金属栅。在其他实施例中，所述金属栅的材料还可以为Cu或Al，还可以采用物理气相沉积工艺或原子层沉积工艺形成所述金属栅。
在其他实施例中，在所述第一离子注入之后，在栅介质层表面形成保护层之后，在所述开口内填充满金属材料以形成金属栅。
相应的，本发明还提供一种半导体器件，请继续参考图7，包括：
半导体衬底100；位于所述半导体衬底表面的层间介质层111，所述层间介质层111内具有开口112，所述开口112底部暴露出位于半导体衬底100表面的伪栅介质层104，所述开口112包括第一区Ⅰ，所述第一区Ⅰ与漏区109相邻；位于开口112两侧的半导体衬底100内的源区110和漏区109；位于开口112底部表面的伪栅介质层104；位于开口112侧壁和伪栅介质层表面104的栅介质层115；所述开口115包括第一区Ⅰ，第一区Ⅰ与漏区109相邻，第一区Ⅰ栅介质层115的缺陷和原子间隙被改善离子填补。
所述伪栅介质层104的材料包括氧化硅；伪栅介质层的厚度为5埃～20埃。
所述栅介质层115的材料包括：La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO；所述栅介质层的厚度为10埃～40埃。
所述改善离子包括氟离子或者氮离子的一种或者两种。所述氟离子或者氮离子，能够替代原先与栅介质层115和伪栅介质层104形成较弱价键的离子，从而使栅介质层115和伪栅介质层104中形成的价键更牢固。同时，所述氮离子能够改善栅介质层115和伪栅介质层104的有效氧化层厚度，使界面层在电学性能方面具有较好的氧化层电学厚度，从而抗击穿性能得到提高，使半导体器件的可靠性得到改善。
在本实施例中，所述改善离子不仅注入于开口112第一区Ⅰ的栅介质层115，还注入于开口112第一区Ⅰ的伪栅介质层104。由于漏区109的偏压过高，积累较多的电荷，容易引起大量热载流子的增加，导致进入与漏区相邻的栅介质层115和伪栅介质层104部分的热载流子的可能性增加。对开口112的第一区Ⅰ进行离子注入，在能够保证改善界面层可靠性的同时，减小离子注入的范围，从而能够减少离子注入对栅介质层115表面造成的损伤，以及减小离子注入使栅介质层115和伪栅介质层104中的晶格原子发生碰撞而产生的大量缺陷，尽可能减少离子注入本身引入的缺陷，使半导体器件的可靠性得到改善。
在本实施例中，所述改善离子包括氟离子和氮离子。注入氟离子和氮离子的具体工艺参数包括：注入剂量为5e14原子数/平方厘米～2e15原子数/平方厘米，注入能量为1千电子伏～4千电子伏，注入角度为15度～35度，旋转角度为90度，旋转次数为1次。
所述半导体器件还包括金属栅117，位于所述栅介质层115上且填充满所述开口112。
所述半导体器件还包括保护层116，位于伪栅介质层104上且在栅介质层115和金属栅117之间。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上具有伪栅极结构，所述伪栅极结构包括伪栅介质层和位于伪栅介质层上的伪栅电极层，所述伪栅极结构两侧的衬底内具有源区和漏区；
在所述半导体衬底、源区和漏区上形成层间介质层，且所述层间介质层覆盖所述伪栅极结构的侧壁；
去除所述伪栅电极层，直至暴露出伪栅介质层的顶部表面，在所述层间介质层内形成开口，所述开口包括第一区，所述第一区与漏区相邻；
在所述开口的侧壁和伪栅介质层表面形成栅介质层；
形成所述栅介质层之后，对所述第一区栅介质层注入改善离子，所述改善离子用于填补所述栅介质层内的缺陷和原子间隙。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述改善离子包括氟离子或者氮离子的一种或者两种组合。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述注入离子包括氟离子时，注入剂量为5e14原子数/平方厘米～2e15原子数/平方厘米，注入能量为1千电子伏～4千电子伏。
4.如权利要求2所述的半导体器件的形成方法，其特征在于，所述注入离子包括氮离子时，注入剂量为5e14原子数/平方厘米～2e15原子数/平方厘米，注入能量为1千电子伏～4千电子伏。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，对所述第一区栅介质层注入改善离子的注入角度为15度～35度，旋转角度为90度，旋转次数为1次。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述伪栅介质层的材料包括氧化硅；伪栅介质层的厚度为5埃～20埃。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅介质层的材料包括：La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO；所述栅介质层的厚度为10埃～40埃。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述栅介质层之后，在所述离子注入之前，还包括：在所述栅介质层表面形成保护层。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，在所述离子注入之后，还包括：在所述栅介质层表面形成保护层。
10.如权利要求8或者9所述的半导体器件的形成方法，其特征在于，所述保护层的材料包括TiN。
11.如权利要求1或8所述的半导体器件的形成方法，其特征在于，在所述离子注入之后，还包括：在所述开口内填充满金属材料以形成金属栅。
12.如权利要求9所述的半导体器件的形成方法，其特征在于，在形成所述保护层之后，还包括：在所述伪栅开口内填充满金属材料以形成金属栅。
13.如权利要求1所述的半导体器件的形成方法，其特征在于，改善离子还被注入于开口第一区的伪栅介质层内。
14.一种半导体器件，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上的层间介质层，所述层间介质层内具有开口，所述开口底部暴露出位于半导体衬底表面的伪栅介质层，所述开口包括第一区，所述第一区与漏区相邻；
位于开口两侧的半导体衬底内的源区和漏区；
位于开口侧壁和伪栅介质层表面的栅介质层，所述第一区的栅介质层内具有改善离子，所述改善离子填补所述栅介质层内的缺陷和原子间隙。
15.如权利要求14所述的半导体器件的形成方法，其特征在于，所述伪栅介质层的材料包括氧化硅；伪栅介质层的厚度为5埃～20埃。
16.如权利要求14所述的半导体器件的形成方法，其特征在于，所述栅介质层的材料包括：La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO；所述栅介质层的厚度为10埃～40埃。
17.如权利要求14所述的半导体器件，其特征在于，所述改善离子包括氟离子或者氮离子的一种或者两种组合。
18.如权利要求14所述的半导体器件，其特征在于，所述开口内还具有位于栅介质层上的金属栅，且所述金属栅填充满所述开口。
19.如权利要求19所述的半导体器件，其特征在于，所述伪栅介质层上还具有位于栅介质层和金属栅之间的保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810729353.3A CN110690109B (zh) | 2018-07-05 | 2018-07-05 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810729353.3A CN110690109B (zh) | 2018-07-05 | 2018-07-05 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110690109A true CN110690109A (zh) | 2020-01-14 |
| CN110690109B CN110690109B (zh) | 2021-10-15 |
Family
ID=69106627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810729353.3A Active CN110690109B (zh) | 2018-07-05 | 2018-07-05 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110690109B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113628961A (zh) * | 2020-05-07 | 2021-11-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106409765A (zh) * | 2015-07-31 | 2017-02-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN106684144A (zh) * | 2015-11-05 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN106711034A (zh) * | 2015-08-31 | 2017-05-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106952908A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
| US20170365690A1 (en) * | 2016-06-20 | 2017-12-21 | Semiconductor Manufacturing International (Shanghai) Corporation | Transistor device and fabrication method |
| CN107591367A (zh) * | 2016-07-06 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN107919285A (zh) * | 2016-10-10 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
-
2018
- 2018-07-05 CN CN201810729353.3A patent/CN110690109B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106409765A (zh) * | 2015-07-31 | 2017-02-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN106711034A (zh) * | 2015-08-31 | 2017-05-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106684144A (zh) * | 2015-11-05 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN106952908A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
| US20170365690A1 (en) * | 2016-06-20 | 2017-12-21 | Semiconductor Manufacturing International (Shanghai) Corporation | Transistor device and fabrication method |
| CN107591367A (zh) * | 2016-07-06 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN107919285A (zh) * | 2016-10-10 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113628961A (zh) * | 2020-05-07 | 2021-11-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110690109B (zh) | 2021-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6921691B1 (en) | Transistor with dopant-bearing metal in source and drain | |
| US8330227B2 (en) | Integrated semiconductor structure for SRAM and fabrication methods thereof | |
| TWI388003B (zh) | 半導體元件及其製造方法 | |
| KR20150077366A (ko) | 상이한 핀 높이를 갖는 핀펫을 형성하는 기구 | |
| US9496367B2 (en) | Mechanism for forming metal gate structure | |
| CN103311247A (zh) | 半导体器件及其制造方法 | |
| US9196706B2 (en) | Method for manufacturing P-type MOSFET | |
| CN107919324B (zh) | 半导体器件的形成方法 | |
| US9257323B2 (en) | Semiconductor device and method for forming the same | |
| CN103855012A (zh) | N型mosfet的制造方法 | |
| CN103855014B (zh) | P型mosfet及其制造方法 | |
| CN108630548B (zh) | 鳍式场效应管及其形成方法 | |
| CN103094214B (zh) | 制作半导体器件的方法 | |
| CN103855008A (zh) | N型mosfet及其制造方法 | |
| CN107731752B (zh) | 半导体结构的形成方法 | |
| CN103855094A (zh) | 半导体器件及其制造方法 | |
| US9029225B2 (en) | Method for manufacturing N-type MOSFET | |
| CN107591370B (zh) | 半导体器件及其形成方法 | |
| CN110690109B (zh) | 半导体器件及其形成方法 | |
| US9159604B2 (en) | Semiconductor device and method for forming the same | |
| CN106856169B (zh) | 晶体管及其形成方法 | |
| CN106486352B (zh) | 高k金属栅极结构、鳍式场效应晶体管及其制作方法 | |
| CN108281485B (zh) | 半导体结构及其形成方法 | |
| CN103855007A (zh) | P型mosfet的制造方法 | |
| CN109671673B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |