CN113540236A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113540236A
CN113540236A CN202010287532.3A CN202010287532A CN113540236A CN 113540236 A CN113540236 A CN 113540236A CN 202010287532 A CN202010287532 A CN 202010287532A CN 113540236 A CN113540236 A CN 113540236A
Authority
CN
China
Prior art keywords
region
substrate
gate
forming
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010287532.3A
Other languages
English (en)
Inventor
崔明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010287532.3A priority Critical patent/CN113540236A/zh
Publication of CN113540236A publication Critical patent/CN113540236A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，其中，形成方法包括：提供衬底，衬底包括核心区和IO区，IO区的所述衬底的厚度小于核心区的所述衬底的厚度；在衬底上形成鳍部，IO区的鳍部的顶部表面低于核心区的鳍部的顶部表面；在核心区和IO区的所述鳍部的部分顶部和侧壁表面上形成栅氧化层，栅氧化层的厚度等于IO区的所述衬底和核心区的所述衬底的厚度差值；去除核心区的所述栅氧化层；形成分别横跨核心区的鳍部和IO区的鳍部的栅极结构，IO区的栅极结构的顶部表面与核心区的栅极结构的顶部表面齐平。本发明实施例提供的半导体结构的形成方法，可以控制IO区形成的栅极层的高度，有利于提高半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。
背景技术
随着集成电路制造技术的飞速发展，为了达到更快的运算速度、更大的数据存储量以及更多的功能，集成电路芯片朝向更高的器件密度、更高的集成度方向发展。通常一套完整的半导体器件包含集成在同一半导体衬底上的至少一个核心元件(Core device)和至少一个输入输出元件(IO元件，IO device)，核心元件形成于核心区内，用于实现集成电路主要的功能，包括核心PMOS和核心NMOS，IO元件形成于输入输出区内，用于为核心元件提供相应的输入信号或者将核心元件的相应信号输出，IO元件包括IO PMOS与IO NMOS，IO元件的工作电压(可从1.8V到5V，如为1.8V或3.3V)高于所述核心器件的工作电压(如为1.0V)。
栅极对于半导体器件的性能是至关重要的，然而，目前在形成核心区和IO区的栅极结构的过程中仍然面临诸多问题，对半导体结构的性能产生不利影响。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，可以控制半导体结构中IO区域的栅极高度，提高半导体结构的电学性能。
为解决上述技术问题，本发明实施例提供一种半导体结构，包括：衬底，所述衬底包括核心区和IO区，所述IO区的所述衬底的厚度小于所述核心区的所述衬底的厚度；鳍部，位于所述衬底上，所述IO区的所述鳍部的顶部表面低于所述核心区的所述鳍部的顶部表面；栅氧化层，位于所述IO区的所述鳍部的部分顶部和侧壁表面，所述IO区的所述栅氧化层的顶部表面与所述核心区的所述鳍部的顶部表面齐平；栅极结构，所述栅极结构分别横跨所述核心区和所述IO区的所述鳍部，所述IO区的所述栅极结构的顶部表面与所述核心区的所述栅极结构的顶部表面齐平。
可选的，所述栅极结构包括依次形成于所述鳍部上的高K栅介质层、功函数层以及金属栅电极层。
可选的，所述IO区的所述衬底与所述核心区的所述衬底的厚度的差值为
Figure BDA0002449098850000021
可选的，还包括：位于所述衬底和所述鳍部上的层间介质层，所述层间介质层还位于所述栅极结构的侧壁，所述核心区的所述层间介质层的顶部表面与所述IO区的所述层间介质层的顶部表面齐平。
相应的，本发明实施例还提供一种上述半导体结构的形成方法，包括：提供衬底，所述衬底包括核心区和IO区，所述IO区的所述衬底的厚度小于所述核心区的所述衬底的厚度；在所述衬底上形成鳍部，所述IO区的所述鳍部的顶部表面低于所述核心区的所述鳍部的顶部表面；在所述核心区和所述IO区的所述鳍部的部分顶部和侧壁表面上形成栅氧化层，所述栅氧化层的厚度等于所述IO区的所述衬底和所述核心区的所述衬底的厚度差值；去除所述核心区的所述栅氧化层；形成分别横跨所述核心区的所述鳍部和所述IO区的所述鳍部的栅极结构，所述IO区的所述栅极结构的顶部表面与所述核心区的所述栅极结构的顶部表面齐平。
可选的，在提供衬底之前，还包括：提供初始衬底，所述初始衬底包括核心区和IO区，所述IO区的所述初始衬底的厚度与所述核心区的所述初始衬底的厚度一致；在所述初始衬底上形成掩膜层，所述掩膜层覆盖所述核心区的所述初始衬底；刻蚀所述IO区的所述初始衬底，形成衬底，所述IO区的所述衬底的厚度小于所述核心区的所述衬底的厚度。
可选的，所述IO区的所述衬底与所述核心区的所述衬底的厚度的差值为
Figure BDA0002449098850000022
可选的，刻蚀所述IO区的所述初始衬底的方法包括干法刻蚀和湿法刻蚀的其中一种或两种。
可选的，形成所述栅氧化层后，还包括：在去除所述核心区的所述栅氧化层之前，还包括：在所述核心区和所述IO区的所述栅氧化层上形成伪栅结构；在所述核心区和所述IO区的所述伪栅结构、所述鳍部以及所述衬底表面形成层间介质层，所述层间介质层暴露出所述伪栅结构的顶部；去除暴露出的所述伪栅结构，在所述层间介质层内形成栅极开口，所述栅极开口露出所述核心区和所述IO区的所述栅氧化层。
可选的，去除所述核心区的所述栅氧化层的步骤包括：在所述层间介质层和所述栅极开口表面形成图形化的掩膜层，所述图形化的掩膜层覆盖所述IO区的所述栅极开口表面而暴露出所述核心区的所述栅极开口表面；以所述图形化的掩膜层为掩膜，刻蚀去除所述核心区的所述栅极开口中的所述栅氧化层；去除所述图形化的掩膜层。
可选的，在形成所述伪栅结构之后，形成所述层间介质层之前，还包括：在所述伪栅结构的侧壁上形成侧墙。
可选的，形成所述栅极结构的方法包括：在所述核心区和所述IO区的所述栅极开口表面依次形成高K栅介质层、功函数层以及金属栅电极层。
可选的，所述金属栅电极层的材料包括W、Al、Cu、Ag、Au、Pt、Ni或Ti。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
衬底包括核心区和IO区，且IO区的衬底的厚度小于核心区的衬底的厚度，后续在衬底上形成栅氧化层时，因为IO区的器件的耐压要求高于核心区器件的耐压要求，在IO区的栅氧化层要保留，因为IO区的衬底的厚度小于核心区的衬底的厚度，可以使得IO区形成的栅氧化层的顶部与核心区的鳍部的顶部表面齐平，后续在栅氧化层上形成栅极结构时，保证了核心区的栅极结构的厚度与IO区的栅极结构的厚度一致，且核心区的栅极结构的顶部与IO区的栅极结构的顶部齐平，对半导体结构中栅极结构的高度进行了有效控制，从而提高半导体结构的性能。
附图说明
图1至图3是一实施例中半导体结构的形成方法各步骤对应的结构示意图；
图4至图16是本发明一实施例中半导体结构的形成方法各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前形成的金属栅极半导体结构仍面临栅极高度不易控制、半导体结构性能较差等问题。
图1至图3是一实施例中半导体结构的形成方法各步骤对应的结构示意图，图1至图3是沿平行于鳍部延伸方向对半导体结构进行剖切的剖面结构示意图。
参考图1，提供衬底10，所述衬底10包括核心区11和IO区12，所述IO区12的所述衬底10的厚度与所述核心区11的所述衬底10的厚度一致。
继续参考图1，在所述衬底10上形成鳍部20，所述IO区12的所述鳍部20的高度与所述核心区11的所述鳍部20的高度一致。
继续参考图1，在所述鳍部20上形成栅氧化层30，形成位于所述核心区11和IO区12的栅氧化层30上的层间介质层40，所述层间介质层40具有若干栅极开口，其中一所述栅极开口露出所述核心区11的栅氧化层30，另一所述栅极开口露出所述IO区的栅氧化层30。
参考图2，刻蚀去除所述核心区11的所述栅氧化层30。
参考图3，在所述栅极开口中形成栅极结构，所述栅极结构包括依次形成于栅极开口中的高K栅介质层(图未示)、功函数层51以及金属栅电极层52。
具体的，形成栅极结构的步骤包括：在栅极开口中依次形成高K栅介质层(图未示)、功函数层51以及金属栅电极层52，其中，所述高K栅介质层还可以同时覆盖所述层间介质层40的表面上，所述功函数材料层51还覆盖在所述层间介质层40上方的高K栅介质层表面，所述金属栅电极层52还覆盖在所述层间介质层40上方的功函数层51表面。
通过化学机械研磨工艺去除层间介质层40表面上多余的金属栅电极层52、功函数层51和高K栅介质层，从而形成金属栅极结构，所述核心区11的所述金属栅极结构的顶部表面与所述IO区的所述金属栅极结构的顶部表面齐平。
发明人发现，采用上述方法形成半导体结构的过程中，由于去除了核心区11的所述栅氧化层30，保留了所述IO区12的所述栅氧化层30，在栅极开口中填充高K栅介质层、功函数层51和金属栅电极层52时，在核心区11和IO区12沉积的功函数层51的厚度相同，在核心区11和IO区12沉积的金属栅电极层52的厚度相同，后续进行化学机械研磨时，为了控制IO区12和所述核心区11的金属栅极结构的高度一致，IO区研磨去除的金属栅电极层52的厚度要多于核心区11，保留下来的IO区的金属栅电极层52的厚度小于核心区11的金属栅电极层52的厚度，由此产生两个问题：一方面，由于所述IO区12的所述金属栅电极层52的厚度小于所述核心区11的所述金属栅电极层52，后期对半导体结构进行缺陷检测时，由于IO区12的鳍部20上方覆盖的金属栅电极层52较薄，使得IO区12的鳍部20的印记比较明显，会干扰到其他缺陷的检测；另一方面，所述IO区12的所述功函数层51的顶部表面高于所述核心区11的所述功函数层51的顶部表面，在进行化学机械研磨时，容易发生过研磨，导致研磨到IO区12的所述功函数层51，从而对半导体结构的电学性能产生不利影响。
为了解决上述问题，发明人经过研究，提供了一种半导体结构的形成方法，包括：提供衬底，衬底包括核心区和IO区，IO区的所述衬底的厚度小于核心区的所述衬底的厚度，去除核心区的栅氧化层后，衬底厚度的高低差可以弥补栅氧化层的高低差，从而使得IO区的栅氧化层的顶部表面与核心区的鳍部的顶部表面齐平，后续形成横跨鳍部的栅极结构时，在核心区和IO区沉积的功函数层的厚度相同，且顶部表面齐平，在核心区和IO区沉积的金属栅电极层的厚度相同，且顶部表面齐平，进行化学机械研磨后仍能保证核心区和IO区的厚度相同、顶部表面齐平，对半导体结构进行缺陷检测时，鳍部表现出来的印记是一致的，避免对缺陷检测造成干扰；另外，化学机械研磨时，研磨去除的金属栅电极层的厚度也是一致的，不会造成过研磨，避免研磨损伤到金属栅电极层下方的功函数层，有利于提高半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图16是本发明一实施例中半导体结构的形成过程各步骤对应的结构示意图。
参考图4，提供初始衬底100，所述初始衬底100包括核心区101和IO区102，所述IO区102的所述初始衬底100的厚度与所述核心区101的所述初始衬底100的厚度一致。
所述初始衬底100作为形成半导体结构的工艺基础。所述初始衬底100的材料为以下所提到的材料中的至少一种：硅、锗、硅锗、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)及绝缘体上锗化硅(SiGeOI)等。本实施例中，所述初始衬底100的材料为硅，且所述初始衬底100内还包含有其他结构，如：金属插塞、金属连接层、介电层等结构，或者包含有这些结构组成的其他半导体器件，在这里并不做具体限制。
继续参考图4，在所述初始衬底100上形成掩膜层110，所述掩膜层110覆盖所述核心区101的所述初始衬底100。
所述掩膜层110的材料包括氧化硅、氮化硅、氮氧化硅或碳化硅。本实施例中，所述掩膜层110的材料为氮化硅。
参考图5和图6，图5是沿平行于鳍部延伸方向对半导体结构进行剖切后的剖面结构示意图，图6是沿垂直于鳍部延伸方向的剖面结构示意图，刻蚀所述IO区102的所述初始衬底100，使所述IO区102的所述初始衬底100的厚度小于所述核心区101的所述初始衬底100的厚度，形成衬底200，所述IO区102的所述衬底200的厚度小于所述核心区101的所述衬底200的厚度。
本实施例中，所述IO区102的所述衬底200与所述核心区101的所述衬底200的厚度的差值为
Figure BDA0002449098850000061
刻蚀所述初始衬底100的方法包括干法刻蚀和湿法刻蚀的其中一种或两种组合。本实施例中，采用干法刻蚀工艺刻蚀所述IO区102的所述初始衬底100。
形成所述衬底200后，去除所述掩膜层110。
继续参考图5和图6，在所述衬底200上形成鳍部210，所述IO区102的所述鳍部210的顶部表面低于所述核心区101的所述鳍部210的顶部表面。
本实施例中，所述鳍部210的材料为硅；在其他实施例中，所述鳍部210的材料还可以是锗或硅锗等半导体材料。
本实施例中，在所述衬底200上形成鳍部210的方法包括：在所述衬底200上形成鳍部材料层(图未示)；在所述鳍部材料层上形成图形化层(图未示)，所述图形化层对应所述衬底200中需要形成所述鳍部210的位置；以所述图形化层为掩膜刻蚀所述鳍部材料层，形成若干分立排布的所述鳍部210；去除所述图形化层。
本实施例中，形成的所述鳍部210的高度相等，即所述IO区102的所述鳍部210的高度与所述核心区101的所述鳍部210的高度相等。由于所述IO区102的所述衬底200的厚度小于所述核心区101的所述衬底200的厚度，则所述IO区102的所述鳍部210的顶部表面低于所述核心区101的所述鳍部210的顶部表面。
继续参考图5和图6，在所述核心区101和所述IO区102的所述鳍部210的部分顶部和侧壁表面上形成栅氧化层300，以及形成分别横跨所述核心区101和所述IO区102的所述鳍部210的伪栅结构310，所述伪栅结构310还位于所述栅氧化层300上。
本实施例中，形成所述栅氧化层300和所述伪栅结构310的步骤包括：形成覆盖所述核心区101和所述IO区102的所述衬底200和所述鳍部210的栅氧化材料层(图未示)；在所述栅氧化材料层表面形成伪栅材料层，所述伪栅材料层的顶部高于所述鳍部210的顶部；对所述伪栅材料层进行平坦化处理；图形化所述伪栅材料层和所述栅氧化材料层，形成栅氧化层300，所述栅氧化层300位于所述核心区101和所述IO区102的所述鳍部210的部分顶部和侧壁表面，在所述栅氧化层300表面形成所述伪栅结构310，所述伪栅结构310分别横跨所述核心区101和所述IO区102的所述鳍部210。
本实施例中，形成所述栅氧化层300的方法为化学气相沉积法；在其它实施例中，还可以采用热氧化工艺或原位水汽生成工艺形成所述栅氧化层。
所述栅氧化层300的厚度与所述核心区101和所述IO区102的衬底的高低差相同，厚度范围为
Figure BDA0002449098850000081
具体数值可根据实际工艺需要进行选择。
本实施例中，所述核心区101的所述伪栅结构310的顶部表面与所述IO区102的所述伪栅结构310的顶部表面齐平。
本实施例中，所述伪栅结构310的材料为多晶硅；在其它实施例中，所述伪栅结构310的材料还可以是硅、掺杂的多晶硅和多晶硅-锗合金材料。
本实施例中，形成所述伪栅结构310后，还可以在所述伪栅结构310侧壁上形成侧墙(图未示)。
本实施例中，所述侧墙材料为氧化硅；在其它实施例中，所述侧墙材料还可以是氮化硅、氮氧化硅、掺碳的氮氧化硅中一种或者几种组合。
参考图7和图8，其中图7和图5的剖视方向一致，图8和图6的剖视方向一致，通过化学气相沉积工艺等在核心区101和IO区102的表面上，即在鳍部210、伪栅结构310以及侧墙上，形成层间介质层400，所述层间介质层400暴露出所述伪栅结构310的顶部。
本实施例中，形成所述层间介质层400的步骤包括：在所述鳍部210、伪栅结构310以及侧墙上形成层间介质材料层(图未示)，所述层间介质材料层覆盖所述伪栅结构310的顶部；对所述层间介质材料层进行化学机械研磨，直至暴露出所述伪栅结构310的顶部，形成层间介质层400。
本实施例中，所述层间介质层400为介电常数低于2.0的低K介质材料。
参考图9和图10，其中图9和图7的剖视方向一致，图10和图8的剖视方向一致，通过湿法刻蚀工艺、干法刻蚀工艺或湿法刻蚀和干法刻蚀结合工艺，去除所述核心区101和所述IO区102的所述伪栅结构310，在所述层间介质层400内形成栅极开口，其中一栅极开口露出所述核心区101的所述栅氧化层300，另一栅极开口露出所述IO区的所述栅氧化层300。
参考图11和图12，其中图11和图9的剖视方向一致，图12和图10的剖视方向一致，去除所述核心区101的所述栅氧化层300。
具体去除所述栅氧化层300的步骤包括：在所述层间介质层400、侧墙以及暴露出的栅氧化层300表面上涂覆光刻胶(图未示)；通过曝光、显影等光刻工艺形成图形化的光刻胶层，所述图形化的光刻胶层作为图形化的掩膜层，所述图形化的掩膜层覆盖所述IO区的所述栅氧化层300表面且露出所述核心区101的所述栅氧化层300的表面；以所述图形化的掩膜层为掩膜，刻蚀去除所述核心区101的所述栅氧化层300；去除所述图形化的掩膜层。
本实施例中，刻蚀去除所述栅氧化层300的方法为干法刻蚀；在其它实施例中，还可以采用湿法刻蚀或干法刻蚀和湿法刻蚀结合工艺刻蚀去除所述栅氧化层300。
本实施例中，采用灰化工艺去除所述图形化的掩膜层。
本实施例中，所述栅氧化层300的厚度等于所述IO区102的所述衬底200和所述核心区101的所述衬底200的厚度差值，因此去除所述核心区101的所述栅氧化层300后，所述IO区的所述栅氧化层300的顶部表面与核心区101的所述鳍部210表面齐平，后续形成横跨鳍部的栅极结构时，沉积栅极材料的起始高度是一致的，可以有效地控制核心区101和IO区102的栅极结构的高度相同，有利于半导体结构的性能。
去除所述核心区101的所述栅氧化层300后，形成分别横跨所述核心区101和所述IO区102的所述鳍部210的栅极结构，所述IO区的所述栅极结构还位于所述IO区的所述栅氧化层300上。
具体形成所述栅极结构的步骤包括：
参考图13和图14，其中图13和图11的剖视方向一致，图14和图12的剖视方向一致，在所述层间介质层400以及所述栅极开口的侧壁和底部表面沉积高K栅介质层510。
本实施例中，沉积的所述高K栅介质层510的厚度相等，且所述核心区101的所述高K栅介质层510和所述IO区的高K栅介质层510的顶部表面齐平。
所述高K栅介质层510的材料包括氧化铪、氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铌酸铅锌中的至少一种。本实施例中，所述高K栅介质层510的材料为氧化钛。
本实施例中，采用原子层沉积工艺形成所述高K栅介质层510；在其它实施例中，还可以采用化学气相沉积工艺或物理气相沉积工艺形成所述高K栅介质层510。
继续参考图13和图14，在所述高K栅介质层510上形成功函数层520，所述功函数层520还覆盖所述层间介质层400上方的所述高K栅介质层510。
本实施例中，沉积的所述功函数层520的厚度一致，且所述IO区102和所述核心区101的所述功函数层520的顶部表面齐平。
所述功函数层520用于调节半导体器件的阈值电压。
所述功函数层520可以是P型功函数层，所述P型功函数层的材料为TiN、TaN、TaSiN、TiSiN、TaAlN或TiAlN中的一种或几种；所述功函数层520也可以是N型功函数层，所述N型功函数层的材料为TiAl、Mo、MoN、AlN或TiAlC中的一种或几种。本实施例中，所述功函数层520为P型功函数层，材料为TiN。
继续参考图13和图14，在所述功函数层520表面沉积金属栅电极层530，所述金属栅电极层530的沉积厚度能够填满所述栅极开口，且所述金属栅电极层530还覆盖所述层间介质层400上方的所述功函数层520。
本实施例中，所述金属栅电极层530的材料为钨；在其他实施例中，所述金属栅电极层530的材料还可以是Al、Cu、Ag、Au、Pt、Ni或Ti等导电材料。
参考图15和图16，其中图15和图13的剖视方向一致，图16和图14的剖视方向一致，进行化学机械研磨工艺，去除所述层间介质层400表面多余的金属栅电极层530、功函数层520以及高K栅介质层510，从而形成栅极结构500，所述核心区101的所述栅极结构500和所述IO区的所述栅极结构500的顶部表面齐平，且剩余的所述金属栅电极层530的厚度一致。
所述栅极结构500包括横跨所述核心区101的所述鳍部210的第一栅极结构，以及横跨所述IO区102的所述鳍部210的第二栅极结构，所述第二栅极结构还位于所述IO区的所述栅氧化层300的表面。
本实施例中，通过使IO区102的衬底200的厚度小于核心区101的衬底200的厚度，且形成的栅氧化层300的厚度等于核心区101和IO区102的衬底200的厚度差值，来弥补去除核心区101的栅氧化层300后的高低差，使得IO区102的栅氧化层300的顶部表面与核心区101的鳍部210的顶部表面齐平，一方面，保留IO区102的栅氧化层300，有利于提高半导体器件的耐压性；另一方面，形成栅极结构的过程中，形成高K栅介质层510、功函数层520和金属栅电极层530时，可以使得IO区102和核心区101的功函数层520的厚度一致且顶部表面齐平，IO区102和核心区101的金属栅电极层530的厚度一致且顶部表面齐平，后续对半导体结构进行缺陷检测时，不会有突出的鳍部印记，避免影响其他缺陷检出，并且进行化学机械研磨时，不会因为IO区102的功函数层凸出而导致过研磨，避免损坏功函数层，有利于半导体结构的性能。
相应的，本发明实施例还提供了采用上述形成方法形成的半导体结构。
参考图15和图16，所述半导体结构包括：包括：衬底200，所述衬底200包括核心区101和IO区102，所述IO区102的所述衬底200的厚度小于所述核心区101的所述衬底200的厚度；鳍部210，位于所述衬底200上，所述IO区102的所述鳍部210的顶部表面低于所述核心区101的所述鳍部210的顶部表面；栅氧化层300，位于所述IO区102的所述鳍部210的部分顶部和侧壁表面上，所述IO区102的所述栅氧化层300的顶部表面与所述核心区101的所述鳍部210的顶部表面齐平；栅极结构500，所述栅极结构500分别横跨所述核心区101和所述IO区102的所述鳍部210，所述IO区102的所述栅极结构500的顶部表面与所述核心区101的所述栅极结构500的顶部表面齐平。
所述IO区102的所述衬底200与所述核心区101的所述衬底200的厚度的差值为
Figure BDA0002449098850000111
所述栅氧化层300的厚度等于所述核心区101和所述IO区102的所述衬底200的厚度差值。
本实施例中，所述栅极结构500包括横跨所述核心区101的所述鳍部210的第一栅极结构，以及横跨所述IO区102的所述鳍部210的第二栅极结构，所述第二栅极结构还位于所述IO区的所述栅氧化层300的表面。
本实施例中，所述栅极结构500包括依次形成于所述鳍部210上的高K栅介质层510、功函数层520以及金属栅电极层530。
所述核心区101和所述IO区102的所述高K栅介质层510的厚度相等且顶部表面齐平，所述核心区101和所述IO区102的所述功函数层520的厚度相等且顶部表面齐平，所述核心区101和所述IO区102的所述金属栅电极层530的厚度相等且顶部表面齐平。
本实施例中，所述金属栅电极层530的材料为钨；在其他实施例中，所述金属栅电极层530的材料还可以是Al、Cu、Ag、Au、Pt、Ni或Ti等导电材料。
继续参考图15和图16，所述半导体结构还包括层间介质层400，所述层间介质层400位于所述衬底200和所述鳍部210上，所述层间介质层400还位于所述栅极结构500的侧壁，所述核心区101的所述层间介质层400的顶部表面与所述IO区102的所述层间介质层400的顶部表面齐平，且所述层间介质层暴露出所述栅极结构500的顶部表面。
本实施例中，通过核心区101和IO区102的衬底200的厚度差值，来弥补去除核心区101上的栅氧化层300后造成的高低差异，后续形成核心区101和IO区102的栅极结构500时，由于沉积材料的起始高度相同，使得形成的核心区101和IO区102的高K栅介质层510厚度相同且顶部表面齐平、功函数层520的厚度相等且顶部表面齐平、以及金属栅电极层530的厚度相等且顶部表面齐平，有效地控制了核心区101和IO区102的栅极结构的高度，有利于半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括核心区和IO区，所述IO区的所述衬底的厚度小于所述核心区的所述衬底的厚度；
鳍部，位于所述衬底上，所述IO区的所述鳍部的顶部表面低于所述核心区的所述鳍部的顶部表面；
栅氧化层，位于所述IO区的所述鳍部的部分顶部和侧壁表面，所述IO区的所述栅氧化层的顶部表面与所述核心区的所述鳍部的顶部表面齐平；
栅极结构，所述栅极结构分别横跨所述核心区和所述IO区的所述鳍部，所述IO区的所述栅极结构的顶部表面与所述核心区的所述栅极结构的顶部表面齐平。
2.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括依次形成于所述鳍部上的高K栅介质层、功函数层以及金属栅电极层。
3.如权利要求1所述的半导体结构，其特征在于，所述IO区的所述衬底与所述核心区的所述衬底的厚度的差值为
Figure FDA0002449098840000011
4.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述衬底和所述鳍部上的层间介质层，所述层间介质层还位于所述栅极结构的侧壁，所述核心区的所述层间介质层的顶部表面与所述IO区的所述层间介质层的顶部表面齐平。
5.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括核心区和IO区，所述IO区的所述衬底的厚度小于所述核心区的所述衬底的厚度；
在所述衬底上形成鳍部，所述IO区的所述鳍部的顶部表面低于所述核心区的所述鳍部的顶部表面；
在所述核心区和所述IO区的所述鳍部的部分顶部和侧壁表面上形成栅氧化层，所述栅氧化层的厚度等于所述IO区的所述衬底和所述核心区的所述衬底的厚度差值；
去除所述核心区的所述栅氧化层；
形成分别横跨所述核心区的所述鳍部和所述IO区的所述鳍部的栅极结构，所述IO区的所述栅极结构的顶部表面与所述核心区的所述栅极结构的顶部表面齐平。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，在提供衬底之前，还包括：
提供初始衬底，所述初始衬底包括核心区和IO区，所述IO区的所述初始衬底的厚度与所述核心区的所述初始衬底的厚度一致；
在所述初始衬底上形成掩膜层，所述掩膜层覆盖所述核心区的所述初始衬底；
刻蚀所述IO区的所述初始衬底，形成衬底，所述IO区的所述衬底的厚度小于所述核心区的所述衬底的厚度。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，所述IO区的所述衬底与所述核心区的所述衬底的厚度的差值为
Figure FDA0002449098840000021
8.如权利要求6所述的半导体结构的形成方法，其特征在于，刻蚀所述IO区的所述初始衬底的方法包括干法刻蚀和湿法刻蚀的其中一种或两种组合。
9.如权利要求5所述的半导体结构的形成方法，其特征在于，在去除所述核心区的所述栅氧化层之前，还包括：
在所述核心区和所述IO区的所述栅氧化层上形成伪栅结构；
在所述核心区和所述IO区的所述伪栅结构、所述鳍部以及所述衬底表面形成层间介质层，所述层间介质层暴露出所述伪栅结构的顶部；
去除暴露出的所述伪栅结构，在所述层间介质层内形成栅极开口，所述栅极开口露出所述核心区和所述IO区的所述栅氧化层。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，去除所述核心区的所述栅氧化层的步骤包括：
在所述层间介质层和所述栅极开口表面形成图形化的掩膜层，所述图形化的掩膜层覆盖所述IO区的所述栅极开口表面而暴露出所述核心区的所述栅极开口表面；
以所述图形化的掩膜层为掩膜，刻蚀去除所述核心区的所述栅极开口中的所述栅氧化层；
去除所述图形化的掩膜层。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，在形成所述伪栅结构之后，形成所述层间介质层之前，还包括：在所述伪栅结构的侧壁上形成侧墙。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述栅极结构的方法包括：在所述核心区和所述IO区的所述栅极开口表面依次形成高K栅介质层、功函数层以及金属栅电极层。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述金属栅电极层的材料包括W、Al、Cu、Ag、Au、Pt、Ni或Ti。
CN202010287532.3A 2020-04-13 2020-04-13 半导体结构及其形成方法 Pending CN113540236A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010287532.3A CN113540236A (zh) 2020-04-13 2020-04-13 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010287532.3A CN113540236A (zh) 2020-04-13 2020-04-13 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN113540236A true CN113540236A (zh) 2021-10-22

Family

ID=78087919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010287532.3A Pending CN113540236A (zh) 2020-04-13 2020-04-13 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113540236A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831868A (zh) * 2023-01-06 2023-03-21 合肥晶合集成电路股份有限公司 半导体器件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795331A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN106684144A (zh) * 2015-11-05 2017-05-17 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
CN106876274A (zh) * 2015-12-11 2017-06-20 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN107919327A (zh) * 2016-10-10 2018-04-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795331A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN106684144A (zh) * 2015-11-05 2017-05-17 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
CN106876274A (zh) * 2015-12-11 2017-06-20 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN107919327A (zh) * 2016-10-10 2018-04-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831868A (zh) * 2023-01-06 2023-03-21 合肥晶合集成电路股份有限公司 半导体器件的制备方法

Similar Documents

Publication Publication Date Title
US11721544B2 (en) Cut metal gate process for reducing transistor spacing
US20180337113A1 (en) Semiconductor Device with Multi Level Interconnects and Method of Forming the Same
US7125774B2 (en) Method of manufacturing transistor having recessed channel
KR20190064391A (ko) 반도체 디바이스 및 제조 방법
US11024715B2 (en) FinFET gate cut after dummy gate removal
US20090035902A1 (en) Integrated method of fabricating a memory device with reduced pitch
US11996481B2 (en) Liner for a bi-layer gate helmet and the fabrication thereof
CN112349723A (zh) 集成电路及其形成方法
US11557660B2 (en) Method and device for forming cut-metal-gate feature
US11456304B2 (en) Semiconductor structure and forming method thereof
CN113540236A (zh) 半导体结构及其形成方法
CN109755132B (zh) 半导体装置以及其制作方法
US9576847B2 (en) Method for forming integrated circuit structure with thinned contact
CN114361017B (zh) 栅极堆叠结构的形成方法及FinFET器件的形成方法
CN114068396B (zh) 半导体结构及其形成方法
US11665886B2 (en) Method for fabricating semiconductor device with carbon liner over gate structure
CN109979822B (zh) 半导体器件及其形成方法
CN114078760B (zh) 半导体结构的及其形成方法
CN114068394B (zh) 半导体结构的形成方法
US11195841B2 (en) Integrated circuit and method for manufacturing the same
CN114078762B (zh) 半导体结构及其形成方法
US20220278127A1 (en) Semiconductor Memory Structures And Method Of Forming The Same
CN113707719A (zh) 半导体结构及其形成方法
CN117712040A (zh) 半导体结构及其形成方法
CN111696864A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination