CN106328530A - 鳍式场效应晶体管及其形成方法 - Google Patents

鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN106328530A
CN106328530A CN201510373975.3A CN201510373975A CN106328530A CN 106328530 A CN106328530 A CN 106328530A CN 201510373975 A CN201510373975 A CN 201510373975A CN 106328530 A CN106328530 A CN 106328530A
Authority
CN
China
Prior art keywords
fin
material layer
opening
layer
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510373975.3A
Other languages
English (en)
Other versions
CN106328530B (zh
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510373975.3A priority Critical patent/CN106328530B/zh
Publication of CN106328530A publication Critical patent/CN106328530A/zh
Application granted granted Critical
Publication of CN106328530B publication Critical patent/CN106328530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种鳍式场效应晶体管及其形成方法,其中方法包括:提供半导体衬底;在所述半导体衬底表面形成牺牲层;在所述牺牲层内形成开口,所述开口暴露出部分半导体衬底表面,且所述开口的顶部宽度大于底部宽度;在所述开口内形成鳍部材料层,且所述鳍部材料层的顶部表面与牺牲层的顶部表面齐平;去除牺牲层;对鳍部材料层进行边角圆滑处理,形成鳍部。所述鳍式场效应晶体管的形成方法提高了鳍式场效应晶体管的性能。

Description

鳍式场效应晶体管及其形成方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种鳍式场效应晶体管及其形成方法。
背景技术
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括:半导体衬底;位于半导体衬底表面的栅极结构,位于栅极结构两侧半导体衬底内的源漏区。MOS晶体管通过在栅极结构施加电压,调节通过栅极结构底部沟道的电流来产生开关信号。
随着半导体技术的发展,传统的平面式的MOS晶体管对沟道电流的控制能力变弱,造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件,它一般包括凸出于半导体衬底表面的鳍部,覆盖部分所述鳍部的顶部和侧壁的栅极结构,位于栅极结构两侧的鳍部内的源漏区。
形成鳍式场效应晶体管的方法包括:提供半导体衬底,所述半导体衬底表面具有凸起的鳍部和横跨所述鳍部的栅极结构,所述栅极结构覆盖部分所述鳍部的顶部和侧壁;在栅极结构两侧侧壁表面形成侧墙;以侧墙和栅极结构为掩膜对栅极结构两侧的鳍部进行离子注入形成重掺杂的源漏区。
随着特征尺寸进一步缩小,现有技术形成的鳍式场效应晶体管的性能和可靠性较差。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管及其形成方法,提高鳍式场效应晶体管的性能。
为解决上述问题,本发明提供一种鳍式场效应晶体管的形成方法,包括:提供半导体衬底;在所述半导体衬底表面形成牺牲层;在所述牺牲层内形成开口,所述开口暴露出部分半导体衬底表面,且所述开口的顶部宽度大于底部宽度;在所述开口内形成鳍部材料层,且所述鳍部材料层的顶部表面与牺牲层的顶部表面齐平;去除牺牲层;对鳍部材料层进行边角圆滑处理,形成鳍部。
可选的,形成所述牺牲层的方法为:形成位于半导体衬底表面的第一牺牲层;形成位于第一牺牲层表面的第二牺牲层;形成所述开口的方法为:形成位于第一牺牲层内的第一开口;形成位于第二牺牲层内的第二开口,所述第二开口暴露出第一开口,且所述第二开口的宽度大于第一开口的宽度。
可选的,所述第一牺牲层的材料为硅;所述第二牺牲层的材料为氮化硅。
可选的,形成位于第一牺牲层内的第一开口的方法为:在半导体衬底表面形成第一牺牲材料层;在第一牺牲材料层表面形成第二牺牲材料层;刻蚀第二牺牲材料层,在第二牺牲材料层中形成沟槽;以具有沟槽的第二牺牲材料层为掩膜,沿着沟槽刻蚀第一牺牲材料层,形成第一牺牲层和位于第一牺牲层内的第一开口。
可选的,形成所述沟槽的方法为:以图形化的光刻胶为掩膜,采用等离子体刻蚀工艺刻蚀第二牺牲材料层,在第二牺牲材料层中形成沟槽,具体的工艺参数为:刻蚀气体包括CF4、CHF3和O2,CF4的流量为50sccm~500sccm,CHF3的流量为50sccm~500sccm,O2的流量为10sccm~100sccm,刻蚀腔室压强为2mtorr~50mtorr,源射频功率100瓦~1000瓦,偏置射频功率为100瓦~500瓦。
可选的,以具有沟槽的第二牺牲材料层为掩膜,采用等离子体刻蚀工艺沿着沟槽刻蚀第一牺牲材料层,形成具有第一开口的第一牺牲层,具体的工艺参数为:刻蚀气体包括NF3、HBr和N2,NF3的流量为10sccm~100sccm,HBr的流量为100sccm~500sccm,N2的流量为5sccm~200sccm,刻蚀腔室压强为2mtorr~50mtorr,源射频功率为100瓦~1000瓦,偏置射频功率为100瓦~500瓦。
可选的,形成位于第二牺牲层内的第二开口的方法为:采用热磷酸溶液沿着沟槽横向刻蚀去除部分第二牺牲材料层,形成第二牺牲层和位于第二牺牲层内的第二开口,具体的工艺参数为:磷酸的浓度为70%~90%,刻蚀温度为120摄氏度~200摄氏度。
可选的,所述鳍部材料层的材料为锗或锗化硅。
可选的,在所述开口内形成鳍部材料层的方法为:在第一开口和第二开口内形成鳍部材料层,且所述鳍部材料层的顶部表面与所述第二牺牲层的顶部表面齐平。
可选的,采用外延生长的方法在所述第一开口和第二开口内中形成鳍部材料层。
可选的,当所述鳍部材料层的材料为锗时,外延生长所述鳍部材料层的工艺参数为:采用的气体为GeH4和H2,GeH4的流量为800sccm~1000sccm,H2的流量为50sccm~1000sccm,腔室压强为5mtorr~50mtorr,温度为500摄氏度~800摄氏度。
可选的,当所述鳍部材料层的材料为锗化硅时,外延生长所述鳍部材料层的工艺参数为:采用的气体为GeH4、SiH4和H2,GeH4的流量为800sccm~1000sccm,SiH4的流量为800sccm~1000sccm,H2的流量为50sccm~1000sccm,腔室压强为5mtorr~50mtorr,温度为500摄氏度~800摄氏度。
可选的,去除所述牺牲层的方法为:去除第二牺牲层;去除第二牺牲层后,去除第一牺牲层。
可选的,采用热磷酸溶液刻蚀去除第二牺牲层,磷酸的浓度为70%~90%,刻蚀温度为120摄氏度~200摄氏度。
可选的,采用四甲基氢氧化铵溶液刻蚀去除第一牺牲层,四甲基氢氧化铵的浓度为10%~30%,刻蚀温度为50摄氏度~90摄氏度。
可选的,对所述鳍部材料层进行边角圆滑处理的方法为:将所述鳍部材料层置于边角圆滑处理气体中,且对所述鳍部材料层施加边角圆滑处理温度,使得所述鳍部材料层顶部表面圆滑。
可选的,所述边角圆滑处理气体包括H2和Ar,所述边角圆滑处理温度为80摄氏度~400摄氏度,所述边角圆滑处理的时间为10min~60min。
可选的,还包括:在半导体衬底表面形成隔离结构,所述隔离结构的表面低于所述鳍部的顶部表面;在半导体衬底表面形成横跨所述鳍部的栅极结构,所述栅极结构覆盖部分鳍部的顶部表面和侧壁;在所述栅极结构两侧的鳍部中形成源漏区。
本发明还提供了一种鳍式场效应晶体管,包括:半导体衬底;位于半导体衬底表面的第一鳍部;位于第一鳍部表面的第二鳍部,所述第二鳍部的表面形状为圆弧状,所述第二鳍部的曲率半径的两倍尺寸大于第一鳍部宽度的尺寸。
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供的鳍式场效应晶体管的形成方法,由于在所述牺牲层内形成开口,所述开口暴露出部分半导体衬底表面,且所述开口的顶部宽度大于底部宽度;在所述开口内形成鳍部材料层,且所述鳍部材料层的顶部表面与牺牲层的顶部表面齐平;所以形成的鳍部材料层的顶部宽度大于底部宽度;去除牺牲层后,对鳍部材料层进行边角圆滑处理,使得形成的鳍部的边角圆滑,且边角圆滑部分的鳍部具有较大的曲率半径,鳍部的顶部不会形成尖端,使得后续形成横跨于鳍部的栅极结构以及形成位于栅极结构两侧鳍部中的源漏区后,鳍部顶部位置的阈值电压不会先开启,提高了鳍部场效应晶体管的性能。
本发明提供的鳍式场效应晶体管,由于所述第二鳍部的表面形状为圆弧状,且所述第二鳍部的曲率半径的两倍尺寸大于第一鳍部宽度的尺寸,使得鳍式场效应晶体管在第二鳍部顶部的阈值电压不会先开启,提高了鳍部场效应晶体管的性能。
附图说明
图1至图6是本发明一实施例中鳍式场效应晶体管的形成过程的结构示意图。
图7至图15是本发明另一实施例中鳍式场效应晶体管的形成过程的结构示意图。
具体实施方式
随着特征尺寸进一步缩小,现有技术形成的鳍式场效应晶体管的性能和可靠性较差。
图1至图6是本发明一实施例中鳍式场效应晶体管的形成过程的结构示意图。
参考图1,提供半导体衬底100;在半导体衬底100表面形成具有图案化的掩膜层101。
所述半导体衬底100的材料为硅。
所述图案化的掩膜层101定义后续形成的鳍部的位置。
所述图案化的掩膜层101的材料为光刻胶。
结合参考图2至图4,以图案化的掩膜层101(参考图1)为掩膜刻蚀半导体衬底100,形成多个突起的鳍部120。
图3为鳍式场效应晶体管沿着图2中鳍部延伸方向(A-A1轴线)的剖面图;图4为鳍式场效应晶体管沿着图2中垂直于鳍部延伸的方向(B-B1轴线)的剖面图。
采用等离子体刻蚀工艺刻蚀半导体衬底100,形成鳍部120。
由于鳍部120为刻蚀半导体衬底100而形成,为了区别鳍部120和半导体衬底100,在图3中用虚线划分予以区别。
结合参考图5和图6,在相邻鳍部120之间的半导体衬底100表面形成隔离结构110,所述隔离结构110的表面低于鳍部120的顶部表面;形成横跨所述鳍部120的栅极结构130,栅极结构130覆盖部分鳍部120的顶部和侧壁;形成位于栅极结构130两侧鳍部120中的源漏区140。
图5为在图3的基础上形成的示意图,图6为在图4的基础上形成的示意图。
所述栅极结构130包括横跨所述鳍部120的栅介质层131和覆盖栅介质层131的栅电极层132。
研究发现,上述方法形成的鳍式场效应晶体管依然存在性能和可靠性差的原因在于:
在以图案化的掩膜层101为掩膜刻蚀半导体衬底100,形成鳍部120的过程中,由于鳍部120的高度较高,需要刻蚀去除部分半导体衬底100,在鳍部120两侧形成凹陷,所述凹陷的深宽比较大,而在半导体衬底100较深位置处,由于刻蚀产生的副产物较难排除,同时刻蚀气体较难进入半导体衬底100较深位置,使得刻蚀速率会减小,进而使得形成的凹陷的底部尺寸减小。相应的,形成的鳍部120的底部尺寸增加,鳍部120的底部尺寸大于鳍部120的顶部尺寸。另外,在刻蚀的过程中,会消耗部分图案化的掩膜层101,使得图案化的掩膜层101的掩膜区域减小,使得形成的鳍部120的顶部尺寸减小。由于鳍部120的顶部尺寸减小,会在鳍部120的顶部形成尖端(参考图2),形成横跨鳍部120的栅极结构130以及形成位于栅极结构130两侧鳍部120中的源漏区140后,鳍部120顶部的尖端处的阈值电压会先开启,从而降低了鳍部场效应晶体管的性能。
本发明另一实施例提供了一种鳍式场效应晶体管的形成方法,包括:提供半导体衬底;在所述半导体衬底表面形成牺牲层;在所述牺牲层内形成开口,所述开口暴露出部分半导体衬底表面,且所述开口的顶部宽度大于底部宽度;在所述开口内形成鳍部材料层,且所述鳍部材料层的顶部表面与牺牲层的顶部表面齐平;去除牺牲层;对鳍部材料层进行边角圆滑处理,形成鳍部。
由于在所述牺牲层内形成开口,所述开口暴露出部分半导体衬底表面,且所述开口的顶部宽度大于底部宽度;在所述开口内形成鳍部材料层,且所述鳍部材料层的顶部表面与牺牲层的顶部表面齐平;所以形成的鳍部材料层的顶部宽度大于底部宽度;去除牺牲层后,对鳍部材料层进行边角圆滑处理,使得形成的鳍部的边角圆滑,且边角圆滑部分的鳍部具有较大的曲率半径,鳍部的顶部不会形成尖端,使得后续形成横跨于鳍部的栅极结构以及形成位于栅极结构两侧鳍部中的源漏区后,鳍部顶部位置的阈值电压不会先开启,提高了鳍部场效应晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参考图7,提供半导体衬底200。
所述半导体衬底200可以是单晶硅,多晶硅或非晶硅;半导体衬底200也可以是硅、锗、锗化硅、砷化镓等半导体材料;所述半导体衬底200可以是体材料,也可以是复合结构,如绝缘体上硅;所述半导体衬底200还可以是其它半导体材料,这里不再一一举例。本实施例中,所述半导体衬底200的材料为硅。
半导体衬底200表面还可以形成隔离层,所述隔离层的作用为:电学隔离后续形成的鳍部;作为后续在牺牲层内形成开口过程中的刻蚀阻挡层,保护半导体衬底200。
参考图8,在半导体衬底200表面形成第一牺牲材料层210,在第一牺牲材料层210表面形成第二牺牲材料层211。
在后续形成第一开口的过程中,第一牺牲材料层210的刻蚀速率大于第二牺牲材料层211的刻蚀速率,且在后续形成第二开口的过程中,第一牺牲材料层210的刻蚀速率小于第二牺牲材料层211的刻蚀速率。本实施例中,第一牺牲材料层210的材料为硅,第二牺牲材料层211的材料为氮化硅。
参考图9,刻蚀第二牺牲材料层211,在第二牺牲材料层211中形成沟槽220。
形成沟槽220的方法为:在第二牺牲材料层211表面形成光刻胶;对光刻胶进行曝光、显影处理,形成图形化的光刻胶,所述图形化的光刻胶定义沟槽220的位置;以图形化的光刻胶为掩膜,采用等离子体刻蚀工艺刻蚀第二牺牲材料层211,在第二牺牲材料层211中形成沟槽220,具体的工艺参数为:刻蚀气体包括CF4、CHF3和O2,CF4的流量为50sccm~500sccm,CHF3的流量为50sccm~500sccm,O2的流量为10sccm~100sccm,刻蚀腔室压强为2mtorr~50mtorr,源射频功率100瓦~1000瓦,偏置射频功率为100瓦~500瓦。
参考图10,以具有沟槽220的第二牺牲材料层211为掩膜,沿着沟槽220刻蚀第一牺牲材料层210(参考图9),形成第一牺牲层212和位于第一牺牲层212内的第一开口221。
采用等离子体刻蚀工艺沿着沟槽220刻蚀第一牺牲材料层210,形成第一牺牲层212和位于第一牺牲层212内的第一开口221,具体的工艺参数为:刻蚀气体包括NF3、HBr和N2,NF3的流量为10sccm~100sccm,HBr的流量为100sccm~500sccm,N2的流量为5sccm~200sccm,刻蚀腔室压强为2mtorr~50mtorr,源射频功率为100瓦~1000瓦,偏置射频功率为100瓦~500瓦。
在形成第一开口221的过程中,以具有沟槽220的第二牺牲材料层211为掩膜,第一牺牲材料层210的刻蚀速率大于第二牺牲材料层211刻蚀速率。
参考图11,沿着沟槽220(参考图10)横向刻蚀去除部分第二牺牲材料层211(参考图10),形成第二牺牲层213以及位于第二牺牲层213内的第二开口222。
形成第二开口222的过程中,第二牺牲材料层211的刻蚀速率大于第一牺牲层212的刻蚀速率。
采用热磷酸溶液沿着沟槽220刻蚀去除部分第二牺牲材料层211,形成第二牺牲层213和位于第二牺牲层213内的第二开口222,具体的工艺参数为:磷酸的浓度为70%~90%,刻蚀温度为120摄氏度~200摄氏度。
由于横向刻蚀去除了部分宽度的第二牺牲材料层211,所以形成的第二开口222的宽度大于第一开口221的宽度。
后续在第一开口221和第二开口222中形成鳍部材料层,鳍部材料层的顶部宽度大于底部宽度。
所述第一牺牲层212和第二牺牲层213构成位于半导体衬底200表面的牺牲层,所述第一开口221和第二开口222构成牺牲层中的开口。
需要说明的是,在其它实施例中,可以在半导体衬底200表面形成牺牲材料层(未图示);在牺牲材料层表面形成图案化的第一掩膜层;以第一掩膜层为掩膜刻蚀牺牲材料层,在牺牲材料层中形成初始开口,所述初始开口暴露出半导体衬底表面;在形成有初始开口的牺牲材料层表面形成图案化的第二掩膜层,所述第二掩膜层暴露出初始开口,且暴露出初始开口侧部的部分牺牲材料层的顶部表面;以第二掩膜层为掩膜刻蚀部分厚度的牺牲材料层,形成开口,所述开口的顶部宽度大于底部宽度。
参考图12,在开口中形成鳍部材料层230,所述鳍部材料层230的顶部表面与牺牲层的顶部表面齐平。
在开口内形成鳍部材料层230,即在第一开口221(参考图11)和第二开口222(参考图11)中形成鳍部材料层230。所述牺牲层包括位于半导体衬底200表面的第一牺牲层212和位于第一牺牲层212表面的第二牺牲层213,所述鳍部材料层230的顶部表面与牺牲层的顶部表面齐平,即鳍部材料层230的顶部表面与第二牺牲层213的顶部表面齐平。
所述鳍部材料层230的材料为锗或锗化硅。
在一个实施例中,采用外延生长的方法在第一开口221和第二开口222内形成鳍部材料层230。
具体的,当鳍部材料层230的材料为锗时,外延生长鳍部材料层230的工艺参数为:采用的气体为GeH4和H2,GeH4的流量为800sccm~1000sccm,H2的流量为50sccm~1000sccm,腔室压强为5mtorr~50mtorr,温度为500摄氏度~800摄氏度。
具体的,当鳍部材料层230的材料为锗化硅时,外延生长鳍部材料层230的工艺参数为:GeH4、SiH4和H2,GeH4的流量为800sccm~1000sccm,SiH4的流量为800sccm~1000sccm,H2的流量为50sccm~1000sccm,腔室压强为5mtorr~50mtorr,温度为500摄氏度~800摄氏度。
在另一个实施例中,采用沉积工艺形成初始鳍部材料层(未图示),所述初始鳍部材料层填充满第一开口221和第二开口222,并覆盖第二牺牲层213的顶部表面;平坦化所述初始鳍部材料层直至暴露出第二牺牲层213的顶部表面,在第一开口221和第二开口222内形成鳍部材料层230。
由于第二开口222的宽度大于第一开口221的宽度,即开口的顶部宽度大于底部宽度,所以形成的鳍部材料层230的顶部宽度大于底部宽度。
参考图13,去除牺牲层。
去除牺牲层的方法为:去除第二牺牲层213(参考图12);去除第二牺牲层213后,去除第一牺牲层212(参考图12)。
所述第二牺牲层213的材料为氮化硅,采用热磷酸溶液刻蚀去除第二牺牲层213,磷酸的浓度为70%~90%,刻蚀温度为120摄氏度~200摄氏度。
所述第一牺牲层212的材料为硅,采用四甲基氢氧化铵溶液刻蚀去除第一牺牲层212,四甲基氢氧化铵的浓度为10%~30%,刻蚀温度为50摄氏度~90摄氏度。
在去除第二牺牲层213的过程中,第二牺牲层213的刻蚀速率大于鳍部材料层230的刻蚀速率;在去除第一牺牲层212的过程中,第一牺牲层212的刻蚀速率大于鳍部材料层230的刻蚀速率。
参考图14,对鳍部材料层230(参考图13)进行边角圆滑处理,形成鳍部231。
对鳍部材料层230进行边角圆滑处理的方法为:将鳍部材料层230置于边角圆滑处理气体中,且对鳍部材料层230施加边角圆滑处理温度,使得鳍部材料层230的顶部表面圆滑,形成鳍部231。
本实施例中,所述边角圆滑处理气体包括H2和Ar,边角圆滑处理温度为80摄氏度~400摄氏度,边角圆滑处理的时间为10min~60min。
对鳍部材料层230进行边角圆滑处理后,形成的鳍部231的顶部区域的边角圆滑;另外,由于鳍部材料层230的顶部宽度大于底部宽度,所以鳍部231的顶部区域具有较大的曲率半径,鳍部231的顶部不会形成尖端,使得后续形成横跨于鳍部231的栅极结构以及形成位于栅极结构两侧鳍部中的源漏区后,鳍部231顶部位置的阈值电压不会先开启,提高了鳍部场效应晶体管的性能。
在一个实施例中,鳍部231顶部区域的曲率半径的两倍尺寸大于鳍部231底部的宽度尺寸。
形成鳍部231后,在半导体衬底200表面形成隔离结构,所述隔离结构表面低于所述鳍部231的顶部表面。所述隔离结构用于电学隔离鳍部231。
当所述半导体衬底200表面具有隔离层时,所述隔离结构利用半导体衬底200表面的隔离层形成。当所述半导体衬底200表面没有形成隔离层时,在半导体衬底200表面沉积覆盖鳍部231的隔离结构材料层;平坦化所述隔离结构材料层直至暴露出鳍部231的顶部表面;回刻蚀隔离结构材料层,在半导体衬底231表面形成隔离结构。
后续在半导体衬底200表面形成横跨所述鳍部231的栅极结构,所述栅极结构覆盖部分鳍部231的顶部表面和侧壁;在栅极结构两侧的鳍部231中形成源漏区。
本发明还提供了一种鳍式场效应晶体管,其特征在于:包括:半导体衬底;位于半导体衬底表面的第一鳍部;位于第一鳍部表面的第二鳍部,所述第二鳍部的表面形状为圆弧状,所述第二鳍部的曲率半径的两倍尺寸大于第一鳍部宽度的尺寸。
参考图15,所述鳍式场效应晶体管包括:半导体衬底200;位于半导体衬底表面200的第一鳍部232;位于第一鳍部232表面的第二鳍部233,所述第二鳍部233的表面形状为圆弧状,所述第二鳍部233的曲率半径的两倍尺寸大于第一鳍部232宽度的尺寸。
本实施例中,所述第一鳍部232和第二鳍部233是一体的,第一鳍部232和第二鳍部233构成鳍部231,所述鳍部231的形成方法参照图14中鳍部231的形成方法,不再详述。
在其它实施例中,所述第一鳍部232和第二鳍部233也可以不是一体的。
由于所述第二鳍部233的表面形状为圆弧状,且所述第二鳍部233的曲率半径的两倍尺寸大于第一鳍部232宽度的尺寸,使得鳍式场效应晶体管在第二鳍部233顶部的阈值电压不会先开启,提高了鳍部场效应晶体管的性能。
本发明具有以下优点:
本发明提供的鳍式场效应晶体管的形成方法,由于在所述牺牲层内形成开口,所述开口暴露出部分半导体衬底表面,且所述开口的顶部宽度大于底部宽度;在所述开口内形成鳍部材料层,且所述鳍部材料层的顶部表面与牺牲层的顶部表面齐平;所以形成的鳍部材料层的顶部宽度大于底部宽度;去除牺牲层后,对鳍部材料层进行边角圆滑处理,使得形成的鳍部的边角圆滑,且边角圆滑部分的鳍部具有较大的曲率半径,鳍部的顶部不会形成尖端,使得后续形成横跨于鳍部的栅极结构以及形成位于栅极结构两侧鳍部中的源漏区后,鳍部顶部位置的阈值电压不会先开启,提高了鳍部场效应晶体管的性能。
本发明提供的鳍式场效应晶体管,由于所述第二鳍部的表面形状为圆弧状,且所述第二鳍部的曲率半径的两倍尺寸大于第一鳍部宽度的尺寸,使得鳍式场效应晶体管在第二鳍部顶部的阈值电压不会先开启,提高了鳍部场效应晶体管的性能。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种鳍式场效应晶体管的形成方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底表面形成牺牲层;
在所述牺牲层内形成开口,所述开口暴露出部分半导体衬底表面,且所述开口的顶部宽度大于底部宽度;
在所述开口内形成鳍部材料层,且所述鳍部材料层的顶部表面与牺牲层的顶部表面齐平;
去除牺牲层;
对鳍部材料层进行边角圆滑处理,形成鳍部。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,形成所述牺牲层的方法为:形成位于半导体衬底表面的第一牺牲层;形成位于第一牺牲层表面的第二牺牲层;形成所述开口的方法为:形成位于第一牺牲层内的第一开口;形成位于第二牺牲层内的第二开口,所述第二开口暴露出第一开口,且所述第二开口的宽度大于第一开口的宽度。
3.根据权利要求2所述的鳍式场效应晶体管的形成方法,其特征在于,所述第一牺牲层的材料为硅;所述第二牺牲层的材料为氮化硅。
4.根据权利要求2所述的鳍式场效应晶体管的形成方法,其特征在于,形成位于第一牺牲层内的第一开口的方法为:在半导体衬底表面形成第一牺牲材料层;在第一牺牲材料层表面形成第二牺牲材料层;刻蚀第二牺牲材料层,在第二牺牲材料层中形成沟槽;以具有沟槽的第二牺牲材料层为掩膜,沿着沟槽刻蚀第一牺牲材料层,形成第一牺牲层和位于第一牺牲层内的第一开口。
5.根据权利要求4所述的鳍式场效应晶体管的形成方法,其特征在于,形成所述沟槽的方法为:以图形化的光刻胶为掩膜,采用等离子体刻蚀工艺刻蚀第二牺牲材料层,在第二牺牲材料层中形成沟槽,具体的工艺参数为:刻蚀气体包括CF4、CHF3和O2,CF4的流量为50sccm~500sccm,CHF3的流量为50sccm~500sccm,O2的流量为10sccm~100sccm,刻蚀腔室压强为2mtorr~50mtorr,源射频功率100瓦~1000瓦,偏置射频功率为100瓦~500瓦。
6.根据权利要求4所述的鳍式场效应晶体管的形成方法,其特征在于,以具有沟槽的第二牺牲材料层为掩膜,采用等离子体刻蚀工艺沿着沟槽刻蚀第一牺牲材料层,形成具有第一开口的第一牺牲层,具体的工艺参数为:刻蚀气体包括NF3、HBr和N2,NF3的流量为10sccm~100sccm,HBr的流量为100sccm~500sccm,N2的流量为5sccm~200sccm,刻蚀腔室压强为2mtorr~50mtorr,源射频功率为100瓦~1000瓦,偏置射频功率为100瓦~500瓦。
7.根据权利要求4所述的鳍式场效应晶体管的形成方法,其特征在于,形成位于第二牺牲层内的第二开口的方法为:采用热磷酸溶液沿着沟槽横向刻蚀去除部分第二牺牲材料层,形成第二牺牲层和位于第二牺牲层内的第二开口,具体的工艺参数为:磷酸的浓度为70%~90%,刻蚀温度为120摄氏度~200摄氏度。
8.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述鳍部材料层的材料为锗或锗化硅。
9.根据权利要求2所述的鳍式场效应晶体管的形成方法,其特征在于,在所述开口内形成鳍部材料层的方法为:在第一开口和第二开口内形成鳍部材料层,且所述鳍部材料层的顶部表面与所述第二牺牲层的顶部表面齐平。
10.根据权利要求9所述的鳍式场效应晶体管的形成方法,其特征在于,采用外延生长的方法在所述第一开口和第二开口内中形成鳍部材料层。
11.根据权利要求10所述的鳍式场效应晶体管的形成方法,其特征在于,当所述鳍部材料层的材料为锗时,外延生长所述鳍部材料层的工艺参数为:采用的气体为GeH4和H2,GeH4的流量为800sccm~1000sccm,H2的流量为50sccm~1000sccm,腔室压强为5mtorr~50mtorr,温度为500摄氏度~800摄氏度。
12.根据权利要求10所述的鳍式场效应晶体管的形成方法,其特征在于,当所述鳍部材料层的材料为锗化硅时,外延生长所述鳍部材料层的工艺参数为:采用的气体为GeH4、SiH4和H2,GeH4的流量为800sccm~1000sccm,SiH4的流量为800sccm~1000sccm,H2的流量为50sccm~1000sccm,腔室压强为5mtorr~50mtorr,温度为500摄氏度~800摄氏度。
13.根据权利要求2所述的鳍式场效应晶体管的形成方法,其特征在于,去除所述牺牲层的方法为:去除第二牺牲层;去除第二牺牲层后,去除第一牺牲层。
14.根据权利要求13所述的鳍式场效应晶体管的形成方法,其特征在于,采用热磷酸溶液刻蚀去除第二牺牲层,磷酸的浓度为70%~90%,刻蚀温度为120摄氏度~200摄氏度。
15.根据权利要求13所述的鳍式场效应晶体管的形成方法,其特征在于,采用四甲基氢氧化铵溶液刻蚀去除第一牺牲层,四甲基氢氧化铵的浓度为10%~30%,刻蚀温度为50摄氏度~90摄氏度。
16.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,对所述鳍部材料层进行边角圆滑处理的方法为:将所述鳍部材料层置于边角圆滑处理气体中,且对所述鳍部材料层施加边角圆滑处理温度,使得所述鳍部材料层顶部表面圆滑。
17.根据权利要求16所述的鳍式场效应晶体管的形成方法,其特征在于,所述边角圆滑处理气体包括H2和Ar,所述边角圆滑处理温度为80摄氏度~400摄氏度,所述边角圆滑处理的时间为10min~60min。
18.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,还包括:在半导体衬底表面形成隔离结构,所述隔离结构的表面低于所述鳍部的顶部表面;在半导体衬底表面形成横跨所述鳍部的栅极结构,所述栅极结构覆盖部分鳍部的顶部表面和侧壁;在所述栅极结构两侧的鳍部中形成源漏区。
19.一种鳍式场效应晶体管,其特征在于:包括:半导体衬底;位于半导体衬底表面的第一鳍部;位于第一鳍部表面的第二鳍部,所述第二鳍部的表面形状为圆弧状,所述第二鳍部的曲率半径的两倍尺寸大于第一鳍部宽度的尺寸。
CN201510373975.3A 2015-06-30 2015-06-30 鳍式场效应晶体管及其形成方法 Active CN106328530B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510373975.3A CN106328530B (zh) 2015-06-30 2015-06-30 鳍式场效应晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510373975.3A CN106328530B (zh) 2015-06-30 2015-06-30 鳍式场效应晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN106328530A true CN106328530A (zh) 2017-01-11
CN106328530B CN106328530B (zh) 2019-12-03

Family

ID=57722140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510373975.3A Active CN106328530B (zh) 2015-06-30 2015-06-30 鳍式场效应晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN106328530B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544691A (zh) * 2018-05-29 2019-12-06 台湾积体电路制造股份有限公司 半导体结构以及用于半导体处理的方法
CN113889527A (zh) * 2021-09-06 2022-01-04 上海集成电路装备材料产业创新中心有限公司 鳍部形貌优化的鳍式晶体管及制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1645629A (zh) * 2004-01-17 2005-07-27 三星电子株式会社 至少五侧面沟道型鳍式场效应晶体管及其制造方法
US20060046388A1 (en) * 2004-08-27 2006-03-02 Samsung Electronics Co., Ltd. Nonvolatile semiconductor device and method of fabricating the same
CN101414632A (zh) * 2007-10-16 2009-04-22 台湾积体电路制造股份有限公司 鳍式场效应晶体管
US20110006348A1 (en) * 2009-07-10 2011-01-13 Hans Cho Rounded three-dimensional germanium active channel for transistors and sensors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1645629A (zh) * 2004-01-17 2005-07-27 三星电子株式会社 至少五侧面沟道型鳍式场效应晶体管及其制造方法
US20060046388A1 (en) * 2004-08-27 2006-03-02 Samsung Electronics Co., Ltd. Nonvolatile semiconductor device and method of fabricating the same
CN101414632A (zh) * 2007-10-16 2009-04-22 台湾积体电路制造股份有限公司 鳍式场效应晶体管
US20110006348A1 (en) * 2009-07-10 2011-01-13 Hans Cho Rounded three-dimensional germanium active channel for transistors and sensors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544691A (zh) * 2018-05-29 2019-12-06 台湾积体电路制造股份有限公司 半导体结构以及用于半导体处理的方法
CN113889527A (zh) * 2021-09-06 2022-01-04 上海集成电路装备材料产业创新中心有限公司 鳍部形貌优化的鳍式晶体管及制作方法

Also Published As

Publication number Publication date
CN106328530B (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
CN106684144B (zh) 半导体结构的制造方法
US8936986B2 (en) Methods of forming finfet devices with a shared gate structure
CN105280498B (zh) 半导体结构的形成方法
CN108511523B (zh) 半导体结构及其形成方法
CN109950312B (zh) 半导体器件及其形成方法
US11742427B2 (en) Semiconductor device
CN104425264B (zh) 半导体结构的形成方法
CN106158638B (zh) 鳍式场效应晶体管及其形成方法
CN104347409B (zh) 半导体结构的形成方法
CN106158637B (zh) 鳍式场效应晶体管及其形成方法
CN107785265B (zh) 半导体器件的形成方法
CN106328530B (zh) 鳍式场效应晶体管及其形成方法
CN107919287A (zh) 半导体器件的形成方法
CN109830438B (zh) 半导体器件及其形成方法
CN107039520A (zh) 鳍式场效应晶体管及其形成方法
CN106206305A (zh) 半导体结构的形成方法
CN109980003A (zh) 半导体器件及其形成方法
CN107968053A (zh) 半导体器件及其形成方法
CN106206306A (zh) 鳍式场效应晶体管及其形成方法
CN112071908A (zh) 半导体器件及其形成方法
CN112928023B (zh) 半导体结构及其形成方法
CN107039519B (zh) 鳍式场效应晶体管及其形成方法
CN107516674A (zh) 鳍式场效应晶体管的形成方法
US11508833B2 (en) Semiconductor device and fabrication method thereof
CN112928024B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant