CN1645629A - 至少五侧面沟道型鳍式场效应晶体管及其制造方法 - Google Patents
至少五侧面沟道型鳍式场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1645629A CN1645629A CNA2005100046222A CN200510004622A CN1645629A CN 1645629 A CN1645629 A CN 1645629A CN A2005100046222 A CNA2005100046222 A CN A2005100046222A CN 200510004622 A CN200510004622 A CN 200510004622A CN 1645629 A CN1645629 A CN 1645629A
- Authority
- CN
- China
- Prior art keywords
- fin
- substrate
- main body
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000012212 insulator Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 58
- 239000000463 material Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 32
- 230000005669 field effect Effects 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 125000006850 spacer group Chemical group 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 230000001939 inductive effect Effects 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims 14
- 238000005516 engineering process Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910003811 SiGeC Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000007799 cork Substances 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 230000005686 electrostatic field Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
- H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
Abstract
一种至少五侧面沟道型FinFET晶体管(鳍式场效应晶体管)，其可以包括：基底；形成在所述基底上的半导体主体，所述主体的设置在长向具有其间夹一沟道区的源/漏极区域，至少所述沟道在基底上方在横贯长向的截面内具有至少五个平面表面；所述主体的沟道区上的栅极绝缘层；以及在栅极绝缘层上形成的栅极。
Description
技术领域
本发明涉及一种具有至少五个侧面的沟道型鳍式场效应晶体管及其制造方法。
背景技术
减小晶体管的尺寸的需求是集成电路技术中始终需要解决的问题。现有技术用以减小晶体管尺寸的一种方法是减小沟道的长度。这么做有效地减小了晶体管总的面积。不过在达到最小沟道长度(相对于晶体管的其他物理参数而言)后会带来一些问题，例如，短沟道效应。
现有技术对此的响应是开发了一种晶体管架构，这种架构在减小晶体管面积的同时还保持了至少最小的沟道长度。可以通过尺蠖的比喻解释这种解决方案。图5A-5B为示出尺蠖602所用的独特的运动形式各阶段的侧视图。在图5A中，尺蠖602的头604和尾606靠在一起，而其中间部分608则向上弓起(或者换言之，几乎折叠成了两半)。在图5B中，尺蠖602已经将其头604向前移动，而其尾606保持在与图5A相同的位置上，这使得中间部分608相对于图5A在水平方向上拉长了。在图5C中，尺蠖602将其头保持在与图5B相同的位置上，不过已经再次将其尾606移动到靠近其头604的地方。通过这种方式，尺蠖602在图5C中已经采取了与图5A相同的姿势。
依据现有技术的大面积晶体管架构类似于图5B中尺蠖602的姿势，其中沟道对应于尺蠖602在水平方向上伸长了的中间部分608。依据现有技术的小面积晶体管架构类似于图5A和5C中尺蠖602的姿势，其中沟道对应于向上隆起的或折叠的中间部分608。
图6为依据现有技术的小面积架构的四分之三透视图，该架构通常被称为FinFET，在此处尤其被称为三栅极FinFET700，即，具有在源极区702a和漏极区702c之间的掩埋氧化物(BOX)结构701上形成的鳍702b(在图6中不可见但参见图7)形状的沟道的FET。栅极706与沟道704的形状一致(如间插的栅极氧化层704一样)。
图7为取自图6中线VII-VII′的现有技术的FinFET700的横截面图。考虑到在沟道中诱导出的反型层位于栅极氧化层704的一旁并且往往相当薄。鳍形沟道704和栅极706理想化的效果是诱导出三个独立的反型层，即第一反型层708a、第二反型层708b和第三反型层708c。因此，FinFET 700被称为三栅极FinFET。
图8A-8B是依据现有技术的多栅极FinFET制作过程中两个阶段的横截面图。更确切地说，图8A-8B描绘了形成FinFET的鳍的过程中的两阶段。在图8A中，在一形成在硅衬底200上的掩埋氧化物(BOX)结构210之上形成了一硅层220。形成一硅塞810以填充氧化层510中的开口。塞子810是利用选择性外延生长(SEG)生长的。在图8B中，利用CMP除去了塞子810延伸到氧化物510之上的部分。
回到图7，作为一个实际问题，由栅极，例如706上的电压诱导的静电场沿着栅极706是不相等的。相反，该静电场往往集中在角部，如图7中的阴影区域710a和710b所示。因此，在沿栅极706形成所有反型层之前先在角部形成反型层。这相对于边部降低了角部的阈值电压，导致了角部更高的电流以及通常的FinFET非均匀的性能。
现有技术已经意识到如果角部能够修圆这种角部现象就可以减轻。因此，为了做出接近圆形的角部，人们已经尝试从基本为直角的角部除去材料。尽管做出了很多尝试，现有技术仍没有开发出这样一种技术，该技术从三栅极FinFET 700(或其双栅极版本)的直角角部除去材料而不会不能恢复地损伤鳍702b的剩余部分或造成其不均匀的宽度。
发明内容
本发明的至少一个实施例提供了一种至少五侧面沟道型FinFET晶体管。这样一种FinFET可以包括：基底；形成在该基底上的半导体主体，所述主体的设置在长向具有其间夹一沟道区的源/漏极区域，其中，至少所述沟道在基底上方在横贯长向的截面内具有至少五个平面表面；所述主体的沟道区上的栅极绝缘层；以及在栅极绝缘层上形成的栅极。
本发明的至少另一个实施例提供了一种形成至少五侧面沟道型FinFET晶体管的方法。这样一种方法可以包括：提供一基底；在所述基底上形成一鳍；外延生长一半导体材料主体，其在基底上包括一沟道区，其中至少所述沟道区域在横贯所述主体长向的截面内在所述基底上方具有五个或更多的平面表面；有选择地对所述半导体主体掺杂以在长向制作其间夹一所述沟道区的源/漏极区域，在所述主体的沟道区上形成栅极绝缘层；以及在栅极绝缘层上形成栅极。
通过对示范实施例、附图和相关权利要求的如下详细说明，本发明的其他特点和优势将会得到更加充分的阐明。
附图说明
以下将参照附图对本发明做更为充分的介绍，附图中示出了本发明的示范性实施例。
未标示“现有技术”的附图是用来说明本发明的典型实施例的，不应被解释为对本发明范围的限制。图中，为明了起见，可能会缩小或放大层或区域的相对厚度和位置。换言之，附图并非按比例绘制的。此外，当某一层直接形成于参考层或衬底上或形成于覆于参考层之上的其他层或图案之上时，就认为该层形成于另一层或衬底“之上”。
应当理解此处所述的本发明的典型实施例可以在不背离本发明的精神和范围的条件下进行形式和细节上的修改。因此，此处所述的实施例仅作为示例提供，并不是限制，并且本发明的范围不受此处所述的具体实施例限制。
图1是依据本发明至少一个实施例的一至少五侧面沟道型FinFET晶体管的四分之三透视图。
图2A是依据本发明的至少另一实施例的FinFET晶体管1的第一个变化1a的横截面图(沿图1中线II-II′截取)。
图2B-2E分别是依据本发明的其他实施例的FinFET晶体管1的其他变化1x(其中x∈{b，c，d，e})的横截面图(同样沿图1中线II-II′截取)。
图3A-3H是描绘依据本发明的至少一个实施例的制作图2B的FinFET的方法各阶段的横截面图(从与图2B同样的角度观察)。
图4A-4C是描绘依据本发明的至少一个实施例的制作图2E的FinFET的方法各阶段的横截面图(从与图2E同样的角度观察)。
图5A-5C是描绘尺蠖所用的特殊运动形式的各阶段的侧视图，提供其以用作比喻依据现有技术的FinFET的背景资料。
图6是依据现有技术的FinFET的四分之三透视图。
图7为取自线VII-VII′的图6中现有技术的FinFET的横截面图。
图8A-8B是依据现有技术的多栅极FinFET制作过程中两个阶段的横截面图。
具体实施方式
在开发本发明的过程中，我们认识到了背景技术存在的如下问题并发现了一条解决问题的路径。背景技术认为要(通过圆形拐角近似)减轻背景技术FinFET难以解决的拐角效应(再次由基本为正方形的鳍型沟道的拐角引起)，只能通过做减法的方式，通过除去形成拐角基本为直角的部分的材料实现。现在，人们认识到，远大于90°的钝角能够显著地减弱拐角效应。这样一种钝角与修圆拐角类似，不过可以通过生长鳍以一种做加法的方式实现，而不是做减法，通过从具有基本为直角拐角的鳍上除去材料的方式实现。举例来说，硅的外延生长能够实现所需的圆形拐角近似而不会对尚未形成的FinFET带来负面影响，背景技术为了通过减法方式实现鳍的圆拐角近似就会造成这种后果。本发明的至少一个实施例通过做加法的方式将半导体材料主体构造，例如生长成所需形状，提供了一种具有带近似圆拐角的鳍形主体(在其中感应出沟道)的多侧面沟道FinFET。
图1是依据本发明至少一个实施例的一至少五侧面沟道型FinFET晶体管1的四分之三透视图。图2A是依据本发明的至少另一实施例的至少五侧面沟道型FinFET晶体管1的第一个变化1a的横截面图(沿图1中线II-II′截取)。图2B-2E分别是依据本发明的其他实施例的FinFET晶体管1的其他变化1x(其中x∈{b，c，d，e})的横截面图(同样沿图1中线II-II′截取)，以下将会对其进行讨论。
晶体管1包括：衬底10；隔离区12；鳍14(图1中未示出，但参见，例如图2A)；半导体材料主体20，该主体具有两个基本垂直(相对于基本水平的隔离区12而言)的面22，一个基本水平的面24，和两个倾斜(仍是相对于隔离区12而言)的面26；沟道28(图1中未示出，但参见，例如图2A)；栅极绝缘层40；源/漏极区域44；栅极50，其具有两个第一栅极区50a的实例，两个第二栅极区50b的实例，和一个第三栅极区50c的实例。
在图2A中，在FinFET晶体管1a的主体20的蘑菇形部分20a中感应出五侧面的反型层(或者换言之，五侧面的沟道)。在图2A的横截面视图(图2B-2E同样)中，应当注意所示出的沟道20a是横贯主体20的长向的，其中主体20还包括源/漏极区域44。主体20的部分20a具有一五个侧面的头部27p(其中后缀“p”暗示前缀“五”)和一柄部29a。柄部29a延伸到由隔离区12的侧壁121和12r以及鳍14的上表面14u所界定的凹部内并将其填充。作为主体20的一部分，五个侧面的头部27p呈现出五个可以被称作位于隔离区12之上的表面，即：两个基本垂直的面22的实例；一个基本水平的面24的实例；和两个倾斜面26的实例。五个栅极区域50a、50b、50c、50b和50a能够在主体20a中感应出五个反型层，它们实际上代表了五个沟道。面22和26以及26和24之间的钝角基本上分别都大于根据背景技术的FinFET 700的拐角所呈现出的90°角，因此至少从根本上削弱了与拐角效应有关的问题。
衬底10可以包括，例如，{100}晶向的体材料Si、Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs、InP等中的一种或多种。半导体主体20可以包括，例如Si、Ge、SiGe、SiC、SiGeC等中的一种或多种(以下进一步讨论)。栅极绝缘层40可以包括，例如，SiO2、SiON、Si3N4、GexOyNz、GexSiyOz、高k值金属氧化物(例如，HfO2、ZrO2、Al2O3、TiO2、Ta2O5等)等或其堆叠结构中的一种或多种。而栅极50可以包括掺杂的多晶硅、金属(例如，Al、W、Pt等)、金属氮化物(例如TiN)、金属(例如Co、Ni、Ti、Hf、Pt)硅化物合金等或其堆叠结构中的一种或多种。
图2B是依据本发明的至少另一实施例的至少五侧面沟道型FinFET晶体管1的第二个变化1b的横截面图(仍沿图1中线II-II′截取)。FinFET 1b与FinFET 1a相似，因此为了简洁起见只对相似处做最少的论述。举例来说，尽管FinFET 1a的柄部29a在截面上基本为矩形，而FinFET 1b的柄部29b相反，为锥形。侧壁隔离物60部分地填充了由隔离区12的侧壁和鳍14的上表面14u所界定的凹部。然而，上表面14u的一部分并非由侧壁隔离物60覆盖，而是由柄部29b的较小一端所覆盖。
FinFET 1a和1b的头部27p的五个面是通过，例如通过选择性外延生长(SEG)生长主体20a和20b获得的。从密勒指数来看，头部27p的侧面形态可以包括：呈现平面(100)的水平面24；和呈现平面(311)或(111)的倾斜面26。五个面共同在图2B(以及图2A)中界定了一个轮廓，与基于背景技术的鳍702b相反，该轮廓近似形成了具有基本为圆拐角的鳍。换言之，在隔离区12的上方，头部27p具有一有着五个或更多侧面的多边形外形。
图3A-3H是描绘依据本发明的至少一个实施例的制作FinFET 1b的方法各阶段的横截面图(从与图2B同样的角度观察)。在图3A中，提供了衬底10。在衬底10上形成了氧化层102。在氧化层102上形成了氮化硅层104。层102和104共同界定了一掩模层105。在掩模层105上沉积光刻胶(PR)材料并构图为PR图案106。
在图3A和3B所示步骤之间，有选择地除去掩模层105的除PR图案106下的部分之外的任何地方。然后除去PR图案106自身。图3B示出的是其后保留的部分，即由层部分104a和102a形成的掩模105a。接下来，在图3C中，有选择地除去了衬底10的一些部分，使得衬底10呈现出倒T字形，其具有一水平部分和一自水平部分垂直延伸的鳍14。这样一来，就在衬底10的水平部分之上和鳍14的侧面周围形成了一个或多个沟槽T。
在图3D中，通过，例如淀积材料填充一个或多个沟槽T形成了隔离区12。同时，可选择地，已经进行了隔离区12和掩模105的平面化。在图3E中，通过，例如湿法腐蚀除去了掩模105a，留下一个由隔离区12的暴露侧壁和鳍14的上表面所界定的凹部13。
在图3F中，靠着先前暴露出的隔离区12的侧壁并在鳍14的部分上表面上形成了任选的侧壁隔离物60。可以通过利用氮化物或氧化物材料填充凹部13并随之除去部分材料实现这一步。剩余的填充材料60成为侧壁隔离物的外表。
在侧壁隔离物60之间剩有鳍14的一暴露上表面，这是一个种晶，半导体材料的部分20b(从而主体20)将会从这里通过，例如SEG生长。在图3G中，已经通过，例如(再次为)SEG生长了部分20b(从而主体20)，使得其具有五侧面的头部27p(具有面22、24和26)和柄部29b。此外，已经完成离子注入获得了源/漏极区域44(未在图3G中示出，但参见图1)。
一般地，在图3G所示的中间阶段之后，进行标准的CMOS处理，由此完成FinFET 1b。例如，在图3H中，在主体20的部分20b的位于隔离区12之上的五侧面头部27p的外表面上以及在隔离区12的上表面的一些部分上形成了一层绝缘材料。绝缘材料中未与五侧面头部27p连接的部分被有选择地除去，形成栅极绝缘层40。此外，之后在栅极绝缘层40上以及在隔离区12的上表面的一些部分上形成了栅极层150。因此，图3H所示的制造FinFET的阶段对应于图2B。
如前所述，侧壁隔离物60是任选的。如果未形成侧壁隔离物60(或者，换言之，略去图3F所示的阶段)，那么可以在图3E所示的中间结构上进行SEG，这样与图3G和3H有关的后续加工将制作出FinFET 1a而非FinFET1b。
尽管能够控制SEG的工艺参数来控制主体20a或20b的生长，以便形成五个侧面的头部27p，要控制主体20的总体尺寸(从而FinFET 1a或1b的大小)仍需要不同的措施。SEG于其上进行的种晶的表面积正比于生成的主体20的总体尺寸。因此，使用侧壁隔离物60意味着一种减小主体20(从而FinFET 1b)可得到的总体尺寸的技术。更确切地说，图3E的种晶区比图3F的种晶区大，因此对于同样的SEG参数来说，预计主体20的部分20b将会比主体20的部分20a小。
无论是否使用了侧壁隔离物60，SEG工序可以包括如下步骤。通过例如RCA清洗技术清洗鳍14的暴露上表面14u，该技术使用H2SO4、HCl、NH4OH、HF和H2O2的混合物去除种晶上的天然氧化物。然后就可以开始SEG工序了。例如，温度可以处于约500℃到约900℃的范围内，压力可以处于约5到约100Torr的范围内，并且使用二氯甲硅烷(DCS)气作为进行生长的气氛。当尚未形成的主体20a和20b各自生长得超出隔离区12的侧壁的范围后，晶格生长的表面基本为平面的。对于温度T＜800℃的SEG条件，倾斜面26典型地呈现出晶面(111)。对于温度T＞900℃的SEG条件，倾斜面26典型地呈现出晶面(311)。对于处于800℃≤T≤900℃的范围内的温度T，参见对图2D的如下论述。
图2C是依据本发明的至少另一实施例的至少五侧面沟道型FinFET晶体管1的第三个变化1c的横截面图(仍沿图1中线II-II′截取)。FinFET 1c与FinFET 1b相似，因此为了简洁起见只对相似处做最少的论述。例如，尽管FinFET 1b的主体20的部分20b基本由一种材料形成，FinFET 1c的主体20的相应的部分20c包括两种材料，即由应变诱导半导体材料形成的丘部16和由应变半导体材料形成的层18。如所周知，诸如硅的应变半导体材料的好处在于，其呈现出更小的电阻和电子/空穴迁移率之比。
由应变诱导材料形成的丘部16可以被称作主体20的部分20b的小型版。一旦丘部16达到预期大小即改变为SEG工序所提供的气氛的气体组分，形成异质边界17并随之形成由应变半导体材料构成的层18。为丘部16和层18恰当选择相应材料可以在层18中引起张应力或压应力。
要在层18中引起张应力，可以使用如下的半导体材料组合。
| 应变诱导材料(丘部16) | 应变材料(层18) |
| SiGe | Si |
| Si | SiC |
| SiGe | SiC |
| Si1-X1-Y1GeX1CY1，其中0＜X1＜1且0＜Y1＜1 | Si1-X2-Y2GeX2CY2，其中0＜X2＜1，0＜Y2＜1，X1＞X2且Y1＜Y2 |
要在层18中引起压应力，例如在形成PMOS FinFET的情况下，可以使用如下的半导体材料组合。
| 应变诱导材料(丘部16) | 应变材料(层18) |
| Si | SiGe |
| SiC | Si |
| SiC | SiGe |
| Si1-X2-Y2GeX2CY2，其中0＜X2＜1，0＜Y2＜1，X1＞X2且Y1＜Y2 | Si1-X1-Y1GeX1CY1，其中0＜X1＜1且0＜Y1＜1 |
在另一种方案中，可以构造图2B中的FinFET 1b使其具有一应变沟道。其中，鳍14可以由应变诱导材料形成而主体20可以由应变材料形成。
图2D是依据本发明的至少另一实施例的FinFET晶体管1的第四个变化1d的横截面图(仍沿图1中线II-II′截取)。FinFET 1d与FinFET 1b相似，因此为了简洁起见只对相似处做最少的论述。已经将FinFET 1描述为至少五侧面沟道型FinFET。观察图2D可以发现FinFET 1d为一至少七侧面沟道型FinFET。
如前面讨论FinFET 1b时所述，在利用隔离区12的侧壁生长尚未形成的主体20d时，生长表面基本是平面的。对于温度T处于800℃≤T≤900℃范围的SEG条件，就会获得七侧面头部区27h(其中后缀“h”暗示前缀“七”)。更确切地说，不是如FinFET 1b的五侧面头部区27p那样具有倾斜面26，七侧面头部区27h包括了倾斜面25a和25b。换言之，以密勒指数来说，头部27h的表面形态可以分别包括：呈现晶面(100)的面24；呈现晶面(311)或(111)之一的第一倾斜面25a；以及呈现晶面(311)或(111)中另一个的第二倾斜面25b。正如FinFET 1a、1b和1c被称作具有五个沟道一样，可以将FinFET 1d称作具有位于七个面下的七个沟道，即，22、25a、25b、24、25b、25a和22。在隔离区12上方，头部27h具有一包括六个或更多侧面的多边形外形。
通过恰当调整SEG工序期间的温度，可以形成七侧面头部区27h(从而形成FinFET 1d)。普通技术工人可以很轻松地将图3A-3G所示的方法加以改造以获得FinFET 1d。需要指出，同样可以形成FinFET 1a(仍然没有隔离区60)和FinFET 1c(应变半导体架构)的可选的至少七侧面沟道型版本。普通技术工人能够很轻松地对图3A-3G所示的方法加以改造以获得这种可选的至少七侧面沟道型FinFET。
图2E是依据本发明的至少另一实施例的至少五侧面沟道型FinFET晶体管1的第五个变化1e的横截面图(仍沿图1中线II-II′截取)。可以将FinFET1的变化1a-1d称作体材料硅工艺类型的FinFET，可以将FinFET 1e称作绝缘体上硅(SOI)型的FinFET。
FinFET 1e与FinFET 1a相似，因此为了简洁起见只对相似处做最少的论述。尽管FinFET 1a具有一配置类似倒置T形的具有一水平部分和自其垂直延伸的鳍14等的衬底10，与之相对，FinFET 1e却包括：基本为平面的衬底10e；以及掩埋氧化物(BOX)层12e；半导体鳍14e；和一五侧面的头部区27p，其(在图2e的例子中)基本构成了主体20的部分20e的全部。图2E中头部27p的表面形态再次包括了同样的五个面，即：垂直面22；水平面24；和倾斜面26。
需要指出的是，对于FinFET 1e和FinFET 1a两者来说，都可以说鳍14和14e是形成在基底上的。在FinFET 1a中，基底为一体材料的硅基底。在FinFET 1e中，基底为一SOI基底。
图4A-4C是描绘依据本发明的至少一个实施例的制作FinFET 1e的方法各阶段的横截面图(从与图2E同样的角度观察)。在图4A中，提供了半导体，如硅衬底10e。在衬底10e上形成了BOX 12e。并在BOX 12e上形成了鳍14e。例如，可以通过在BOX 12e上形成硅层并有选择地除去其一部分留下鳍14e来获得鳍14e。与如何通过选择侧壁隔离物60相对于凹部13的宽度的大小控制FinFET 1a相对1d的大小相类似，可以通过恰当确定鳍14e的覆盖面积大小控制FinFET 1e的大小。在图2E所示的横截面图中，改变鳍14e的覆盖面积可以通过改变鳍14e的宽度来表现。
在图4B中，通过类似于有关，例如图3G的论述内容的工艺，例如SEG工艺生长了头部区14e。不过，与图3G中的主体20的部分20b不同，图4B中的主体20的部分20e没有柄部29b。相反，鳍14e向上延伸到五侧面的头部区29e之内。如前所述，五侧面头部区27p基本上构成了主体20的部分20e的全部(在图2E中用带标号27e＝20e的指示线示出)。作为选择，可以将部分20e做成如图2C所示的部分20c的应变结构并且/或者令其包括类似如图2D所示的头部区27h的七侧面头部区27h(未示出)。普通技术工人能够对上述解释加以改造以容易地获得此类变化。
更具体地讲，在图4C种，(再次)通过，例如SEG生长了主体20e且使其具有五侧面头部27p。此外，还进行了离子注入以获得源极/漏极区域44(图4B未示出，但参见图1)。
一般地，在图4B所示的中间阶段之后，进行标准的CMOS处理，由此完成FinFET 1e。由于这部分内容与上述有关图3G的内容相似，为简洁起见此处将不重复这些论述。因此，图4C所示的FinFET制作阶段对应于图2E。
重述一次，本发明的实施例提供了多个多侧面沟道型FinFET，它们表现出较轻的拐角效应症状，可以通过额外构造或制作，例如，生长一半导体材料主体由其近似具有圆拐角的鳍来实现这种FinFET(根据本发明的其他实施例)。此类加法式技术的一个优势在于，它们不受负面效应的影响，例如由于干法腐蚀在尚未形成的FinFET上引起的表面粗糙，这些负面效应是用以减法式地获得鳍的圆拐角近似的背景技术的结果。
此类加法式技术的另一个优势(根据本发明的实施例)在于，与前述现有技术相比，控制所获得的FinFET的大小要相对更容易些。
当然，尽管在此讨论了本发明的几种变化和实例实施例，本领域的普通技术人员应当很容易明白，还可对本发明做出多种其他修改。因此，此处讨论的实施例不对本发明有所限制。
Claims (40)
1.一种至少五侧面沟道型鳍式场效应晶体管(FinFET)，其包括：
基底；
在所述基底上形成的半导体主体，所述主体的设置在长向具有其间夹一沟道区的源/漏极区域，
其中所述沟道在基底上方具有至少五个平面表面；
所述主体的沟道区上的栅极绝缘层；以及
在栅极绝缘层上形成的栅极。
2.如权利要求1所述的鳍式场效应晶体管，其中：
所述基底包括
一倒置的T形半导体结构，其具有一水平部分和一自水平部分垂直延伸的鳍，以及
形成于所述倒置T形半导体结构的水平部分上的一个或多个隔离结构，所述一个或多个隔离结构在鳍的上方延伸以在鳍上方的一个或多个隔离结构中界定一凹部；
所述主体的沟道区位于所述凹部的上方；以及
所述半导体主体具有一向下延伸至所述凹部并至少部分地填充所述凹部的柄部。
3.如权利要求1所述的鳍式场效应晶体管，其进一步包括：
侧壁隔离物，形成其以至少部分地填充所述一个或多个隔离结构的凹部，确定所述侧壁隔离物的尺寸以使至少鳍的一部分保持暴露于所述凹部中。
4.如权利要求1所述的鳍式场效应晶体管，其进一步包括：
在所述鳍上形成的侧壁隔离物。
5.如权利要求1所述的鳍式场效应晶体管，其中所述沟道为应变的。
6.如权利要求5所述的鳍式场效应晶体管，其中所述基底包括应变诱导材料并且所述半导体主体包括应变材料。
7.如权利要求5所述的鳍式场效应晶体管，其中所述半导体主体包括应变材料和应变诱导材料。
8.如权利要求5所述的鳍式场效应晶体管，其中所述沟道的截面包括至少七个平面表面。
9.如权利要求8所述的鳍式场效应晶体管，其进一步包括：
在所述鳍上形成的侧壁隔离物。
10.如权利要求9所述的鳍式场效应晶体管，其中：
所述侧壁隔离物的尺寸使得至少所述鳍的一部分保持暴露于所述凹部。
11.如权利要求5所述的鳍式场效应晶体管，其中：
所述基底包括
基底半导体结构，其具有一自其垂直延伸的鳍和所述鳍于其上方延伸的肩部；
形成于所述基底半导体结构上的一个或多个隔离结构，所述一个或多个隔离结构在鳍的上方延伸以在鳍上方的一个或多个隔离结构中界定一凹部；以及
所述主体的沟道区位于所述凹部的上方；以及
所述半导体主体具有一向下延伸至所述凹部并至少部分地填充所述凹部的柄部。
12.如权利要求1所述的鳍式场效应晶体管，其中：
所述基底包括
绝缘体上硅(SOI)结构，以及
在所述绝缘体上硅结构上形成的硅鳍；以及
所述沟道区形成于所述鳍和所述绝缘体上硅结构上。
13.如权利要求12所述的鳍式场效应晶体管，其中所述沟道包括至少七个平面表面。
14.如权利要求12所述的鳍式场效应晶体管，其中所述沟道为应变的。
15.如权利要求14所述的鳍式场效应晶体管，其中所述基底包括应变诱导材料并且所述半导体主体包括应变材料。
16.如权利要求14所述的鳍式场效应晶体管，其中所述半导体主体包括应变材料和应变诱导材料。
17.如权利要求1所述的鳍式场效应晶体管，其中：
所述沟道区由硅形成；
所述至少五个平面表面包括至少两个倾斜表面；
所述至少两个倾斜表面呈现至少{1，1，1}表面和{3，1，1}表面之一。
18.如权利要求17所述的鳍式场效应晶体管，其中：
所述通道在其截面内至少具有七个平面表面；
所述至少七个平面表面包括至少四个倾斜表面；
所述至少四个倾斜表面呈现出{1，1，1}和{3，1，1}两个表面。
19.如权利要求18所述的鳍式场效应晶体管，其中相邻的倾斜表面交替为{1，1，1}表面和{3，1，1}表面。
20.如权利要求19所述的鳍式场效应晶体管，其进一步包括：
在所述鳍上形成的侧壁隔离物。
21.如权利要求19所述的鳍式场效应晶体管，其中：
所述侧壁隔离物的尺寸使得至少所述鳍的一部分保持暴露于所述凹部。
22.如权利要求1所述的鳍式场效应晶体管，其中：
所述沟道包括至少七个平面表面；
所述基底包括
绝缘体上硅(SOI)结构，以及
在所述绝缘体上硅结构上形成的硅鳍；以及
所述沟道区形成于所述鳍和所述绝缘体上硅结构上。
23.如权利要求1所述的鳍式场效应晶体管，其中所述沟道包括至少七个平面表面。
24.如权利要求23所述的鳍式场效应晶体管，其中：
所述基底包括
一倒置的T形半导体结构，其具有一水平部分和一自水平部分垂直延伸的鳍，以及
形成于所述半导体层上的一个或多个隔离结构，所述一个或多个隔离结构延伸到鳍的上方以在鳍上方的一个或多个隔离结构中界定一凹部；以及
所述主体的沟道区位于所述凹部的上方；以及
所述半导体主体具有一向下延伸至所述凹部并至少部分地填充所述凹部的柄部。
25.一种形成至少五侧面沟道型鳍式场效应晶体管的方法，所述方法包括：
提供一基底；
在所述基底上形成一鳍；
外延生长一半导体材料的主体，其在基底上包括一沟道区，
至少所述沟道区域在横贯所述主体长向的截面内在所述基底上方具有五个或更多的平面表面；
有选择地对所述半导体主体掺杂以在长向制作其间夹一所述沟道区的源/漏极区域，
在所述主体的沟道区上形成栅极绝缘层；以及
在栅极绝缘层上形成栅极。
26.如权利要求25所述的方法，其中所述主体的外延生长包括：
改变在其中进行外延生长的一个大气压下的材料以便在所述主体内诱导应变半导体材料。
27.如权利要求25所述的方法，其中所述半导体主体的外延生长包括：
在所述鳍上利用应变诱导半导体材料和应变半导体材料形成半导体主体。
28.如权利要求25所述的方法，其中所述半导体主体的外延生长包括：
利用应变诱导半导体材料形成所述基底；以及
在所述鳍上利用应变半导体材料形成所述半导体主体。
29.如权利要求25所述的方法，其中：
所述鳍的形成包括
提供一半导体衬底，
在所述半导体衬底上形成一掩模，
在所述掩模的旁边的半导体衬底中形成沟槽以获得具有一水平部分和自所述水平部分垂直延伸的鳍的倒置T形半导体结构；
所述基底的提供包括
形成填充所述沟槽的隔离结构，和
除去所述掩模以相对于所述隔离结构保持一凹部并且所述凹部位于所述鳍的上方；和
所述主体的外延生长包括
在所述鳍上开始外延生长，
利用尚未形成的主体填充所述凹部，和
将所述尚未形成的主体从所述凹部扩展到隔离结构上，从而所述主体的五个或更多平面表面位于所述隔离结构的上方。
30.如权利要求29所述的方法，其中所述基底的提供进一步包括：
在所述鳍上形成侧壁隔离物。
31.如权利要求30所述的方法，其中所述基底的提供进一步包括：
所述侧壁隔离物的尺寸确定使得至少所述鳍的一部分保持暴露于所述凹部。
32.如权利要求25所述的方法，其中：
所述基底的提供包括
提供一半导体衬底，
在所述半导体衬底上形成掩埋氧化物(BOX)结构；
所述鳍的形成包括在所述BOX结构上定位鳍；和
所述主体的外延生长包括
在所述鳍上开始外延生长，和
将所述尚未形成的主体延伸至所述鳍之外并延伸到所述BOX结构上，从而所述主体的五个或更多平面表面位于所述BOX结构之上。
33.如权利要求25所述的方法，其中：
所述主体由硅形成；
所述至少五个平面表面包括至少两个倾斜表面；
所述至少两个倾斜表面呈现至少{1，1，1}表面和{3，1，1}表面之一。
34.如权利要求25所述的方法，其中所述主体的外延生长包括：
改变发生外延生长的温度以便所述主体的截面包括至少七个平面表面。
35.如权利要求34所述的方法，其中：
所述主体由硅形成；
所述主体在截面内至少具有七个平面表面；
所述至少七个平面表面包括至少四个倾斜表面；
所述至少四个倾斜表面呈现出{1，1，1}和{3，1，1}两个表面。
36.如权利要求35所述的方法，其中相邻的倾斜表面交替为{1，1，1}表面和{3，1，1}表面。
37.一种多侧面通道的鳍式场效应晶体管，其包括：
基底；
在所述基底上形成的半导体主体，所述主体的设置在长向具有其间夹一沟道区的源/漏极区域，
所述沟道在所述基底上方具有多边形的外形，多边形的外形具有五个或更多侧面；
所述主体的沟道区上的栅极绝缘层；以及
在栅极绝缘层上形成的栅极。
38.如权利要求37所述的鳍式场效应晶体管，其中所述多边形外形具有六个或更多侧面。
39.一种形成至少五侧面沟道型鳍式场效应晶体管的方法，所述方法包括：
提供一基底；
在所述基底上形成一鳍；
外延生长一半导体材料的主体，其在基底上包括一沟道区，
所述沟道在所述基底上方具有含五个或更多侧面的多边形的外形，
有选择地对所述半导体主体掺杂以在长向制作其间夹一所述沟道区的源/漏极区域，
在所述主体的沟道区上形成栅极绝缘层；以及
在栅极绝缘层上形成栅极。
40.如权利要求39所述的方法，其中所述多边形外形具有六个或更多侧面。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR0003568/04 | 2004-01-17 | ||
| KR20040003568 | 2004-01-17 | ||
| KR0003568/2004 | 2004-01-17 | ||
| US10/986018 | 2004-11-12 | ||
| US10/986,018 US7385247B2 (en) | 2004-01-17 | 2004-11-12 | At least penta-sided-channel type of FinFET transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1645629A true CN1645629A (zh) | 2005-07-27 |
| CN100527438C CN100527438C (zh) | 2009-08-12 |
Family
ID=34622317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100046222A Expired - Fee Related CN100527438C (zh) | 2004-01-17 | 2005-01-14 | 至少五侧面沟道型鳍式场效应晶体管及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP1555688B1 (zh) |
| KR (1) | KR100585171B1 (zh) |
| CN (1) | CN100527438C (zh) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7582516B2 (en) | 2006-06-06 | 2009-09-01 | International Business Machines Corporation | CMOS devices with hybrid channel orientations, and methods for fabricating the same using faceted epitaxy |
| US7622773B2 (en) | 2006-02-15 | 2009-11-24 | Kabushiki Kaisha Toshiba | Semiconductor device including multi-gate metal-insulator-semiconductor (MIS) transistor |
| CN102646599A (zh) * | 2012-04-09 | 2012-08-22 | 北京大学 | 一种大规模集成电路中FinFET的制备方法 |
| CN102969340A (zh) * | 2011-08-30 | 2013-03-13 | 台湾积体电路制造股份有限公司 | 具有限定在类金刚石形状半导体结构中的沟道的FinFET器件 |
| CN102969280A (zh) * | 2012-11-30 | 2013-03-13 | 上海宏力半导体制造有限公司 | 提高半导体器件可微缩性的方法 |
| CN103117305A (zh) * | 2011-11-16 | 2013-05-22 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍式场效应管及其基体 |
| CN103811325A (zh) * | 2012-11-13 | 2014-05-21 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
| CN103915495A (zh) * | 2012-12-12 | 2014-07-09 | 台湾积体电路制造股份有限公司 | 小平面式鳍式场效应晶体管 |
| CN101271922B (zh) * | 2007-03-19 | 2014-11-12 | 海力士半导体有限公司 | 晶体管及其制造方法 |
| CN104576733A (zh) * | 2013-10-10 | 2015-04-29 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管的钝化和晶面形成 |
| CN106328530A (zh) * | 2015-06-30 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN107481937A (zh) * | 2017-08-21 | 2017-12-15 | 扬州江新电子有限公司 | 双角度类梯形截面形状的鳍型场效应晶体管及其评价方法 |
| CN114628526A (zh) * | 2022-05-06 | 2022-06-14 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
| WO2023028899A1 (zh) * | 2021-08-31 | 2023-03-09 | 长江存储科技有限责任公司 | 半导体器件及其制作方法、nand存储器件 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100849177B1 (ko) | 2005-01-04 | 2008-07-30 | 삼성전자주식회사 | 패싯 채널들을 갖는 모스 트랜지스터를 채택하는 반도체집적회로 소자들 및 그 제조방법들 |
| TWI263328B (en) * | 2005-01-04 | 2006-10-01 | Samsung Electronics Co Ltd | Semiconductor devices having faceted channels and methods of fabricating such devices |
| KR100792384B1 (ko) | 2005-12-27 | 2008-01-09 | 주식회사 하이닉스반도체 | 5 채널 핀 트랜지스터 및 그 제조 방법 |
| US7566949B2 (en) * | 2006-04-28 | 2009-07-28 | International Business Machines Corporation | High performance 3D FET structures, and methods for forming the same using preferential crystallographic etching |
| KR100991382B1 (ko) | 2007-05-10 | 2010-11-02 | 주식회사 하이닉스반도체 | 다면 채널을 갖는 트랜지스터 및 그 형성방법 |
| US8742509B2 (en) | 2012-03-01 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for FinFETs |
| US9559099B2 (en) | 2012-03-01 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for FinFETs |
| US8629512B2 (en) * | 2012-03-28 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate stack of fin field effect transistor with slanted sidewalls |
| US9142400B1 (en) | 2012-07-17 | 2015-09-22 | Stc.Unm | Method of making a heteroepitaxial layer on a seed area |
| US9087900B1 (en) * | 2014-01-07 | 2015-07-21 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
| US20150214369A1 (en) * | 2014-01-27 | 2015-07-30 | Globalfoundries Inc. | Methods of forming epitaxial semiconductor material on source/drain regions of a finfet semiconductor device and the resulting devices |
| US9263586B2 (en) | 2014-06-06 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum well fin-like field effect transistor (QWFinFET) having a two-section combo QW structure |
| KR102223971B1 (ko) * | 2014-06-11 | 2021-03-10 | 삼성전자주식회사 | 결정성의 다중-나노시트 스트레인 채널 전계 효과 트랜지스터 및 그 제조 방법 |
| KR102352154B1 (ko) * | 2015-03-03 | 2022-01-17 | 삼성전자주식회사 | 집적회로 소자 |
| KR102224849B1 (ko) * | 2015-03-24 | 2021-03-08 | 삼성전자주식회사 | 스트레서를 갖는 반도체 소자 및 그 제조 방법 |
| KR20200141142A (ko) | 2019-06-10 | 2020-12-18 | 삼성전자주식회사 | 반도체 장치 |
| US11855143B2 (en) * | 2021-02-26 | 2023-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods thereof |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69213539T2 (de) * | 1991-04-26 | 1997-02-20 | Canon Kk | Halbleitervorrichtung mit verbessertem isoliertem Gate-Transistor |
| US6475890B1 (en) | 2001-02-12 | 2002-11-05 | Advanced Micro Devices, Inc. | Fabrication of a field effect transistor with an upside down T-shaped semiconductor pillar in SOI technology |
| DE10131276B4 (de) * | 2001-06-28 | 2007-08-02 | Infineon Technologies Ag | Feldeffekttransistor und Verfahren zu seiner Herstellung |
| DE10131237B8 (de) | 2001-06-28 | 2006-08-10 | Infineon Technologies Ag | Feldeffekttransistor und Verfahren zu seiner Herstellung |
| KR100431489B1 (ko) * | 2001-09-04 | 2004-05-12 | 한국과학기술원 | 플래쉬 메모리 소자 및 제조방법 |
| US20030151077A1 (en) * | 2002-02-13 | 2003-08-14 | Leo Mathew | Method of forming a vertical double gate semiconductor device and structure thereof |
| JP3782021B2 (ja) * | 2002-02-22 | 2006-06-07 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、半導体基板の製造方法 |
| US6864520B2 (en) | 2002-04-04 | 2005-03-08 | International Business Machines Corporation | Germanium field effect transistor and method of fabricating the same |
| JP4546021B2 (ja) * | 2002-10-02 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 絶縁ゲート型電界効果型トランジスタ及び半導体装置 |
| US6645797B1 (en) * | 2002-12-06 | 2003-11-11 | Advanced Micro Devices, Inc. | Method for forming fins in a FinFET device using sacrificial carbon layer |
| JP4567949B2 (ja) | 2003-03-18 | 2010-10-27 | 株式会社東芝 | 半導体装置 |
-
2005
- 2005-01-08 EP EP05000303A patent/EP1555688B1/en not_active Expired - Fee Related
- 2005-01-11 KR KR1020050002465A patent/KR100585171B1/ko active IP Right Grant
- 2005-01-14 CN CNB2005100046222A patent/CN100527438C/zh not_active Expired - Fee Related
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7622773B2 (en) | 2006-02-15 | 2009-11-24 | Kabushiki Kaisha Toshiba | Semiconductor device including multi-gate metal-insulator-semiconductor (MIS) transistor |
| US7582516B2 (en) | 2006-06-06 | 2009-09-01 | International Business Machines Corporation | CMOS devices with hybrid channel orientations, and methods for fabricating the same using faceted epitaxy |
| CN101271922B (zh) * | 2007-03-19 | 2014-11-12 | 海力士半导体有限公司 | 晶体管及其制造方法 |
| CN102969340A (zh) * | 2011-08-30 | 2013-03-13 | 台湾积体电路制造股份有限公司 | 具有限定在类金刚石形状半导体结构中的沟道的FinFET器件 |
| CN102969340B (zh) * | 2011-08-30 | 2016-03-23 | 台湾积体电路制造股份有限公司 | 具有限定在类金刚石形状半导体结构中的沟道的FinFET器件 |
| CN103117305A (zh) * | 2011-11-16 | 2013-05-22 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍式场效应管及其基体 |
| CN102646599B (zh) * | 2012-04-09 | 2014-11-26 | 北京大学 | 一种大规模集成电路中FinFET的制备方法 |
| CN102646599A (zh) * | 2012-04-09 | 2012-08-22 | 北京大学 | 一种大规模集成电路中FinFET的制备方法 |
| US9136178B2 (en) | 2012-04-09 | 2015-09-15 | Peking University | Method for fabricating a finFET in a large scale integrated circuit |
| CN103811325A (zh) * | 2012-11-13 | 2014-05-21 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
| CN102969280A (zh) * | 2012-11-30 | 2013-03-13 | 上海宏力半导体制造有限公司 | 提高半导体器件可微缩性的方法 |
| CN103915495A (zh) * | 2012-12-12 | 2014-07-09 | 台湾积体电路制造股份有限公司 | 小平面式鳍式场效应晶体管 |
| US9362406B2 (en) | 2012-12-12 | 2016-06-07 | Taiwan Semiconductor Manufacturing Company Limited | Faceted finFET |
| US11158743B2 (en) | 2013-10-10 | 2021-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passivated and faceted for fin field effect transistor |
| CN104576733A (zh) * | 2013-10-10 | 2015-04-29 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管的钝化和晶面形成 |
| US9680021B2 (en) | 2013-10-10 | 2017-06-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passivated and faceted fin field effect transistor |
| US11855219B2 (en) | 2013-10-10 | 2023-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd | Passivated and faceted for fin field effect transistor |
| US10381482B2 (en) | 2013-10-10 | 2019-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passivated and faceted for fin field effect transistor |
| CN104576733B (zh) * | 2013-10-10 | 2019-09-24 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管的钝化和晶面形成 |
| CN106328530A (zh) * | 2015-06-30 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN106328530B (zh) * | 2015-06-30 | 2019-12-03 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN107481937B (zh) * | 2017-08-21 | 2020-07-03 | 扬州江新电子有限公司 | 双角度类梯形截面形状的鳍型场效应晶体管及其评价方法 |
| CN107481937A (zh) * | 2017-08-21 | 2017-12-15 | 扬州江新电子有限公司 | 双角度类梯形截面形状的鳍型场效应晶体管及其评价方法 |
| WO2023028899A1 (zh) * | 2021-08-31 | 2023-03-09 | 长江存储科技有限责任公司 | 半导体器件及其制作方法、nand存储器件 |
| CN114628526A (zh) * | 2022-05-06 | 2022-06-14 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
| CN114628526B (zh) * | 2022-05-06 | 2022-08-02 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
| WO2023213001A1 (zh) * | 2022-05-06 | 2023-11-09 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1555688B1 (en) | 2009-11-11 |
| EP1555688A3 (en) | 2006-05-17 |
| CN100527438C (zh) | 2009-08-12 |
| KR100585171B1 (ko) | 2006-06-02 |
| KR20050075697A (ko) | 2005-07-21 |
| EP1555688A2 (en) | 2005-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100527438C (zh) | 至少五侧面沟道型鳍式场效应晶体管及其制造方法 | |
| US7385247B2 (en) | At least penta-sided-channel type of FinFET transistor | |
| US7781771B2 (en) | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication | |
| US20110291188A1 (en) | Strained finfet | |
| US7247912B2 (en) | Structures and methods for making strained MOSFETs | |
| US9230828B2 (en) | Source and drain dislocation fabrication in FinFETs | |
| US10177149B2 (en) | Semiconductor devices with nanowires and with metal layers having different grain sizes | |
| US20150102428A1 (en) | Merged fin finfet with (100) sidewall surfaces and method of making same | |
| JP2015159339A (ja) | 金属ゲートとストレッサーを有するゲルマニウムフィンｆｅｔ | |
| CN106571364A (zh) | 集成电路装置及其制造方法 | |
| US20130009246A1 (en) | Bulk finfet with uniform height and bottom isolation | |
| CN1542965A (zh) | 具有其内形成有空隙区的外延图形的集成电路器件及其形成方法 | |
| CN106463543A (zh) | 结晶多纳米片应变沟道fet及其制造方法 | |
| US9583394B2 (en) | Manufacturing method of semiconductor structure | |
| CN1825627A (zh) | 半导体元件及形成半导体元件的方法 | |
| CN1643697A (zh) | 应变翅片式场效应晶体管的结构和方法 | |
| CN1794433A (zh) | 异质结构沟道绝缘栅极场效应晶体管的制造方法及晶体管 | |
| US20230352587A1 (en) | Method of fabricating semiconductor device | |
| CN106531793B (zh) | 具有外延层的半导体结构 | |
| KR102481480B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN115763256A (zh) | 一种半导体结构的制备方法及半导体结构 | |
| CN104716173B (zh) | 一种半导体器件及其制造方法 | |
| US10790278B2 (en) | Semiconductor device including vertical field effect transistors having different gate lengths | |
| KR102592872B1 (ko) | 반도체 장치 | |
| US20230369396A1 (en) | Field effect transistor with dual layer isolation structure and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090812 Termination date: 20210114 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |