JP4473889B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4473889B2
JP4473889B2 JP2007117055A JP2007117055A JP4473889B2 JP 4473889 B2 JP4473889 B2 JP 4473889B2 JP 2007117055 A JP2007117055 A JP 2007117055A JP 2007117055 A JP2007117055 A JP 2007117055A JP 4473889 B2 JP4473889 B2 JP 4473889B2
Authority
JP
Japan
Prior art keywords
fins
fin
region
growth suppression
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007117055A
Other languages
English (en)
Other versions
JP2008277416A (ja
Inventor
明 外園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007117055A priority Critical patent/JP4473889B2/ja
Priority to US12/110,771 priority patent/US7554165B2/en
Publication of JP2008277416A publication Critical patent/JP2008277416A/ja
Application granted granted Critical
Publication of JP4473889B2 publication Critical patent/JP4473889B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、フィン構造を有する半導体装置に関する。
ゲート電極による電流の制御性を高めるために、チャネル領域をゲート電極で挟んだ構造を有するダブルゲート型トランジスタの１つに、フィン構造を有するトランジスタであるＦｉｎＦＥＴ（Fin Field Effect Transistor）がある。ＦｉｎＦＥＴにおいては、完全空乏型のチャネル構造を形成する必要があるため、フィンの幅を薄くすることが重要である。
しかし、従来の構造のＦｉｎＦＥＴはフィンの幅が薄いために、フィン表面にシリサイド層を形成する際にフィン全体がシリサイド化されてしまい、寄生抵抗が増加してしまうという問題がある。薄いフィンの表面近傍のみをシリサイド化することは困難であり、また、仮にそれが成功したとしても、薄いシリサイド層ではトランジスタの製造工程における熱処理の際に凝集が生じるおそれがある。
そこで、シリコンからなるフィンの表面にシリコン等の結晶をエピタキシャル成長させ、そのエピタキシャル結晶の表面にシリサイド層を形成することにより、フィン全体がシリサイド化されることを防ぐ技術がある（例えば、特許文献１参照）。
一方、ゲート幅を稼いで十分な電流を得るために、平行に配置した複数のフィンを用いるＦｉｎＦＥＴが知られている。（例えば、特許文献２参照）。
しかし、複数のフィンを用いるＦｉｎＦＥＴは、フィンの数が多い分だけ基板上に必要とする領域が大きく、フィン全体のシリサイド化を防ぐためにフィンの表面にエピタキシャル結晶を形成した場合は、その大きさが肥大化し、隣接する他の素子と接触してショート等を起こすおそれがある。
特開２００５−８６０２４号公報 特開２００２−９２８９号公報
本発明の目的は、複数のフィンと、これらフィン側面の半導体層を有しつつ、隣接する他の素子への接触を防止しうる半導体装置を提供することにある。
本発明の一態様は、半導体基板と、前記半導体基板上に所定の間隔を置いて互いに略平行に配置された複数のフィンと、複数の前記フィンの各々の両側面をゲート絶縁膜を介して挟むように形成されたゲート電極と、複数の前記フィンの厚さ方向に平行な側面、及び、複数の前記フィンのうちの両端に位置する２つの前記フィンの外側側面に形成されたエピタキシャル結晶成長を抑制する成長抑制層と、複数の前記フィンの少なくとも一部の側面上に形成されるエピタキシャル結晶からなる半導体層と、を有し、前記半導体層は、前記成長抑制層上に位置する領域における厚さが、前記外側側面の反対側の側面上に位置する領域における厚さよりも小さいことを特徴とする半導体装置を提供する。
また、本発明の他の態様は、半導体基板と、前記半導体基板上に所定の間隔を置いて互いに略平行に配置された複数のフィンと、複数の前記フィンの各々の両側面をゲート絶縁膜を介して挟むように形成されたゲート電極と、複数の前記フィンの厚さ方向に平行な側面、及び、複数の前記フィンのうちの両端に位置する２つの前記フィンの外側側面に形成されたエピタキシャル結晶成長を抑制する成長抑制層と、複数の前記フィンの少なくとも一部の側面上に形成されるエピタキシャル結晶からなる半導体層と、を有し、前記半導体層は、前記成長抑制層上には形成されておらず、前記外側側面の反対側の側面上に位置する領域には形成されていることを特徴とする半導体装置を提供する。
本発明によれば、複数のフィンと、これらフィン側面の半導体層を有しつつ、隣接する他の素子への接触を防止しうる半導体装置を提供することができる。
〔第１の実施の形態〕
（半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置の斜視図である。また、図２Ａは、図１における断面II−IIを矢印の方向に見た断面図である。また、図２Ｂは、図２Ａにおけるソース・ドレイン領域５およびそのエクステンション領域５ａの図示を省略した断面図である。また、図３Ａは、図１における断面III−IIIを矢印の方向に見た断面図である。また、図３Ｂは、図３Ａにおけるソース・ドレイン領域５の図示を省略した断面図である。
半導体装置１は、半導体基板２と、半導体基板上に所定の間隔を置いて互いに略平行に配置されたフィン３ａ、３ｂ、３ｃと、複数のフィン３ａ、３ｂ、３ｃの各々の両側面をゲート絶縁膜７を介して挟むように形成されたゲート電極４と、フィン３ａ、３ｂ、３ｃの上面およびフィン３ａとフィン３ｂの間、およびフィン３ｂとフィン３ｃの間に形成されたエピタキシャル層９と、フィン３ａ、３ｂ、３ｃおよびエピタキシャル層９の露出した表面に形成されたシリサイド層１０と、ゲート電極４の上面に形成されたゲートシリサイド層１２と、を有して概略構成される。ここで、略平行な配置とは、平行および平行に準じた配置を指し、厳密に平行である必要がない旨を示す。なお、図１においては、シリサイド層１０の形状を簡略化して示す。
ここで、図１に示すように、半導体基板２の表面に平行、且つゲート電極４の長さ方向に平行な方向にｘ軸、半導体基板２の表面に平行、且つｘ軸に垂直な方向にｙ軸、半導体基板２の表面に垂直な方向にｚ軸をとる。以下、全ての図においてこのｘ軸、ｙ軸、ｚ軸の直交座標を適用する。
半導体基板２は、例えば、バルクＳｉ基板、埋め込み酸化膜を有するＳＯＩ（Silicon On Insulator）基板が用いられる。
フィン３ａ、３ｂ、３ｃは、例えば、単結晶Ｓｉからなる。また、フィン３ａ、３ｂ、３ｃの厚さは、例えば５〜３０ｎｍであり、ゲート長の２／３程度である。
ゲート電極４は、例えば、導電型不純物を含む多結晶Ｓｉや、多結晶ＳｉＧｅからなる。導電型不純物には、ｐ型トランジスタの場合はＢ、ＢＦ２等のｐ型不純物イオン、ｎ型トランジスタの場合はＡｓ、Ｐ等のｎ型不純物イオンが用いられる。また、ゲート電極は、Ｗ、Ｔａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｒｕ、Ｐｔ、Ｉｒ、Ｍｏ、Ａｌ等やこれらの化合物等からなるメタルゲート電極であってもよい。
ゲート絶縁膜７は、例えば、フィン３の表面に酸化処理を施すことにより形成されるＳｉＯ２膜である。
フィン３ａ、３ｂ、３ｃの上面とゲート電極４の間には、ＳｉＯ２等の絶縁材料からなる第１のキャップ層２０が形成されている。
ゲート電極４の側面には、ゲート側壁６が形成される。ゲート側壁６は、例えばＳｉＮ等の絶縁材料からなる単層構造や、ＳｉＮ、ＳｉＯ２、ＴＥＯＳ（Tetraethoxysilane）等の複数種の絶縁材料からなる２層構造、更には３層以上の構造であってもよい。
エピタキシャル層９は、フィン３ａ、３ｂ、３ｃの表面を下地として、例えばＳｉ、ＳｉＧｅ、ＳｉＣ等のＳｉ系結晶をエピタキシャル成長させることにより形成する。
フィン３ａ、３ｂ、３ｃの厚さ方向に平行な側面、および３枚のフィンのうちの両端に位置するフィンであるフィン３ａ、３ｃのそれぞれフィン３ｂと反対側の側面には、結晶のエピタキシャル成長を抑制する成長抑制領域８が形成されている。成長抑制領域８は、例えば、イオン注入法を用いてフィン３ａ、３ｂ、３ｃにＣやＧｅ等の、フィン３ａ、３ｂ、３ｃを構成するＳｉ系結晶の格子に歪みを生じさせることのできる元素を注入することにより形成される。なお、フィン３ａ、３ｃのそれぞれフィン３ｂ側の側面、およびフィン３ｂのフィン３ａ、３ｃ側の側面においても、フィン３ａ、３ｂ、３ｃの端部から僅かな領域にかけて成長抑制領域８が形成されている。
本実施の形態においては、成長抑制領域８上にはエピタキシャル層９が形成されない。そのため、エピタキシャル層９のフィン３ａ、３ｃのフィン３ｂと反対側の側面上に位置する領域における厚さは０である。一方、フィン３ａ、３ｃのそれぞれフィン３ｂ側の側面上、およびフィン３ｂのフィン３ａ、３ｃ側の側面上（成長抑制領域８が形成された僅かな領域を除く）における厚さは、エピタキシャル層９がフィン３ａ、３ｂ、３ｃの間をほぼ完全に埋めているため、フィン３ａ、３ｂ、３ｃの配置間隔の約半分に相当する。
また、ＣをＳｉ系結晶に注入することにより成長抑制領域８を形成する場合、成長抑制領域８中のＣ濃度は１〜２原子％であることが好ましい。これは、Ｃの濃度が１原子％未満である場合は、結晶のエピタキシャル成長を抑制する効果が薄くなり、２原子％を超える場合は、成長抑制領域８において結晶欠陥が生じるおそれがあるためである。
ソース・ドレイン領域５、およびそのエクステンション領域５ａは、例えば、イオン注入法を用いてフィン３ａ、３ｂ、３ｃ、およびエピタキシャル層９内に導電型不純物を注入することにより形成される。導電型不純物には、ｐ型トランジスタの場合はＢ、ＢＦ２等のｐ型不純物イオン、ｎ型トランジスタの場合はＡｓ、Ｐ等のｎ型不純物イオンが用いられる。
シリサイド層１０、およびゲートシリサイド層１２は、例えば、Ｎｉ、Ｐｔ、Ｃｏ、Ｅｒ、Ｙ、Ｙｂ、Ｔｉ、Ｐｄ、ＮｉＰｔ、ＣｏＮｉ等の金属とＳｉとの化合物からなり、フィン３ａ、３ｂ、３ｃ、およびエピタキシャル層９の露出した表面、およびゲート電極４の上面に例えば５〜３０ｎｍの厚さで形成される。
（半導体装置の製造方法）
図４〜１２は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。
まず、図４に示すように、半導体基板２上に、フィン３ａ、３ｂ、３ｃおよび第１のキャップ層２０を形成する。
フィン３ａ、３ｂ、３ｃおよび第１のキャップ層２０は、半導体基板２上に、ＣＶＤ（Chemical Vapor Deposition）法等を用いて単結晶Ｓｉ膜等のフィン３ａ、３ｂ、３ｃの前駆体膜、およびＳｉＮ、ＳｉＯ２等の第１のキャップ層２０の前駆体膜の積層構造を形成した後、これらを例えばフォトリソグラフィ技術とＲＩＥ（Reactive Ion Etching）法を用いてパターニングすることにより形成される。
次に、図５に示すように、ゲート電極４、第２のキャップ層２２、およびゲート絶縁膜７を形成する。
ゲート電極４、第２のキャップ層２２、およびゲート絶縁膜７は、以下のような工程で形成する。まず、フィン３ａ、３ｂ、３ｃの表面に酸化処理を施して酸化膜を形成する。次に、半導体基板２上に、ＣＶＤ法等を用いて多結晶Ｓｉ膜等のゲート電極４の前駆体膜を堆積した後、ＣＭＰ（Chemical Mechanical Polishing）等により平坦化する。次に、平坦化したゲート電極４の前駆体膜上にＳｉＮ、ＳｉＯ２等の第２のキャップ層２２の前駆体膜を堆積させる。次に、ゲート電極４の前駆体膜、第２のキャップ層２２の前駆体膜、およびフィン３ａ、３ｂ、３ｃ表面の酸化膜を、例えばフォトリソグラフィ技術とＲＩＥ法を用いてパターニングすることにより、それぞれゲート電極４、第２のキャップ層２２、およびゲート絶縁膜７に加工する。なお、ゲート電極４の前駆体膜を平坦化する工程は省略してもよい。
次に、図６に示すように、イオン注入法を用いて導電型不純物をフィン３ａ、３ｂ、３ｃの両側面に鉛直方向から所定の角度をもって注入することにより、ソース・ドレイン領域５のエクステンション領域５ａを形成する。なお、図６は、図２Ａ、２Ｂに示した断面に対応する断面を表す。
ここで、所定の角度は、フィンへの導電型不純物の注入が隣接するフィンに遮蔽されずに、エクステンション領域５ａを形成する領域に達することができる角度とする。その後、アニールを施すことにより、エクステンション領域５ａ中の導電型不純物を活性化させる。
次に、ＣＶＤ法等を用いて半導体基板２上にゲート側壁６の前駆体膜である絶縁膜２３を堆積させ、ゲート側壁６に加工するためにエッチングを施す。
図７は、絶縁膜２３をエッチングする工程の途中の状態を表した図である。フィン３ａ、３ｂ、３ｃおよび第１のキャップ膜２０の側面と、ゲート電極４および第２のキャップ膜２２の側面に絶縁膜２３が残っているが、ゲート電極４および第２のキャップ膜２２の高さがフィン３ａ、３ｂ、３ｃおよび第１のキャップ膜２０の高さよりも大きいため、側面に残った絶縁膜２３の高さおよび厚さが大きい。
図８は、絶縁膜２３のエッチングをさらに進めた状態を表す図である。絶縁膜２３は、ゲート電極４の側面に位置するゲート側壁６に加工され、フィン３ａ、３ｂ、３ｃの側面には残らない。このとき、第１のキャップ膜２０および第２のキャップ膜２２は除去されずに残っていることが好ましい。そのため、第１のキャップ膜２０および第２のキャップ膜２２は十分な厚さを有するか、またはゲート側壁６とは異なる材料から形成されることが好ましい。
次に、図９Ａ、９Ｂ、９Ｃに示すように、イオン注入法を用いて例えば方向Ａ〜Ｄの４方向からＣ等の不純物をフィン３ａ、３ｂ、３ｃの表面に注入することにより、成長抑制領域８を形成する。なお、図９Ａは、図２Ａ、２Ｂに示した断面に対応する断面を表す。また、図９Ｂは、図９Ａ中の円γに囲まれた領域を拡大した図である。また、図９Ｃは、図３Ａ、３Ｂに示した断面に対応する断面を表す。
不純物を注入する角度は、図９Ａ、９Ｂに示すように、ｚ軸に平行な方向から見ると、ｙ軸に平行な方向からαだけ傾斜した角度である。また、図９Ｃに示すように、ｙ軸に平行な方向から見ると、ｘ軸に平行な方向からβだけ傾斜した角度である。なお、不純物の注入濃度は、１．０×１０１７ｉｏｎｓ／ｃｍ３〜１．０×１０２１ｉｏｎｓ／ｃｍ３であることが好ましい。
上記のような角度で不純物をフィン３ａ、３ｂ、３ｃの表面に注入することにより、フィン３ａ、３ｂ、３ｃの厚さ方向に平行な側面、およびフィン３ａ、３ｃのそれぞれフィン３ｂと反対側の側面に成長抑制領域８が形成される。
また、フィン３ａのフィン３ｂ側の側面、フィン３ｂのフィン３ａ側およびフィン３ｃ側の側面、フィン３ｃのフィン３ｂ側の側面にも、僅かな領域のみ成長抑制領域８が形成される。ｚ軸に平行な方向から見ると、図９Ｂに示すように、フィン３ａ、３ｂ、３ｃの配置間隔をＬとした場合、この成長抑制領域８が形成される僅かな領域は、フィン３ａ、３ｂ、３ｃの端部からＬ／ｔａｎαの距離までの領域である。この領域は小さい方がよいので、可能な範囲で不純物の注入角度αを大きくすることが好ましい。
また、ｙ軸に平行な方向から見ると、図９Ｃに示すように、フィン３ａのフィン３ｂ側の側面、フィン３ｂのフィン３ａ側およびフィン３ｃ側の側面、フィン３ｃのフィン３ｂ側の側面に成長抑制領域８が形成されないような角度βで不純物を注入することが好ましい。具体的には、フィン３ａ、３ｂ、３ｃ上のキャップ層２０の間隔をＬｃ、第１のキャップ層２０の高さをＨとした場合、ｔａｎβ≦Ｈ／Ｌｃを満たす角度βで不純物を注入すればよい。
なお、Ｃ等の不純物をフィン３ａ、３ｂ、３ｃの表面に注入する際に、既にフィン３ａ、３ｂ、３ｃ上の第１のキャップ層２０が除去されている場合、フィン３ａのフィン３ｂ側の側面、フィン３ｂのフィン３ａ側およびフィン３ｃ側の側面、フィン３ｃのフィン３ｂ側の側面にも、上端から僅かな領域のみ成長抑制領域８が形成される。フィン３ａ、３ｂ、３ｃの配置間隔をＬとした場合、この成長抑制領域８が形成される僅かな領域は、フィン３ａ、３ｂ、３ｃの上端からＬ・ｔａｎβの距離までの領域である。この領域は小さい方がよいので、可能な範囲で不純物の注入角度βを小さくすることが好ましい。
ここで、成長抑制領域８においては、注入されたＣ等の不純物により結晶格子に歪みが生じているため、エピタキシャル結晶成長の下地となりにくい。
次に、図１０に示すように、希フッ酸等を用いたウェットエッチングによりフィン３ａ、３ｂ、３ｃ上の第１のキャップ層２０の露出部分、および第２のキャップ層２２を除去する。なお、第２のキャップ層２２は除去されなくてもよい。また、第１のキャップ層２０についても除去しなくてもよいが、その場合、後の工程においてフィン３ａ、３ｂ、３ｃの上面にエピタキシャル層９が形成されない。
次に、図１１Ａ、１１Ｂ、１１Ｃに示すように、フィン３ａ、３ｂ、３ｃの露出した表面を下地として結晶をエピタキシャル成長させ、エピタキシャル層９を形成する。なお、図１１Ｂは、図２Ａ、２Ｂに示した断面に対応する断面を表す。また、図１１Ｃは、図３Ａ、３Ｂに示した断面に対応する断面を表す。なお、図１１Ａにおいては、エピタキシャル層９の形状を簡略化して示す。
このとき、フィン３ａ、３ｂ、３ｃ表面の成長抑制領域８が形成された領域においては、成長抑制領域８が形成されていない領域と比較して結晶の格子定数が異なっており、結晶の成長速度が遅い。選択エピタキシャル成長プロセスでは、エピタキシャル成長した膜のエッチングも同時に行われており、成長抑制領域８では成長速度に比べてエッチング速度が速くなる条件に制御することにより、フィン３ａ、３ｂ、３ｃ表面の成長抑制領域８が形成されていない領域にのみエピタキシャル層９を形成することができる。なお、ゲート電極４の上面にもエピタキシャル層９が形成されてもよい。
具体的には、結晶のエピタキシャル成長は、化学蒸着チャンバー内で以下のような条件で行う。例えば、Ｓｉ結晶をエピタキシャル層９として形成する場合は、Ｓｉの原料としてモノシラン（ＳｉＨ４）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）等を用いて、水素ガス等の雰囲気中で７００〜８５０℃の温度条件下でＳｉ結晶を気相エピタキシャル成長させる。
なお、ＳｉＧｅ結晶をエピタキシャル層９として形成する場合は、Ｇｅの原料として水素化ゲルマニウム（ＧｅＨ４）等を上記ガスに加える。また、ＳｉＣ結晶をエピタキシャル層９として形成する場合は、Ｃの原料としてアセチレン（Ｃ２Ｈ２）等を上記ガスに加える。
ゲート電極４の上面に第２のキャップ膜２２が残っている場合は、キャップ膜２２をウェットエッチングにより除去する。次に、図１２に示すように、イオン注入法を用いて導電型不純物をエピタキシャル層９およびフィン３ａ、３ｂ、３ｃに注入することにより、ソース・ドレイン領域５を形成する。なお、図１２は、図２Ａ、２Ｂに示した断面に対応する断面を表す。その後、アニールを施すことにより、ソース・ドレイン領域５中の導電型不純物を活性化させる。
その後、フィン３ａ、３ｂ、３ｃ、およびエピタキシャル層９の露出した表面にシリサイド層１０、ゲート電極４の上面にゲートシリサイド層１２を形成することにより、図１、２Ａ、２Ｂ、３Ａ、３Ｂに示した半導体装置１を得る。
ここで、シリサイド層１０、およびゲートシリサイド層１２は、フィン３ａ、３ｂ、３ｃ、エピタキシャル層９の露出した表面、およびゲート電極４の上面を覆うようにＮｉ等からなる金属膜をスパッタリングにより堆積させ、４００〜５００℃のＲＴＡ（Rapid Thermal Annealing）を行って金属膜とフィン３ａ、３ｂ、３ｃ、エピタキシャル層９の露出した表面、ならびにゲート電極４の上面をシリサイド化反応させることにより形成される。この際、フィン３ａ、３ｂ、３ｃの全体にシリサイド化反応が及ぶことはない。なお、金属膜の未反応部分は、硫酸と過酸化水素水の混合溶液でエッチングして除去する。
（第１の実施の形態の効果）
本発明の第１の実施の形態によれば、フィン３ａ、３ｂ、３ｃの表面にエピタキシャル層９が形成されているために、フィン３ａ、３ｂ、３ｃの全体のシリサイド化を防ぐことができる。さらに、フィン３ａ、３ｂ、３ｃの厚さ方向に平行な側面、およびフィン３ａ、３ｃのそれぞれフィン３ｂと反対側の側面に成長抑制領域８を形成し、エピタキシャル層９の形成を抑えることにより、半導体装置１が隣接する他の素子と接触してショート等を起こすことを防止できる。
〔第２の実施の形態〕
本発明の第２の実施の形態は、エピタキシャル層９を形成する工程で成長抑制領域８の代わりに成長抑制膜１１を用いる点において第１の実施の形態と異なる。他の部材の構成等、第１の実施の形態と同様の点については説明を省略する。
（半導体装置の製造方法）
図１３〜１６は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す図である。
まず、第１の実施の形態において図８に示した絶縁膜２３をゲート側壁６に加工するまでの工程を行う。
次に、図１３に示すように、フィン３ａ、３ｂ、３ｃの厚さ方向に平行な側面、およびフィン３ａ、３ｃのそれぞれフィン３ｂと反対側の側面にＳｉＮ、ＳｉＯ２等からなる成長抑制膜１１を形成する。なお、後の工程において成長抑制膜１１の形成後に第１のキャップ層２０のエッチング除去を行う場合は、その際に同時に除去されないように、成長抑制膜１１の材料を第１のキャップ層２０の材料と異なる材料にすることが好ましい。
具体的には、以下のような工程により成長抑制膜１１を形成する。まず、ＣＶＤ法により成長抑制膜１１をフィン３ａ、３ｂ、３ｃの表面に堆積させる。このとき、フィン３ａとフィン３ｂの間、およびフィン３ｂとフィン３ｃの間にはガスの供給が不十分となるため、フィン３ａ、３ｂ、３ｃの厚さ方向に平行な側面、およびフィン３ａ、３ｃのそれぞれフィン３ｂと反対側の側面と比較して、形成される成長抑制膜１１の厚さが薄くなる。
その後、フィン３ａとフィン３ｂの間、およびフィン３ｂとフィン３ｃの間に形成された薄い成長抑制膜１１が丁度除去されるような条件でウェットエッチングを行う。このとき、フィン３ａ、３ｂ、３ｃの厚さ方向に平行な側面、およびフィン３ａ、３ｃのそれぞれフィン３ｂと反対側の側面に形成された成長抑制膜１１はフィン３ａとフィン３ｂの間、およびフィン３ｂとフィン３ｃの間に形成された成長抑制膜１１よりも厚いため、図１３に示すように、上記ウェットエッチングにより除去されずに残る。
なお、成長抑制膜１１がＳｉＮ膜である場合はホットリン酸をエッチャントとして用い、成長抑制膜１１がＳｉＯ２膜である場合は、希フッ酸をエッチャントとして用いる。
次に、図１４に示すように、希フッ酸等を用いたウェットエッチングによりフィン３ａ、３ｂ、３ｃ上の第１のキャップ層２０の露出部分を除去する。
次に、図１５に示すように、フィン３ａ、３ｂ、３ｃの露出した表面を下地として結晶をエピタキシャル成長させ、エピタキシャル層９を形成する。このとき、成長抑制膜１１の表面からは結晶が成長しないため、フィン３ａ、３ｂ、３ｃ表面の成長抑制膜１１が形成されていない領域にのみエピタキシャル層９を形成することができる。
成長抑制膜１１上にはエピタキシャル層９が形成されないため、エピタキシャル層９のフィン３ａ、３ｃのフィン３ｂと反対側の側面上に位置する領域における厚さは０である。一方、フィン３ａ、３ｃのそれぞれフィン３ｂ側の側面上、およびフィン３ｂのフィン３ａ、３ｃ側の側面上における厚さは、エピタキシャル層９がフィン３ａ、３ｂ、３ｃの間をほぼ完全に埋めているため、フィン３ａ、３ｂ、３ｃの配置間隔の約半分に相当する。
次に、図１６に示すように、ウェットエッチングにより成長抑制膜１１を除去する。
その後、第１の実施の形態と同様に、ソース・ドレイン領域５、およびシリサイド層１０の形成を行う。
（第２の実施の形態の効果）
本発明の第２の実施の形態によれば、第１の実施の形態と同様に、フィン３ａ、３ｂ、３ｃの表面にエピタキシャル層９が形成されているために、フィン３ａ、３ｂ、３ｃの全体のシリサイド化を防ぐことができる。さらに、フィン３ａ、３ｂ、３ｃの厚さ方向に平行な側面、およびフィン３ａ、３ｃのそれぞれフィン３ｂと反対側の側面に成長抑制膜１１を形成し、エピタキシャル層９の形成を抑えることにより、半導体装置１が隣接する他の素子と接触してショート等を起こすことを防止できる。
〔第３の実施の形態〕
本発明の第３の実施の形態は、エピタキシャル層９がフィン３ａ、３ｂ、３ｃの間を完全に埋めない点において第１の実施の形態と異なる。他の部材の構成等、第１の実施の形態と同様の点については説明を省略する。
図１７は、本発明の第３の実施の形態に係る半導体装置１の拡大断面図である。なお、図１７は、図２Ａ、２Ｂに示した断面に対応する断面を拡大した図である。また、同図においては、ソース・ドレイン領域５、エクステンション領域５ａ、およびシリサイド層１０の図示を省略する。
図１７に示すように、エピタキシャル層９はフィン３ａとフィン３ｂの間、およびフィン３ｂとフィン３ｃの間を完全に埋めない。この場合のエピタキシャル層９の厚さは、Ｌの半分未満である。これは以下の理由による。
例えば、フィン３ａに着目すると、フィン３ｂ側の成長抑制領域８が形成されていない側面から成長するエピタキシャル層９は、Ｌの約半分の厚さに達したときに、フィン３ｂの側面から成長したエピタキシャル層９と接触して、フィン３ａとフィン３ｂの間を埋める。本実施の形態においては、フィン３ａのフィン３ｂ側の成長抑制領域８が形成されていない側面から成長するエピタキシャル層９が、フィン３ｂの側面から成長するエピタキシャル層９と接触する前にエピタキシャル層９の成長を止めるため、その厚さはＬの半分未満となる。
一方、本実施の形態においては、第１の実施の形態と同様に、成長抑制領域８上にはエピタキシャル層９が形成されないため、エピタキシャル層９のフィン３ａ、３ｃのフィン３ｂと反対側の側面上に位置する領域における厚さは０である。
また、本実施の形態は、第２の実施の形態と組み合わせることもできる。
（第３の実施の形態の効果）
本発明の第３の実施の形態によれば、第１の実施の形態と同様に、フィン３ａ、３ｂ、３ｃの表面にエピタキシャル層９が形成されているために、フィン３ａ、３ｂ、３ｃの全体のシリサイド化を防ぐことができる。また、エピタキシャル層９の成長を第１の実施の形態よりも早い段階で止めるため、エピタキシャル層９が成長抑制領域８上に形成されることをより強く抑制することができる。そのため、半導体装置１が隣接する他の素子と接触してショート等を起こすことをより確実に防止できる。
〔第４の実施の形態〕
本発明の第４の実施の形態は、エピタキシャル層９が成長抑制領域８の表面に形成される点において第１の実施の形態と異なる。他の部材の構成等、第１の実施の形態と同様の点については説明を省略する。
図１８は、本発明の第４の実施の形態に係る半導体装置１の拡大断面図である。なお、図１８は、図２Ａ、２Ｂに示した断面に対応する断面を拡大した図である。また、同図においては、ソース・ドレイン領域５、エクステンション領域５ａ、およびシリサイド層１０の図示を省略する。
成長抑制領域８の表面に形成されたエピタキシャル層９の厚さをｔ、フィン３ａ、３ｂ、３ｃの配置間隔をＬとした場合、ｔはＬの半分未満であることが好ましい。このｔとＬの関係は、以下の理由による。
例えば、フィン３ａに着目すると、フィン３ｂ側の成長抑制領域８が形成されていない側面から成長するエピタキシャル層９は、Ｌの約半分の厚さに達したときに、フィン３ｂの側面から成長したエピタキシャル層９と接触して、フィン３ａとフィン３ｂの間を埋める。つまり、フィン３ａとフィン３ｂの間をエピタキシャル層９で埋める場合、フィン３ａのフィン３ｂ側の成長抑制領域８が形成されていない側面から成長するエピタキシャル層９がＬの約半分の厚さまで成長したときに成長を止めれば、成長抑制領域８表面のエピタキシャル層９の厚さを最小限に抑えることができる。フィン３ａの成長抑制領域８が形成された領域においては、成長抑制領域８が形成されていない領域と比較して結晶の成長速度が遅いため、このときの成長抑制領域８表面のエピタキシャル層９の厚さｔは、Ｌの半分未満となる。
なお、第３の実施の形態のように、エピタキシャル層９がフィン３ａ、３ｂ、３ｃの間を完全に埋めない場合は、フィン３ａのフィン３ｂ側の成長抑制領域８が形成されていない側面から成長するエピタキシャル層９の厚さがＬの半分未満となるので、成長抑制領域８表面のエピタキシャル層９の厚さは、その成長抑制領域８が形成されていない側面から成長するエピタキシャル層９の厚さよりも更に薄くなる。
（第４の実施の形態の効果）
本発明の第４の実施の形態によれば、隣接する他の素子と接触しない範囲で成長抑制領域８上にエピタキシャル層９を形成することにより、フィン３ａ、３ｂ、３ｃの全体のシリサイド化をより確実に防ぐことができる。
〔他の実施の形態〕
なお、本発明は上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
例えば、上記各実施の形態においては、フィン３ａ、３ｂ、３ｃおよびエピタキシャル層９の露出した表面にシリサイド層１０が形成されるが、このシリサイド層１０が形成されない構成であってもよい。シリサイド層１０が形成されない場合であっても、例えば、エピタキシャル層９の材料に、フィン３ａ、３ｂ、３ｃを構成する結晶と異なる格子定数を有する結晶を用いることにより、チャネル領域に歪みを発生させてチャネル領域における電荷移動度を向上させることができる。
半導体装置１がｐ型トランジスタであり、フィン３ａ、３ｂ、３ｃがＳｉ結晶からなる場合は、エピタキシャル層９をＳｉＧｅ等のＳｉ結晶よりも格子定数の大きい結晶とすることにより、チャネル領域に圧縮歪みを発生させてチャネル領域における正孔の移動度を向上させることができる。一方、半導体装置１がｎ型トランジスタであり、フィン３ａ、３ｂ、３ｃがＳｉ結晶からなる場合は、エピタキシャル層９をＳｉＣ等のＳｉ結晶よりも格子定数の小さい結晶とすることにより、チャネル領域に引張歪みを発生させてチャネル領域における電子の移動度を向上させることができる。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
本発明の第１の実施の形態に係る半導体装置の斜視図である。 図１における断面II−IIを矢印の方向に見た本発明の第１の実施の形態に係る半導体装置の断面図である。 図２Ａにおけるソース・ドレイン領域およびエクステンション領域の図示を省略した本発明の第１の実施の形態に係る半導体装置の断面図である。 図１における断面III−IIIを矢印の方向に見た本発明の第１の実施の形態に係る半導体装置の断面図である。 図３Ａにおけるソース・ドレイン領域の図示を省略した第１の実施の形態に係る半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を示す斜視図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を示す斜視図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を示す斜視図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を示す斜視図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面図である。 本発明の第１の実施の形態に係る半導体装置の図９Ａ中の円γに囲まれた領域を拡大した図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を示す斜視図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を示す斜視図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す斜視図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す斜視図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を示す断面図である。 本発明の第３の実施の形態に係る半導体装置の拡大断面図である。 本発明の第４の実施の形態に係る半導体装置の拡大断面図である。
符号の説明
１ 半導体装置
２ 半導体基板
３ａ、３ｂ、３ｃ フィン
４ ゲート電極
７ ゲート絶縁膜
８ 成長抑制領域
９ エピタキシャル層
１１ 成長抑制膜

Claims (4)

  1. 半導体基板と、
    前記半導体基板上に所定の間隔を置いて互いに略平行に配置された複数のフィンと、
    複数の前記フィンの各々の両側面をゲート絶縁膜を介して挟むように形成されたゲート電極と、
    複数の前記フィンの厚さ方向に平行な側面、及び、複数の前記フィンのうちの両端に位置する２つの前記フィンの外側側面に形成されたエピタキシャル結晶成長を抑制する成長抑制層と、
    複数の前記フィンの少なくとも一部の側面上に形成されるエピタキシャル結晶からなる半導体層と、
    を有し、
    前記半導体層は、前記成長抑制層上に位置する領域における厚さが、前記外側側面の反対側の側面上に位置する領域における厚さよりも小さいことを特徴とする半導体装置。
  2. 半導体基板と、
    前記半導体基板上に所定の間隔を置いて互いに略平行に配置された複数のフィンと、
    複数の前記フィンの各々の両側面をゲート絶縁膜を介して挟むように形成されたゲート電極と、
    複数の前記フィンの厚さ方向に平行な側面、及び、複数の前記フィンのうちの両端に位置する２つの前記フィンの外側側面に形成されたエピタキシャル結晶成長を抑制する成長抑制層と、
    複数の前記フィンの少なくとも一部の側面上に形成されるエピタキシャル結晶からなる半導体層と、
    を有し、
    前記半導体層は、前記成長抑制層上には形成されておらず、前記外側側面の反対側の側面上に位置する領域には形成されていることを特徴とする半導体装置。
  3. 前記フィンはＳｉ系結晶である第１の結晶からなり、
    前記成長抑制層は、前記フィンの前記外側側面における表面内に形成された前記第１の結晶と異なる格子定数を有する不純物を含んだＳｉ系結晶である第２の結晶からなることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記成長抑制層は、前記フィンの厚さ方向に平行な側面における表面上、及び、前記フィンの前記外側側面における表面上に形成された絶縁膜であることを特徴とする請求項１又は２に記載の半導体装置。
JP2007117055A 2007-04-26 2007-04-26 半導体装置 Active JP4473889B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007117055A JP4473889B2 (ja) 2007-04-26 2007-04-26 半導体装置
US12/110,771 US7554165B2 (en) 2007-04-26 2008-04-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007117055A JP4473889B2 (ja) 2007-04-26 2007-04-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2008277416A JP2008277416A (ja) 2008-11-13
JP4473889B2 true JP4473889B2 (ja) 2010-06-02

Family

ID=39968748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007117055A Active JP4473889B2 (ja) 2007-04-26 2007-04-26 半導体装置

Country Status (2)

Country Link
US (1) US7554165B2 (ja)
JP (1) JP4473889B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066362A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 半導体装置
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
JP2011071235A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 半導体装置及びその製造方法
US8716797B2 (en) * 2009-11-03 2014-05-06 International Business Machines Corporation FinFET spacer formation by oriented implantation
US8207038B2 (en) * 2010-05-24 2012-06-26 International Business Machines Corporation Stressed Fin-FET devices with low contact resistance
US8362574B2 (en) 2010-06-04 2013-01-29 Kabushiki Kaisha Toshiba Faceted EPI shape and half-wrap around silicide in S/D merged FinFET
US8753942B2 (en) 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
US8637931B2 (en) * 2011-12-27 2014-01-28 International Business Machines Corporation finFET with merged fins and vertical silicide
US8609499B2 (en) 2012-01-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and the methods for forming the same
US8759184B2 (en) 2012-01-09 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and the methods for forming the same
US8659032B2 (en) 2012-01-31 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8652932B2 (en) * 2012-04-17 2014-02-18 International Business Machines Corporation Semiconductor devices having fin structures, and methods of forming semiconductor devices having fin structures
US8691652B2 (en) * 2012-05-03 2014-04-08 United Microelectronics Corp. Semiconductor process
US8901615B2 (en) * 2012-06-13 2014-12-02 Synopsys, Inc. N-channel and P-channel end-to-end finfet cell architecture
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US8847281B2 (en) * 2012-07-27 2014-09-30 Intel Corporation High mobility strained channels for fin-based transistors
US9093556B2 (en) * 2012-08-21 2015-07-28 Stmicroelectronics, Inc. Multi-fin FINFET device including epitaxial growth barrier on outside surfaces of outermost fins and related methods
US9812556B2 (en) 2012-12-28 2017-11-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing the semiconductor device
US9263554B2 (en) 2013-06-04 2016-02-16 International Business Machines Corporation Localized fin width scaling using a hydrogen anneal
KR102068980B1 (ko) 2013-08-01 2020-01-22 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102230198B1 (ko) 2014-09-23 2021-03-19 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9312274B1 (en) 2014-10-15 2016-04-12 Globalfoundries Inc. Merged fin structures for finFET devices
KR102330757B1 (ko) 2015-03-30 2021-11-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102251060B1 (ko) 2015-04-06 2021-05-14 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9443853B1 (en) 2015-04-07 2016-09-13 International Business Machines Corporation Minimizing shorting between FinFET epitaxial regions
US9748364B2 (en) * 2015-04-21 2017-08-29 Varian Semiconductor Equipment Associates, Inc. Method for fabricating three dimensional device
US9722043B2 (en) 2015-06-15 2017-08-01 International Business Machines Corporation Self-aligned trench silicide process for preventing gate contact to silicide shorts
KR102592326B1 (ko) * 2016-06-20 2023-10-20 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102365109B1 (ko) 2017-08-22 2022-02-18 삼성전자주식회사 집적회로 장치
CN110299409B (zh) * 2018-03-23 2023-02-28 中芯国际集成电路制造(上海)有限公司 FinFET装置及在其源漏区形成外延结构的方法
US10804140B2 (en) * 2018-03-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect formation and structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4058751B2 (ja) 2000-06-20 2008-03-12 日本電気株式会社 電界効果型トランジスタの製造方法
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
JP2005086024A (ja) 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
KR100781538B1 (ko) 2004-02-07 2007-12-03 삼성전자주식회사 성능이 향상된 멀티 게이트 트랜지스터용 액티브 구조의제조 방법, 이에 의해 제조된 액티브 구조 및 멀티 게이트트랜지스터
JP2005294789A (ja) * 2004-03-10 2005-10-20 Toshiba Corp 半導体装置及びその製造方法
US7087471B2 (en) 2004-03-15 2006-08-08 International Business Machines Corporation Locally thinned fins
US7300837B2 (en) 2004-04-30 2007-11-27 Taiwan Semiconductor Manufacturing Co., Ltd FinFET transistor device on SOI and method of fabrication
JP4718908B2 (ja) * 2005-06-14 2011-07-06 株式会社東芝 半導体装置および半導体装置の製造方法
JP2007035957A (ja) 2005-07-27 2007-02-08 Toshiba Corp 半導体装置とその製造方法
US7692254B2 (en) * 2007-07-16 2010-04-06 International Business Machines Corporation Fin-type field effect transistor structure with merged source/drain silicide and method of forming the structure

Also Published As

Publication number Publication date
JP2008277416A (ja) 2008-11-13
US20080277742A1 (en) 2008-11-13
US7554165B2 (en) 2009-06-30

Similar Documents

Publication Publication Date Title
JP4473889B2 (ja) 半導体装置
US11133416B2 (en) Methods of forming semiconductor devices having plural epitaxial layers
TWI689971B (zh) 使用n型摻雜的選擇性磊晶生長以在n型金氧半導體鰭式電晶體中形成非直視性的源極汲極延伸部分
EP1639636B1 (en) Optimization of mechanical strain in channels of p-mos and n-mos transistors
US7274051B2 (en) Field effect transistor (FET) having wire channels and method of fabricating the same
US7374986B2 (en) Method of fabricating field effect transistor (FET) having wire channels
JP5173582B2 (ja) 半導体装置
US7781771B2 (en) Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US9837415B2 (en) FinFET structures having silicon germanium and silicon fins with suppressed dopant diffusion
US20180151698A1 (en) Epitaxial fin structues of finfet
JP2009032955A (ja) 半導体装置、およびその製造方法
TWI387010B (zh) 用於製造電晶體之方法
JP2009099702A (ja) 半導体装置及びその製造方法
JP2012089784A (ja) 半導体装置および半導体装置の製造方法
KR101786213B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI760990B (zh) 半導體裝置及其製造方法
US11011623B2 (en) Method for increasing germanium concentration of FIN and resulting semiconductor device
US8247279B2 (en) Method of fabricating semiconductor device using epitaxial growth inhibiting layers
CN112447827A (zh) 半导体元件及其制造方法
JP2010245233A (ja) 半導体装置およびその製造方法
US20230420506A1 (en) Semiconductor device and manufacturing method thereof
JP2009064875A (ja) 半導体装置
US20130015522A1 (en) Semiconductor device
JP2007158259A (ja) 半導体装置およびその製造方法
KR102538816B1 (ko) 반도체 디바이스 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3