CN111599810B - 动态随机存取存储器及其制造方法 - Google Patents

Abstract

本发明提供一种动态随机存取存储器及其制造方法。动态随机存取存储器包括基底、多个第一隔离结构、多个字线结构、多个第二隔离结构以及多个第三隔离结构。多个第一隔离结构位于基底中，以定义出沿第一方向排列的多个主动区，其中多个主动区与多个第一隔离结构沿第一方向交替排列。多个字线结构穿过多个主动区与多个第一隔离结构，多个字线结构沿第二方向排列且沿第三方向延伸。多个第二隔离结构位于多个字线结构与多个主动区交错的基底中且位于两个相邻的第一隔离结构之间。多个第三隔离结构覆盖多个字线结构。

Description

动态随机存取存储器及其制造方法

技术领域

本发明涉及一种存储器及其制造方法，尤其涉及一种动态随机存取存储器及其制造方法。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)属于一种易失性存储器，其是由多个存储单元所构成。详细地说，每一个存储单元主要是由一个晶体管与一个由晶体管所操控的电容器所构成，且每一个存储单元通过字线与位线彼此电性连接。为提升动态随机存取存储器的积集度以加快元件的操作速度，并符合消费者对于小型化电子装置的需求，近年来发展出埋入式字线动态随机存取存储器(buried word line DRAM)，以满足上述种种需求。

在现有技术中，通常是通过形成浅沟渠隔离(shallow trench isolation)结构来定义主动区(active area)以及主动区之间的隔离区。在现有技术中，埋入式字线通常须穿越隔离区设置。在存储器的积集度提高与元件尺寸缩小的情况下，增大隔离区面积虽可降低位线与隔离区之间重叠位移(overlay shift)的问题发生，但较大的隔离区面积却会限缩主动区的面积，导致主动区与电容器接触窗之间的接触面积缩小。当主动区与电容器接触窗之间的接触面积变小，将使得主动区与电容器接触窗之间的阻值增加，进而降低产品可靠度。因此，如何发展一种动态随机存取存储器及其制造方法，其可避免位线与隔离区之间重叠位移的问题并同时维持主动区与电容器接触窗之间的接触面积将成为重要的一门课题。

发明内容

本发明提供一种动态随机存取存储器，其可避免位线与隔离区之间重叠位移的问题，并同时维持主动区与电容器接触窗之间的接触面积，进而提升产品的可靠度。

本发明提供一种动态随机存取存储器的制造方法，其可同时定义字线结构和隔离区的位置，不仅可避免位线与隔离区之间重叠位移的问题，由于制造所需的掩膜数量减少，也可降低整体制造的成本。

本发明提供一种动态随机存取存储器，其包括基底、多个第一隔离结构、多个字线结构、多个第二隔离结构以及多个第三隔离结构。多个第一隔离结构位于基底中，以定义出沿第一方向排列的多个主动区，其中多个主动区与多个第一隔离结构沿第一方向交替排列。多个字线结构穿过多个主动区与多个第一隔离结构，多个字线结构沿第二方向排列且沿第三方向延伸，其中第二方向与第三方向垂直，且第一方向与第二方向相交一角度。多个第二隔离结构位于多个字线结构与多个主动区交错的基底中且位于两个相邻的第一隔离结构之间。多个第三隔离结构覆盖多个字线结构。

本发明提供一种动态随机存取存储器的制造方法，其包括以下步骤。在基底中形成多个第一隔离结构，以定义出沿第一方向排列的多个主动区，其中多个主动区与多个第一隔离结构沿第一方向交替排列。移除部分多个第一隔离结构以及多个主动区的部分基底，以形成沿第二方向排列且沿第三方向延伸的多个沟渠，其中第二方向与第三方向垂直，且第一方向与第二方向相交一角度。移除部分多个第一隔离结构，以在多个沟渠中形成多个第一开口。移除多个主动区与多个沟渠交错的部分基底，以形成多个第二开口，其中第二开口位于两个相邻的第一隔离结构之间，且多个第二开口的底面低于多个第一开口的底面。在多个第二开口中形成多个第二隔离结构，以填满多个第二开口。在多个沟渠中形成字线结构。形成多个第三隔离结构，以覆盖多个字线结构并填满多个沟渠。

基于上述，在本发明的动态随机存取存储器中，通过定义字线结构的制造中，同时定义隔离区中的第二隔离结构以及第三隔离结构的位置，故可避免隔离区中第二隔离结构以及第三隔离结构与字线结构之间重叠位移的问题，进而避免动态随机存取存储器不正常刷新的问题。同时，藉此制造制备的动态随机存取存储器可具有较窄的隔离区并同时保持较宽的电容器接触窗，故可达到较低的电容器接触窗阻抗以及较高的存储单元晶体管(transistor，Tr)通道启动电流，进而使动态随机存取存储器具有较佳的数据读写表现。另一方面，由于制造所需的掩膜数量减少，也可降低整体制造的成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A至图12A是本发明一实施例的动态随机存取存储器的制造流程的上视示意图。

图1B至图12B是分别沿图1A至图12A的线段A-A’的剖面示意图。

图1C至图12C是分别沿图1A至图12A的线段B-B’的剖面示意图。

【符号说明】

100、100a、100b：基底

110、110a、110b、110c：第一隔离结构

112、112a、112b、112c、132、132a：氮化硅层

114、114a、114b、114c、124、124a、130：氧化硅层

120：主动区

122、122a：图案化遮罩

126、126a：底部抗反射涂层

128：光阻层

133、133a：栅氧化层

134、134a：衬层

136、136a：导体材料层

137：字线结构

138：第三隔离结构

140、140a、140b、140c：沟渠

142：第一开口

150：隔离区

160、160a、160b：第二开口

170：第二隔离结构

180：电容器接触窗

190：位线结构

A-A’、B-B’：线段

D1、D2、D3、D4：方向

d1、d2：距离

R1：凹部

R2：凸部

w1、w2：宽度

θ：角度

具体实施方式

参照本实施例的附图以更全面地阐述本发明。然而，本发明也可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的标号表示相同或相似的元件，以下段落将不再一一赘述。

图1A至图12A是本发明一实施例的动态随机存取存储器的制造流程的上视示意图。图1B至图12B是分别沿图1A至图12A的线段A-A’的剖面示意图。图1C至图12C是分别沿图1A至图12A的线段B-B’的剖面示意图。

请参照图1A至图1C，本实施例提供一种动态随机存取存储器的制造方法，其步骤如下所述。首先，在基底100中形成多个第一隔离结构110，以定义出沿第一方向D1排列的多个主动区120，其中多个主动区120与多个第一隔离结构110沿第一方向D1交替排列。在一些实施例中，基底100可例如为半导体基底、半导体化合物基底或是绝缘层上有半导体基底(Semiconductor Over Insulator，SOI)。在一些实施例中，在基底100中形成多个第一隔离结构110的方法利如是微影蚀刻，但本发明不限于此。在一些实施例中，在基底100中形成多个第一隔离结构110的步骤例如是先在基底上形成硬掩膜层，以硬掩膜层为掩膜，移除部分基底，以于基底中形成多个沟渠，其中多个沟渠沿第一方向D1排列。接着，在多个沟渠中填入介电材料，以于基底100中形成多个第一隔离结构110。在本实施例中，第一隔离结构110例如是包括氮化硅层112和氧化硅层114，其中氧化硅层114例如是共形地形成在沟渠中，以覆盖沟渠的侧壁和底面，氮化硅层112例如是形成在氧化硅层114的内表面上，并填满沟渠，但本发明不限于此。第一隔离结构110将基底100分隔成多个条状图案，条状图案即代表主动区120(如图1A所示)。至此，即形成第一隔离结构110与主动区120。在一些实施例中，第一隔离结构110的深度例如是介于250纳米至330纳米之间，例如是约300纳米，但本发明不限于此。在一些实施例中，第一隔离结构110例如是浅沟渠隔离结构(STI)，但本发明不限于此。在一些实施例中，第一方向D1例如是与X轴非正交且相交一角度。在本实施例中，第一方向D1例如是与X轴相交一角度θ，其中角度θ例如是介于15度至25度之间，但本发明不限于此。请参照图1A，图中虚线方框所指为后续形成隔离区150的预定区域，将于后文详述。

接着，请参照图1A至图2C，移除部分多个第一隔离结构110以及多个主动区120的部分基底100，以形成沿第二方向D2排列且沿第三方向D3延伸的多个沟渠140。在一些实施例中，形成多个沟渠140的方法例如是微影蚀刻，但本发明不限于此。在一些实施例中，形成多个沟渠140的步骤例如是先在基底100上形成图案化遮罩122，形成图案化遮罩122的方法利如是微影蚀刻，但本发明不限于此。接着，以图案化遮罩122为掩膜，进行一蚀刻制造，移除部分多个第一隔离结构110以及多个主动区120的部分基底100，以形成多个沟渠140。在此步骤中，基底100以及第一隔离结构110的氮化硅层112和氧化硅层114例如是同时移除。在一些实施例中，第二方向D2例如是与第三方向D3垂直，且第一方向D1例如是与第二方向D2非正交且相交一角度。在本实施例中，第二方向D2例如是平行于X轴，第三方向D3例如是平行于Y轴，且第一方向D1例如是与第二方向D2相交一角度θ，其中角度θ例如是介于65度至75度之间，但本发明不限于此。也就是说，在本实施例中，多个沟渠140沿X轴排列且沿Y轴延伸，但本发明不限于此。在一些实施例中，图案化遮罩122的材料例如是氧化硅，但本发明不限于此。在本实施例中，形成多个沟渠140后，直接进行后续制造，并未移除图案化遮罩122。在本实施例中，多个沟渠140例如是后续形成字线结构的预定位置，将于后文详述。

接着，请参照图2A至图3C，形成氧化硅层124，氧化硅层124共形地覆盖沟渠140以及图案化遮罩122的表面。如图3C所示，在沟渠140a中，氧化硅层124覆盖基底100a以及第一隔离结构110a(包括氮化硅层112a和氧化硅层114a)的上表面。在一些实施例中，形成氧化硅层124的方法例如是化学气相沉积法、物理气相沉积法或旋转涂布法，但本发明不限于此。

接着，请参照图3A至图4C，移除部分氧化硅层124以及部分多个第一隔离结构110a，以在沟渠140a中形成多个第一开口142。在一些实施例中，移除部分氧化硅层124例如是移除位于图案化遮罩122顶面上以及沟渠140a底面上的氧化硅层124，残留的氧化硅层124a位于沟渠140b的侧壁上。在本实施例中，在此步骤中，还包括移除位于沟渠140a底面下的部分第一隔离结构110a。因此，剩余的第一隔离结构110b(包括氮化硅层112b和氧化硅层114b)的顶面低于基底100a的顶面，此时，沟渠140b底面形成马鞍鳍(saddle fin)状，可供后续形成的单元晶体管(cell transistor)的配置。在一些实施例中，移除部分氧化硅层124以及部分多个第一隔离结构110a的方法例如是回蚀刻法，但本发明不限于此。

接着，请参照图4A至图8C，移除多个主动区120与多个沟渠140交错的部分基底100a，以形成多个第二开口160b，其中第二开口160b位于两个相邻的第一隔离结构110c之间，且多个第二开口160b的底面低于多个第一开口142的底面。详细步骤如下所述。

首先，请参照图4A和图5C，形成底部抗反射涂层(bottom anti-reflectivecoating，BARC)126，底部抗反射涂层126填满沟渠140b且覆盖图案化遮罩122的顶面。如图5C所示，在沟渠140b中，底部抗反射涂层126覆盖基底100a以及第一隔离结构110b的表面。在一些实施例中，形成底部抗反射涂层126的方法例如是化学气相沉积法、物理气相沉积法或旋转涂布法，但本发明不限于此。在一些实施例中，底部抗反射涂层126的材料例如包括氮化硅、氮氧化硅或其组合，但本发明不限于此。

接着，请参照图5A至图6C，在底部抗反射涂层126上形成光阻层128，光阻层128用于定义隔离区150的预定区域，即光阻层128覆盖底部抗反射涂层126的顶面，仅暴露图6A中的实线方框区域代表的隔离区150的预定形成区块。接着，以光阻层128为掩膜，移除暴露的底部抗反射涂层126，在隔离区150中形成第二开口160。在一些实施例中，第二开口160在第三方向D3的宽度w1例如是大于或等于两个相邻的第一隔离结构110b之间的距离d1。如图6A和图6C所示，在本实施例中，第二开口160在第三方向D3的宽度w1例如是略大于两个相邻的第一隔离结构110b之间的距离d1。因此，以光阻层128为掩膜，移除暴露的底部抗反射涂层126后，第二开口160暴露部分基底100a以及部分第一隔离结构110b(包括氮化硅层112b和氧化硅层114b)的顶面，但本发明不限于此。在其他实施例中，第二开口160在第三方向D3的宽度w1也可以例如是等于两个相邻的第一隔离结构110b之间的距离d1。在此情况下，第二开口160仅暴露部分基底100a的顶面。另外，如图6A和图6B所示，在本实施例中，第二开口160在第四方向D4的宽度w2例如是略大于沟渠140b在第四方向D4的距离d2，其中第四方向D4例如是与第一方向D1垂直。因此，以光阻层128为掩膜，移除暴露的底部抗反射涂层126后，第二开口160暴露部分基底100a的顶面、部分氧化硅层124a的侧壁和顶面以及部分图案化遮罩122的顶面，但本发明不限于此。

接着，请参照图6A至图7C，继续以光阻层128为掩膜，移除暴露的部分基底100a以及部分第一隔离结构110b，以形成第二开口160a。在一些实施例中，第二开口160a的底面例如是与第一隔离结构110c的底面共平面。在其他实施例中，第二开口160a的底面例如是低于第一隔离结构110c的底面。在一些实施例中，形成第二开口160a的方法例如是蚀刻法。举例来说，蚀刻法例如是非等向性蚀刻、等向性蚀刻或其组合。在本实施例中，蚀刻法例如是非等向性等离子体蚀刻与等向性等离子体蚀刻的组合，也可以是非等向性等离子体蚀刻与湿蚀刻的组合，但本发明不限于此。在本实施例中，第二开口160暴露部分基底100a以及部分第一隔离结构110b的顶面(如图6C所示)，因此，继续以光阻层128为掩膜，移除暴露的部分基底100a以及部分第一隔离结构110b后，第二开口160a暴露部分基底100b的表面以及部分第一隔离结构110c(包括氮化硅层112c和部分氧化硅层114c)的侧壁(如图7C所示)。值得注意的是，在本实施例中，此步骤可例如包括移除部分基底100a以及第一隔离结构110b的部分氮化硅层112b和部分氧化硅层114b。在其他实施例中，此步骤也可例如包括移除部分基底100a以及第一隔离结构110b的部分氧化硅层114b。抑或是，在其他实施例中，此步骤可例如仅移除部分基底100a。换句话说，此步骤移除的部分取决于第二开口160在第三方向D3的宽度w1与两个相邻的第一隔离结构110b之间的距离d1之间的关系。在本实施例中，在第二开口160a中，只要剩余的两个相邻的第一隔离结构110c之间不存在基底即可。也就是说，在后续步骤形成的第二隔离结构与第一隔离结构110c之间不存在基底即可，将于后文详述。如图7B所示，在本实施例中，继续以光阻层128为掩膜，移除暴露的部分基底100a后，第二开口160a暴露部分基底100b的侧壁和底面、部分氧化硅层124a的侧壁和顶面以及部分图案化遮罩122的顶面，但本发明不限于此。

接着，请参照图7A至图8C，移除光阻层128以及剩余的底部抗反射涂层126a，以继续进行后续形成隔离区150的制造。请参照图8C，第二开口160b的底面低于第一隔离结构110c的顶面。

接着，请参照图8A至图10C，在多个第二开口160b中形成多个第二隔离结构170，以填满多个第二开口160b。在一些实施例中，当第二开口160b的底面例如是与第一隔离结构110c的底面共平面时，形成的多个第二隔离结构170的底部则与多个第一隔离结构110c的底部共平面。在其他实施例中，当第二开口160b的底面例如是低于第一隔离结构110c的底面时，形成的多个第二隔离结构170的底部则低于多个第一隔离结构110c的底部。在上述两种情况下，隔离区150中的第二隔离结构170可避免寄生金氧半场效晶体管(MOSFET)以及列撞击(row hammer)的疑虑，且第二隔离结构170的底部愈低，隔离效果愈佳。详细步骤如下所述。

首先，请参照图8A至图9C，先形成氧化硅层130，其中氧化硅层130例如是共形地形成在沟渠140b中，以覆盖沟渠140b的部分侧壁与底面。详细来说，如图8B所示，在前述步骤中，沟渠140b的部分侧壁已被氧化硅层124a覆盖。因此，在此步骤中，如图9B所示，氧化硅层130例如是形成在沟渠140b中暴露的侧壁以及底面上。也就是说，此时，沟渠140b的侧壁例如是被氧化硅层130以及氧化硅层124a所覆盖，而在沟渠140b底面暴露的基底100b以及暴露的第一隔离结构110c表面则被氧化硅层130所覆盖。在本实施例中，氧化硅层130的形成方法例如是内部氧化法(inner oxidation)，但本发明不限于此。接着，形成氮化硅层132，其中氮化硅层132例如是填满沟渠140b且覆盖图案化遮罩122的顶面。在一些实施例中，氮化硅层132的形成方法例如是化学气相沉积法，但本发明不限于此。

接着，请参照图9A至图10C，移除部分氮化硅层132，形成沟渠140c，剩余的氮化硅层132a的顶面与覆盖第一隔离结构110c的氧化硅层130的顶面实质上共平面。详细来说，沟渠140c的底面具有多个凹部R1和多个凸部R2交替排列，其中剩余的氮化硅层132a以及与其相邻的两个第一隔离结构110c位于凹部R1，其余的基底100b位于凸部R2。在一些实施例中，移除部分氮化硅层132的方法例如是回蚀刻法，例如湿蚀刻法，但本发明不限于此。值得一提的是，在隔离区150中剩余的氮化硅层132a构成第二隔离结构170。

接着，请参照图10A至图12C，在沟渠140c中形成字线结构137。接着，形成第三隔离结构138覆盖字线结构137并填满沟渠140c。详细步骤如下所述。

首先，请参照图10A至图11C，先对沟渠140c进行预清洁(pre-clean)，以去除沟渠140c表面上的杂质。在一些实施例中，例如是使用稀释氢氟酸(DHF)对沟渠140c进行预清洁，但本发明不限于此。接着，形成栅氧化层133。如图11B所示，在本实施例中，栅氧化层133例如是共形地形成在沟渠140c的底面和侧壁上。也就是说，如图11C所示，在沟渠140c的底面凹部R1处，栅氧化层133覆盖第二隔离结构170顶面以及覆盖两个相邻的第一隔离结构110c上的氧化硅层130，但本发明不限于此。接着，形成衬层134。在本实施例中，衬层134例如是共形地覆盖栅氧化层133，以作为一缓冲层。在一些实施例中，衬层134的材料例如包括氮化钛、氮化钨、氮化钽或其组合。接着，形成导体材料层136以填满沟渠140c。在一些实施例中，导体材料层136例如是金属材料、阻障金属材料或其组合。在本实施例中，导体材料层136的材料例如是钨，但本发明不限于此。在一些实施例中，衬层134和导体材料层136的形成方法例如包括溅镀法、电镀法或电子束蒸镀法，但本发明不限于此。

接着，请参照图11A至图12C，移除部分导体材料层136以及部分衬层134，以形成字线结构137。也就是说，剩余的导体材料层136a以及衬层134a构成字线结构137。在一些实施例中，移除部分导体材料层136以及部分衬层134的方法例如是回蚀刻法。在一些实施例中，字线结构137的顶面例如是低于基底100b的顶面。接着，形成第三隔离结构138，以覆盖字线结构137并填满沟渠。在一些实施例中，形成第三隔离结构138的方法例如是先形成介电材料层填满沟渠，并覆盖字线结构137以及图案化遮罩122的顶面上。最后，移除部分介电材料层以及部分图案化遮罩122，剩余的介电材料层即为第三隔离结构138。在一些实施例中，剩余的图案化遮罩122a的顶面例如是与第三隔离结构138的顶面共平面，但本发明不限于此。至此，可继续进行后续半导体元件制造，例如电容器接触窗、位线等制造。举例来说，如图12A所示，图中实线方框例如可为形成电容器接触窗180的预定区域，图中沿第二方向D2延伸且沿第三方向D3排列的多个条状图形例如可为形成位线结构190的预定区域，但本发明不限于此。

值得一提的是，在本发明的实施例中，隔离区150由下而上可包括第二隔离结构170、字线结构137以及第三隔离结构138三层结构。由于在定义字线结构137的过程中，可同时定义第二隔离结构170以及第三隔离结构138的位置，其中隔离区150中的第三隔离结构138的顶边即是由字线结构137定义。进一步来说，在本发明的实施例中，仅需针对定义字线结构137而开一次掩膜，因此，相较于传统的制造，本实施例不需分别定义字线结构137以及定义第二隔离结构170以及第三隔离结构138的位置，故可避免隔离区150中第二隔离结构170以及第三隔离结构138与字线结构137之间重叠位移的问题，进而可避免动态随机存取存储器不正常刷新(refresh)的问题。另外，依照本发明的实施例所制成的动态随机存取存储器，其可同时具有较窄的隔离区150并保持较宽的电容器接触窗180，故可达到较低的电容器接触窗阻抗以及较高的存储单元Tr通道启动电流，进而使动态随机存取存储器具有较佳的数据读写表现。

另外，本发明的实施例提供一种动态随机存取存储器，请参照图12A至图12C，动态随机存取存储器例如包括：基底100b、多个第一隔离结构110c、多个字线结构137、多个第二隔离结构170以及多个第三隔离结构138。多个第一隔离结构110c位于基底100b中，以定义出沿第一方向D1排列的多个主动区120，其中多个主动区120与多个第一隔离结构100c沿第一方向D1交替排列。多个字线结构137穿过多个主动区120与多个第一隔离结构110c，多个字线结构137沿第二方向D2排列延伸且沿第三方向D3延伸，其中第二方向D2与第三方向D3垂直，且第一方向D1与第二方向D2非正交且相交一角度。多个第二隔离结构170位于多个字线结构137与多个主动区120交错的基底100b中且位于两个相邻的第一隔离结构110c之间。多个第三隔离结构138覆盖多个字线结构137。

在一些实施例中，第一隔离结构110c与第二隔离结构170之间具有至少一层氧化层。在一些实施例中，氧化层的材料例如包括氧化硅，但本发明不限于此。请参照图12C，在本实施例中，第一隔离结构110c与第二隔离结构170之间的氧化层的上半部具有氧化硅层130，第一隔离结构110c与第二隔离结构170之间的氧化层的下半部则具有氧化硅层130以及氧化硅层114c，但本发明不限于此。在其他实施例中，第一隔离结构110c与第二隔离结构170之间的氧化层可例如仅具有氧化硅层130。在其他实施例中，第一隔离结构110c与第二隔离结构170之间的氧化层也可同时具有氧化硅层130以及氧化硅层114c。只要第一隔离结构110c与第二隔离结构170之间具有至少一层氧化层即可。

在一些实施例中，字线结构137侧壁上的氧化层包括氧化硅层124a以及氧化硅层130，其中在沟渠140c底面的凸部R2顶面上的部分为氧化硅层124a，在沟渠140c底面的凸部R2顶面下的部分为氧化硅层130。另外，在第二隔离结构170的侧壁和底面上的氧化层为氧化硅层130。在一些实施例中，氧化硅层130的厚度例如大于栅氧化层133a的厚度，但本发明不限于此。

综上所述，在本发明的动态随机存取存储器中，通过定义字线结构的制造中，同时定义隔离区中的第二隔离结构以及第三隔离结构的位置，故可避免隔离区中第二隔离结构以及第三隔离结构与字线结构之间重叠位移的问题，进而避免动态随机存取存储器不正常刷新的问题。同时，藉此制造制备的动态随机存取存储器可具有较窄的隔离区并同时保持较宽的电容器接触窗，故可达到较低的电容器接触窗阻抗以及较高的存储单元Tr通道启动电流，进而使动态随机存取存储器具有较佳的数据读写表现。另一方面，由于制造所需的掩膜数量减少，也可降低整体制造的成本。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (15)

1.一种动态随机存取存储器，包括：

基底；

多个第一隔离结构，位于所述基底中，以定义出沿第一方向排列的多个主动区，其中所述多个主动区与所述多个第一隔离结构沿所述第一方向交替排列；

多个字线结构，穿过所述多个主动区与所述多个第一隔离结构，所述多个字线结构沿第二方向排列且沿第三方向延伸，其中所述第二方向与所述第三方向垂直，且所述第一方向与所述第二方向相交一角度；

多个第二隔离结构，位于所述多个字线结构与所述多个主动区交错的所述基底中且位于两个相邻的所述第一隔离结构之间；以及

多个第三隔离结构，覆盖所述多个字线结构，其中在所述多个第一隔离结构跟所述多个第二隔离结构上延伸的所述多个字线结构的厚度大于在所述多个主动区上延伸的所述多个字线结构的厚度，且所述多个第二隔离结构的宽度跟所述多个第三隔离结构的宽度在垂直第一方向的方向上相同。

2.根据权利要求1所述的动态随机存取存储器，其中所述多个第一隔离结构与所述多个第二隔离结构之间具有至少一层氧化层。

3.根据权利要求2所述的动态随机存取存储器，其中所述至少一层氧化层的材料包括氧化硅。

4.根据权利要求1所述的动态随机存取存储器，其中所述多个第二隔离结构的底部与所述多个第一隔离结构的底部共平面。

5.根据权利要求1所述的动态随机存取存储器，其中所述多个第二隔离结构的底部低于所述多个第一隔离结构的底部。

6.根据权利要求1所述的动态随机存取存储器，其中所述第二隔离结构在所述第三方向上的宽度大于或等于两个相邻的所述第一隔离结构之间的距离。

7.根据权利要求1所述的动态随机存取存储器，其中所述多个字线结构还包括栅氧化层，所述栅氧化层位于所述多个字线结构与所述基底、所述多个第一隔离结构以及所述多个第二隔离结构之间。

8.根据权利要求7所述的动态随机存取存储器，还包括氧化层，位于所述多个第二隔离结构与所述基底之间，其中所述氧化层的厚度大于所述栅氧化层的厚度。

9.一种动态随机存取存储器的制造方法，包括：

在基底中形成多个第一隔离结构，以定义出沿第一方向排列的多个主动区，其中所述多个主动区与所述多个第一隔离结构沿所述第一方向交替排列；

移除部分所述多个第一隔离结构以及所述多个主动区的部分所述基底，以形成沿第二方向排列且沿第三方向延伸的多个沟渠，其中所述第二方向与所述第三方向垂直，且所述第一方向与所述第二方向相交一角度；

移除部分所述多个第一隔离结构，以在所述多个沟

渠中形成多个第一开口；

移除所述多个主动区与所述多个沟渠交错的部分所述基底，以形成多个第二开口，其中所述第二开口位于两个相邻的所述第一隔离结构之间，且所述多个第二开口的底面低于所述多个第一开口的底面；

在所述多个第二开口中形成多个第二隔离结构，以填满所述多个第二开口；

在所述多个沟渠中形成多个字线结构，在所述多个第一隔离结构跟所述多个第二隔离结构上延伸的所述多个字线结构的厚度大于在所述多个主动区上延伸的所述多个字线结构的厚度；以及

形成多个第三隔离结构，以覆盖所述多个字线结构并填满所述多个沟渠，且所述多个第二隔离结构的宽度跟所述多个第三隔离结构的宽度在垂直第一方向的方向上相同。

10.根据权利要求9所述的动态随机存取存储器的制造方法，其中所述多个第一隔离结构与所述多个第二隔离结构之间具有至少一层氧化层。

11.根据权利要求1 0所述的动态随机存取存储器的制造方法，其中所述至少一层氧化层的材料包括氧化硅。

12.根据权利要求9所述的动态随机存取存储器的制造方法，其中所述多个第二隔离结构的底部与所述多个第一隔离结构的底部共平面。

13.根据权利要求9所述的动态随机存取存储器的制造方法，其中所述多个第二隔离结构的底部低于所述多个第一隔离结构的底部。

14.根据权利要求9所述的动态随机存取存储器的制造方法，其中所述第二隔离结构在所述第三方向上的宽度大于或等于两个相邻的所述第一隔离结构之间的距离。

15.根据权利要求9所述的动态随机存取存储器的制造方法，其中形成所述多个第二开口的方法还包括：

形成底部抗反射涂层，以填满所述沟渠；以及

移除部分所述底部抗反射涂层以及部分所述基底以形成所述多个第二开口。