CN105981176B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN105981176B
CN105981176B CN201480057180.5A CN201480057180A CN105981176B CN 105981176 B CN105981176 B CN 105981176B CN 201480057180 A CN201480057180 A CN 201480057180A CN 105981176 B CN105981176 B CN 105981176B
Authority
CN
China
Prior art keywords
semiconductor
less
semiconductor device
insulating film
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480057180.5A
Other languages
English (en)
Other versions
CN105981176A (zh
Inventor
有吉惠子
清水达雄
四户孝
先崎纯寿
原田信介
小岛贵仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Toshiba Corp
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Toshiba Corp
Publication of CN105981176A publication Critical patent/CN105981176A/zh
Application granted granted Critical
Publication of CN105981176B publication Critical patent/CN105981176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

根据一个实施方式，半导体装置包括第一半导体区域、第二半导体区域、第三半导体区域、第一电极、第二电极、控制电极和绝缘膜。第一半导体区域是第一导电型的并且包含SiC。第二半导体区域设置在第一半导体区域上并且具有第一表面。第二半导体区域是第二导电型的并且包含SiC。第三半导体区域设置在第二半导体区域上、是第一导电型的并且包含SiC。第一电极电连接到第一半导体区域。第二电极电连接到第三半导体区域。控制电极设置在第二半导体区域上。绝缘膜设置在第二半导体区域与控制电极之间。绝缘膜接触第一表面以及控制电极并且包含氮。氮的浓度分布的峰值的位置远离第一表面至少2nm但小于10nm，峰值的半峰宽为至少10nm但小于20nm。

Description

半导体装置及其制造方法
技术领域
本发明的实施方式通常涉及半导体装置以及其制造方法。
背景技术
与硅(Si)相比，碳化硅(SiC)具有例如带隙为3倍、击穿电场强度为约10倍并且热传导率为约3倍的优异性能。通过将SiC应用于例如MOSFET(金属氧化物半导体场效应晶体管)等的半导体装置，能够实现低损失且高场效应迁移率(沟道迁移率)的设备。期望进一步提高半导体装置的场效应迁移率。
引用文献列表
专利文献
专利文献1：日本特开2006－210818号公报
发明内容
技术问题
本发明的实施方式提供一种能够提高场效应迁移率的半导体装置以及其制造方法。
解决问题的技术方案
根据一个实施例，半导体装置包括第一半导体区域、第二半导体区域、第三半导体区域、第一电极、第二电极、控制电极和绝缘膜。第一半导体区域是第一导电型的。第一半导体区域含有SiC。第二半导体区域设置在所述第一半导体区域上并具有第一表面。第二半导体区域是第二导电型的。第二半导体区域含有SiC。第三半导体区域设置在所述第二半导体区域上。第三半导体区域是第一导电型的。第三半导体区域含有SiC。第一电极电连接到所述第一半导体区域。第二电极电连接到所述第三半导体区域。控制电极设置在所述第二半导体区域上。绝缘膜设置在所述第二半导体区域与所述控制电极之间。所述绝缘膜接触所述第一表面和所述控制电极并且含有氮。所述氮的浓度的峰值位置距离所述第一表面不小于2纳米(nm)但是小于10纳米。在峰值处半峰宽不小于10纳米但是小于20纳米。
附图说明
图1是示出根据第一实施方式的半导体装置的构造的示意横截面图；
图2图示了绝缘膜中的N的浓度分布；
图3图示了界面状态；
图4图示了场效应迁移率；
图5示出了绝缘膜中的N的浓度分布的另一示例；
图6是示出半导体装置的制造方法的流程图；
图7是示出半导体装置的制造方法的示意横截面图；
图8是示出半导体装置的制造方法的示意横截面图；
图9是示出半导体装置的制造方法的示意横截面图；
图10是示出半导体装置的制造方法的示意横截面图；和
图11是图示根据第三实施方式的半导体装置的构造的示意横截面图。
具体实施方式
现在基于附图说明本发明的实施方式。在以下的说明中，对相同的部件标记相同的参考数字；并且对于一旦说明过的部件适当省略其说明。
在以下的说明中，n+、n、n－、p+、p和p－的标记表示导电型的杂质浓度的相对水平。换句话说，n+与n相比，n型的杂质浓度相对较高；并且n－与n相比，n型的杂质浓度相对较低。p+与p相比，p型的杂质浓度相对较高；并且p－与p相比，p型的杂质浓度相对较低。
在以下的说明中，作为特定示例，第一导电型为n型；并且第二导电型为p型。
第一实施方式
图1是图示根据第一实施方式的半导体装置的构造的示意横截面图。
如图1所示，根据本实施方式的半导体装置110包括：第一半导体区域10、第二半导体区域20、第三半导体区域30、第一电极81、第二电极82、控制电极80和绝缘膜50。
在半导体装置110中，第一半导体区域10、第二半导体区域20以及第三半导体区域30包含SiC。半导体装置110是例如包含SiC的MOSFET。
第一半导体区域10的导电型是第一导电型。在本实施方式中，第一半导体区域10的导电型是n－型。第一半导体区域10可以设置在基板11上。基板11的导电型是第一导电型。在本实施方式中，基板11是n+型的SiC基板。在本实施方式中，连接基板11和第一半导体区域10的方向看作Z方向；与Z方向正交的一个方向看作X方向；并且与Z方向和X方向正交的方向看作Y方向。
基板11包括例如六方晶4H-SiC。基板11具有第一主表面11a。第一主表面11a是例如4H-SiC的(000-1)面。第一主表面11a可以是4H-SiC的(0001)面。在基板11中含有的杂质例如是磷(P)或者氮(N)中的至少一种。基板11的杂质浓度例如是不小于约5×1018cm-3且不大于约1×1019cm-3。
第一半导体区域10形成在基板11的第一主表面11a上。第一半导体区域10是MOSFET的崩溃电压支撑层。包含在第一半导体区域10中的杂质例如是N。第一半导体区域10的杂质浓度例如是不小于5×1015cm-3且不大于2×1016cm-3。第一半导体区域10的厚度(Z方向的厚度)例如是不小于约5微米(μm)且不大于约10μm。
第二半导体区域20设置在第一半导体区域10上。在本实施方式中，第二半导体区域20设置在第一半导体区域10的一部分上。第二半导体区域20是MOSFET的基底区域。第二半导体区域20具有第一表面20a。
第二半导体区域20的导电型是第二导电型。在本实施方式中，第二半导体区域20的导电型是p型。第二半导体区域20中包含的杂质例如是铝(Al)。第二半导体区域20的杂质浓度例如是不小于约1×1016cm-3且不大于约5×1017cm-3。在常截止的MOSFET中，理想的是第二半导体区域20的杂质浓度为例如不小于约5×1017cm-3且不大于约1×1019cm-3。第二半导体区域20的厚度例如是约0.6μm。
第三半导体区域30设置在第二半导体区域20上。在本实施方式中，第三半导体区域30设置在第二半导体区域20的一部分上。第三半导体区域30例如是MOSFET的源极区域。在半导体装置110中，例如，在X方向上在第一半导体区域10与第三半导体区域30之间设有第二半导体区域20。
第三半导体区域30的导电型是第一导电型。在本实施方式中，第三半导体区域30的导电型是n+型。第三半导体区域30中包含的杂质例如是N。第三半导体区域30的杂质浓度比第一半导体区域10的杂质浓度高。第三半导体区域30的杂质浓度例如是约1×1020cm-3。第三半导体区域30的厚度比第二半导体区域20的厚度薄。第三半导体区域30的厚度例如是约0.3μm。
第一半导体区域10、第二半导体区域20以及第三半导体区域30沿着第一表面20a设置在半导体装置110中。
在半导体装置110中，可以设置与第三半导体区域30邻接的第四半导体区域40。第四半导体区域40是MOSFET的接触区域。第四半导体区域40的导电型是第二导电型。在本实施方式中，第四半导体区域40的导电型是p+型。第四半导体区域40中包含的杂质例如是Al。第四半导体区域40的杂质浓度例如是不小于约1×1019cm-3且不大于约1×1020cm-3。第四半导体区域40的厚度比第二半导体区域20的厚度薄。第四半导体区域40的厚度例如是约0.3μm。
第一电极81与第一半导体区域10电连接。第一电极81例如是MOSFET的漏电极。例如，第一电极81接触基板11的第二主表面11b。第一电极81与基板11欧姆接触。
第二电极82与第三半导体区域30电连接。第二电极82例如是MOSFET的源极电极。第二电极82与第三半导体区域30接触。在设有第四半导体区域40的情况下，第二电极82接触第三半导体区域30与第四半导体区域40两者。该情况下，第二电极82是MOSFET的共用电极。
控制电极80设置在第二半导体区域20上。控制电极80是MOSFET的栅电极。在本实施方式中，控制电极80设置在在X方向上配置的第一半导体区域10、第二半导体区域20以及第三半导体区域30上。在控制电极80与第二电极82之间设有层间绝缘膜90。
绝缘膜50设置在第二半导体区域20与控制电极80之间。绝缘膜50与第一表面20a和控制电极80接触。绝缘膜50是MOSFET的栅绝缘膜。在本实施方式中，绝缘膜50设置在在X方向上配置的第一半导体区域10、第二半导体区域20以及第三半导体区域30上。
理想的是，绝缘膜50的厚度(Z方向上的厚度)是例如不小于约30nm且不大于约100nm。在绝缘膜50的厚度小于30nm的情况下，可能招致作为栅极绝缘膜的初期崩溃电压和可靠性下降。在绝缘膜50的厚度超过100nm的情况下，则有可能招致MOSFET的驱动能力下降。
绝缘膜50包含N。在本实施方式中，绝缘膜50的主成分是Si、氧(O)以及N。包含在绝缘膜50中的N的浓度分布(沿着平行于图1所示的Z方向的a-a线的浓度分布)的峰值的位置在Z方向上距离第一表面20a不小于2nm但是小于10nm。包含在绝缘膜50中的N的浓度分布的峰值中的半峰宽是不小于10nm但小于20nm。
现在将说明半导体装置110的动作。
当在第一电极81上被施加了相对于第二电极82为正的电压的状态下，控制电极80被施加不小于阈值的电压时，在第二半导体区域20中在与绝缘膜50的界面附近形成反型层(沟道)。由此，半导体装置110切换到导通状态；并且从第一电极81向第二电极82流过电流。
另一方面，当被施加到控制电极80的电压小于阈值时，沟道消失。由此，半导体装置110切换到关闭状态；并且从第一电极81向第二电极82流过的电流被切断。
通过使得半导体装置110具备包括上述那样的N的浓度分布的绝缘膜50能够提高场效应迁移率。
现在将说明包含在绝缘膜50中的N的浓度分布。
图2图示了绝缘膜中的N的浓度分布。
图2中示出浓度分布C1、C2以及C3。浓度分布C1是根据本实施方式的半导体装置110的绝缘膜50中的N的浓度分布。浓度分布C2是根据第一参考例的半导体装置的绝缘膜501中的N的浓度分布。浓度分布C3是根据第二参考例的半导体装置的绝缘膜502中的N的浓度分布。
在图2中，横轴表示以绝缘膜50、501以及502的表面为参考的深度(nm)；纵轴表示N的浓度(cm-3)。图2示出使用SIMS(二次离子质谱法)的N的浓度的分析结果的示例。在图2表示出的示例中，绝缘膜50、501以及502的厚度为约40nm。从而，第二半导体区域20与绝缘膜50、501以及502的界面(第一表面20a)距离绝缘膜50、501以及502的表面约40nm的深度。
如图2的浓度分布C1所表示的那样，根据本实施方式的半导体装置110的绝缘膜50中含有的N的浓度在深度方向上从绝缘膜50的表面开始逐渐增加。在绝缘膜50与第二半导体区域20之间的界面(第一表面20a)的附近处，N的浓度达到峰值Pk。N的浓度从峰值Pk的位置到界面(第一表面20a)逐渐减少。
在浓度分布C1中，N的浓度的峰值Pk的位置距离界面(第一表面20a)约8nm。N的浓度的半峰宽为约15nm。半峰宽是N的浓度的浓度峰值Pk的1/2处的分布的宽度。在图2表示出的示例中，仅示出了表示半峰宽的分布的一半(箭头W)。
如浓度分布C2所表示的那样，根据第一参考例的半导体装置的绝缘膜501中包含的N的浓度在深度方向上从绝缘膜501的表面逐渐增加。在浓度分布C2中，N的浓度在绝缘膜501与第二半导体区域20之间的界面(第一表面20a)处达到峰值。
如浓度分布C3所表示的那样，根据第二参考例的半导体装置的绝缘膜502中包含的N的浓度分布从绝缘膜502的表面到绝缘膜502与第二半导体区域20之间的界面(第一表面20a)基本不变。
本申请发明者们发现绝缘膜50的N的浓度分布影响场效应迁移率这样的新问题。换句话说，确认：与根据第一参考例以及第二参考例的半导体装置相比，通过在半导体装置110中的这样的绝缘膜50的N的浓度分布，能够提高场效应迁移率。
首先，说明本申请发明者们对当使用绝缘膜50、501以及502时的界面状态进行的一个研究。
图3图示了界面状态。
图3中表示出界面状态D1、D2以及D3。界面状态D1示出用于通过本实施方式中包含的绝缘膜50制作的MOS电容器的界面状态的检验结果。界面状态D2示出对于通过第一参考例中包含的绝缘膜501制作的MOS电容器进行界面状态校验的结果。界面状态D3示出对于通过第二参考例中包含的绝缘膜502制作的MOS电容器进行界面状态校验的结果。
在图3中，横轴表示能量级(eV)，并且纵轴表示界面状态密度(cm-2eV-1)。如图3所示，可知界面状态D1比界面状态D2以及D3减少很多。界面状态D1、D2以及D3之间的这种差影响场效应迁移率。
现在说明本申请发明者们对场效应迁移率进行的另一项研究。图4图示了场效应迁移率。
图4示出场效应迁移率M1、M2以及M3。场效应迁移率M1示出了当使用本实施方式中包含的绝缘膜50制作MOSFET并测量场效应迁移率时的结果。场效应迁移率M2示出当使用第一参考例中包含的绝缘膜501制作MOSFET并测量场效应迁移率时的结果。场效应迁移率M3示出当使用通过第二参考例中包含的绝缘膜502制作MOSFET并测量场效应迁移率时的结果。
在图4中，横轴表示栅极电压(V)；并且纵轴表示场效应迁移率(cm2/Vs)。如图4所示，可以看出场效应迁移率M1比场效应迁移率M2以及M3增加很多。
因此，使用绝缘膜50的情况下的界面状态D1比使用绝缘膜501以及502的情况下的界面状态D2以及D3低。由此，在根据本实施方式的半导体装置110中，与根据第一参考例以及第二参考例的半导体装置相比，场效应迁移率提高很多。
特别地，理想的是，包含在绝缘膜50中的N的浓度分布的峰值位置处的N的浓度不小于5×1020cm-3且不大于1×1022cm-3。理想的是，包含在绝缘膜50中的N的浓度分布的峰值位置的第一表面20a侧上的N的浓度不小于5×1019cm-3但是小于5×1021cm-3。
本申请发明者们还发现，在绝缘膜50侧上距离绝缘膜50与第二半导体区域20之间的界面(第一表面20a)约5nm的区域中，N的浓度分布是重要的。换句话说，如图2中的圆R1所示，理想的是，N的浓度从第一表面20a起到绝缘膜50侧上的至少约5nm处增加。
场效应迁移率受到绝缘膜50与第二半导体区域20之间的界面附近处的第二半导体区域20的缺陷和结合状态的影响。具体来说，对于N的浓度分布来说，重要的是在区域R1中从界面(第一表面20a)到绝缘膜50侧上的约5nm具有增加趋势。
即，即使包含在绝缘膜50中的N的浓度分布在距离第一表面20a不小于2nm但是小于10nm处没有峰值，也可以认为：如果N的浓度从第一表面20a到至少5nm增加，就能够得到与有峰值的情况相同的效果。
图5示出了绝缘膜中的N的浓度分布的另一示例。
在图5中，横轴表示以绝缘膜50的表面为参考的深度(nm)；并且纵轴表示N的浓度(cm-3)。
如图5所示，浓度分布C11在深度方向上从绝缘膜50的表面逐渐增加。浓度分布C11从第一表面20a到至少5nm具有增加趋势。浓度分布C11中不存在主峰值。换句话说，N的浓度从第一表面20a到至少5nm具有增加趋势，并且进一步远离第一表面20a离开不具有减少趋势。即使在使用了具有这种浓度分布C11的绝缘膜50的情况下，也可以认为，与根据第一参考例以及第二参考例的半导体装置相比，场效应迁移率提高很多。
另一方面，在包含在绝缘膜50中的N的浓度从第一表面20a到至少5nm增加后，N的浓度在某一位置处可具有峰值。在N的浓度分布具有峰值的情况下，理想的是，峰值中的半峰宽不小于10nm但是小于20nm。并且，理想的是，在峰值的位置处的N的浓度不小于5×1020cm-3且不大于1×1022cm-3。理想的是，包含在绝缘膜50中的N的浓度分布的峰值位置的第一表面20a侧上的N的浓度不小于5×1019cm-3但是小于5×1021cm-3。由此，半导体装置110的场效应迁移率提高。
第二实施方式
现在说明根据第二实施方式的半导体装置的制造方法。
图6是图示半导体装置的制造方法的流程。
如图6所示，用于制造根据本实施方式的半导体装置的方法包括：形成半导体区域(步骤S101)、形成Si氮氧化膜(步骤S102)以及进行氮氧化(步骤S103)。
在步骤S101的半导体区域的形成中，进行处理以形成包含SiC并且具有第一表面的半导体区域。在步骤S102的Si氮氧化膜的形成中，进行处理以形成Si氮氧化膜，其接触在步骤S101中形成的半导体区域的第一表面。在步骤S103的氮氧化中，进行处理以对在步骤S102中形成的Si氮氧化膜的第一表面的附近进行氮氧化处理。
通过步骤S103的氮氧化，可以将Si氮氧化膜的N的浓度分布的峰值的位置设在远离第一表面不小于2nm但小于10nm的位置处。
通过步骤S103的氮氧化，将Si氮氧化膜的N的浓度分布的峰值中的半峰宽设为不小于10nm但小于20nm。
通过步骤S103的氮氧化，可以将Si氮氧化膜的N的浓度分布的峰值的位置处的N的浓度设为不小于5×1020cm-3且不大于1×1022cm-3。
通过步骤S103的氮氧化，可以将Si氮氧化膜的峰值位置的第一表面侧上的N的浓度设为不小于5×1019cm-3但小于5×1021cm-3。
通过步骤S103的氮氧化，可以使Si氮氧化膜中的N的浓度从第一表面到至少5nm增加。
现在将说明制造方法的具体示例。
图7至图10是示出半导体装置的制造方法的示意横截面图。
首先，如图7所示，制备基板11。基板11包含4H-SiC。基板11包括作为n型杂质的N或者P的至少一种。基板11的杂质浓度例如是不小于约5×1018cm-3且不大于约1×1019cm-3。基板11的厚度是约300μm。基板11的第一主表面11a是例如(000-1)面。第一主表面11a可以是(0001)面。
然后，在基板11的第一主表面11a上形成第一半导体区域10。例如，第一半导体区域10通过外延生长法形成在第一主表面11a上。例如，第一半导体区域10包含作为n型杂质的N。第一半导体区域10的杂质浓度例如是不小于约5×1015cm-3且不大于约2×1016cm-3。第一半导体区域10的厚度例如是约10μm。
接下来，在第一半导体区域10上形成第二半导体区域20。换句话说，在第一半导体区域10上形成未示出的掩膜材料；并且，例如，通过掩膜材料的开口将Al作为p型杂质进行离子注入。
然后，在第二半导体区域20上形成第三半导体区域30。换句话说，在第二半导体区域20上形成未示出的掩膜材料；并且，例如，通过掩膜材料的开口将作为n型杂质的P进行离子注入。
接下来，根据需要，在第二半导体区域20上与第三半导体区域30邻接的区域中，形成第四半导体区域40。换句话说，在第二半导体区域20上形成未示出的掩膜材料；并且通过掩膜材料的开口将p型杂质(例如Al)进行离子注入。
例如，在对第二半导体区域20、第三半导体区域30以及第四半导体区域40进行了离子注入后，在约1700℃的温度下进行热处理。由此，杂质被活性化。
然后，在第一半导体区域10、第二半导体区域20、第三半导体区域30以及第四半导体区域40上形成Si氧化膜50a。例如，Si氧化膜50a通过湿氧化法、干氧化法、化学气相沉积法(CVD法)或者原子层沉积法(ALD)中的至少一种形成。Si氧化膜50a的厚度例如是约50nm。
继续，如图8所示，例如，在包含氨(NH3)的气氛下，在1200℃下进行热处理。由此，通过将N添加到Si氧化膜50a中，形成Si氮氧化膜50b。Si氮氧化膜50b中的N的浓度为例如约5×1021cm-3。
Si氮氧化膜50b可以在第一半导体区域10、第二半导体区域20、第三半导体区域30以及第四半导体区域40上通过CVD或ALD直接形成。换句话说，Si氮氧化膜50b可以在形成了Si氧化膜50a后在含有NH3的气氛中通过热处理形成；或者可以形成Si氮氧化膜50b，不需形成Si氧化膜50a。
然后，如图9所示，在包含例如一氧化二氮(N2O)或者一氧化氮(NO)中的至少一种的气氛中，在例如1200℃下，进行Si氮氧化膜50b的热处理(氮氧化)。由此，形成绝缘膜50，其中进行了Si氮氧化膜50b与第二半导体区域20之间的界面的氮氧化。换句话说，通过该氮氧化，将Si氮氧化膜50b的N的浓度分布的峰值位置设为远离第一表面20a不小于2nm但小于10nm的位置处。
通过该氮氧化，可以使Si氮氧化膜50b的N的浓度分布的峰值中的半峰宽设为不小于10nm但小于20nm。通过该氮氧化，可以使Si氮氧化膜的N的浓度分布的峰值的位置处的N的浓度设为不小于5×1020cm-3且不大于1×1022cm-3。通过该氮氧化，可以使Si氮氧化膜的峰值位置的第一表面侧上的N的浓度设为不小于5×1019cm-3但小于5×1021cm-3。通过该氮氧化，可以使Si氮氧化膜中的N的浓度设为从第一表面到至少5nm都增加。
然后，如图10所示，例如，在绝缘膜50上沉积多晶硅；并且使用未示出的掩膜材料对多晶硅进行图案化。由此，形成控制电极80。之后，形成覆盖控制电极80的层间绝缘膜90；并且在层间绝缘膜90上形成第二电极82。并且，在基板11的第二主表面11b上形成第一电极81。由此，完成了半导体装置110。
图2所示的浓度分布C1、图3所示的界面状态D1以及图4所示的场效应迁移率M1示出了包括例如上述的绝缘膜50的半导体装置110的特性。绝缘膜50是在形成了图8所示的Si氮氧化膜50b后进行图9所示的使用N2O等的氮氧化形成的膜。通过在形成了Si氮氧化膜50b后进行使用N2O等的氮氧化，能够调整Si氮氧化膜50b的N的浓度分布。由此，形成绝缘膜50。
这里，图2所表示的浓度分布C2、图3所表示的界面状态D2以及图4所表示的场效应迁移率M2示出了包含绝缘膜501的根据第一参考例的半导体装置的特性。绝缘膜501是在形成了图7所示的Si氧化膜50a后进行图9所示的使用N2O等的氮氧化形成的膜。换句话说，绝缘膜501是不进行图8所示的使用NH3的热处理而形成的膜。
图2所示的浓度分布C3、图3所示的界面状态D3以及图4所示的场效应迁移率M3示出包含绝缘膜502的根据第二参考例的半导体装置的特性。绝缘膜502是在形成了图7所示的Si氧化膜50a后进行图8所示的使用NH3的热处理而形成的膜。换句话说，绝缘膜502是不进行图9所示的使用N2O等的氮氧化而形成的膜。
如在根据本实施方式的制造方法中，通过在形成了Si氮氧化膜50b后进行使用N2O等的氮氧化，使绝缘膜50的N的浓度分布的峰值的位置设置为远离在绝缘膜50与第二半导体区域20之间的界面(第一表面20a)不小于2nm但小于10nm。由此，排除了在绝缘膜50的第一表面20a附近处的过剩的N；并且，形成具有缺陷少的良好的结合状态的界面。由此，半导体装置110的场效应迁移率比根据第一参考例以及第二参考例的半导体装置的场效应迁移率高。
第三实施方式
现在将说明根据第三实施方式的半导体装置。
图11是示出根据第三实施方式的半导体装置的构造的示意横截面图。
在图11所示的半导体装置120中，控制电极85的构造与图1所示的半导体装置110的控制电极80的构造不同。这以外的构成与半导体装置110相同。
半导体装置120的控制电极85的构造是沟槽栅构造。控制电极85在Z方向上延伸。控制电极85的一端85a的位置与第三半导体区域30的一端30a大致相同。控制电极85的另一端85b的位置在第二半导体区域20和第一半导体区域10之间的边界的基板11侧上。在半导体装置120中，第二半导体区域20的第一表面20a为与4H-SiC的(0001)面或(000-1)面正交的面(例如(11-20)面)。
在控制电极85与第二半导体区域20的第一表面20a之间设有绝缘膜50。包含在绝缘膜50中的N的浓度分布(沿着与图11所示的X方向平行的b-b线的浓度分布)的峰值的位置在X方向上远离第一表面20a不小于2nm但小于10nm。此外，包含在绝缘膜50中的N的浓度分布的峰值中的半峰宽为不小于10nm但小于20nm。包含在绝缘膜50中的N的浓度与半导体装置110的相同。
在半导体装置120中，绝缘膜50的厚度是X方向的厚度。在半导体装置120中，第二半导体区域20的深度(在Z方向上距离第三半导体区域30的一端30a的深度)是例如约1μm。
沿着从第三半导体区域30的一端30a的位置起在Z方向上通过第一半导体区域10的中途的沟槽T的内壁形成绝缘膜50。控制电极85在插入绝缘膜50的情况下被填充进沟槽T。
在具有这样的沟槽栅构造的半导体装置120中，场效应迁移率也与半导体装置110同样地提高。具有沟槽栅构造的半导体装置120与具有平坦构造的半导体装置110相比的优势在于，沟道具有更高的密度。在平坦构造中在第二半导体区域20之间所存在的在第一半导体区域10中产生的JFET电阻在沟槽栅型中不存在。因此，半导体装置120的优势在于具有较低的导通电阻。在具有沟槽栅构造的半导体装置120中，在(0001)面或(000-1)面用作基板11的情况下，例如，在(11-20)面中形成沟槽。从而，与在(0001)面或(000-1)面中形成沟槽的情况相比，期望甚至更高的场效应迁移率。
如上所述，根据实施方式的半导体装置以及半导体装置的制造方法，能提高场效应迁移率。
虽然上述说明了实施方式，但本发明不限定于这些示例。例如，对于上述的实施方式，本领域技术人员适当地进行的实施方式的特征部件的追加、删除或者设计变更，或者合适的组合均落入本发明的主旨包含的本发明的范围中。
例如，虽然在上述的各实施方式中，第一导电型被描述为n型、第二导电型被描述为p型，但当设第一导电型为p型并且第二导电型为n型时，也能够实现本发明。
虽然已经说明了本发明的一些实施方式，但这些实施方式是作为例子提出的，并不是要限定发明的范围。实际上，本文中说明的这些新颖的实施方式能够以其他各种形态实施；此外，在不脱离发明的精神的情况下，能够在本文说明的实施例的形式上进行各种省略、替换和变更。所附的权利要求书及其等同物的目的是覆盖会落入本发明的范围和精神内的那些形式或者变更。

Claims (8)

1.一种半导体装置，包括：
含有SiC的第一导电型的第一半导体区域；
设置在所述第一半导体区域的上方的第二导电型的第二半导体区域，所述第二半导体区域含有SiC并且具有第一表面；
设置在所述第二半导体区域的上方的第一导电型的第三半导体区域，所述第三半导体区域含有SiC；
电连接到所述第一半导体区域的第一电极；
电连接到所述第三半导体区域的第二电极；
设置在所述第二半导体区域的上方的控制电极；以及
设置在所述第二半导体区域与所述控制电极之间的绝缘膜，所述绝缘膜接触所述第一表面和所述控制电极并且含有氮，所述氮的浓度分布的峰值位置距离所述第一表面大于5纳米但是小于10纳米，在所述峰值处的半峰宽不小于10纳米但是小于20纳米。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述峰值处的所述氮的浓度不小于5×1020cm-3并且不大于1×1022cm-3。
3.根据权利要求1所述的半导体装置，其特征在于，
在所述绝缘膜中比所述峰值位置更靠近所述第一表面的一侧的所述氮的浓度不小于5×1019cm-3但是小于5×1021cm-3。
4.根据权利要求1所述的半导体装置，其特征在于，
所述第一表面是SiC的(0001)面、(000-1)面及(11-20)面中的至少一种。
5.一种半导体装置的制造方法，包括：
形成含有SiC并且具有第一表面的半导体区域的工序；
形成接触所述半导体区域的所述第一表面的Si氮氧化膜的工序，在形成所述Si氮氧化膜的工序中，包括形成Si氧化膜的工序、和在包含NH3的气氛中对所述Si氧化膜进行第一热处理的工序；以及
在包含N2O及NO中的至少一种的气氛中，对所述Si氮氧化膜进行第二热处理的工序；
在进行所述第二热处理的上述工序之后，所述Si氮氧化膜中的氮的浓度分布的峰值的位置距离所述第一表面大于5纳米但是小于10纳米，在所述峰值处的半峰宽不小于10纳米但是小于20纳米。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
所述第一热处理的条件包括：不小于1150℃并且不大于1350℃的温度以及不少于10分钟并且不多于120分钟的时间。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，
所述第二热处理的条件包括：不小于1150℃并且不大于1350℃的温度以及不少于10分钟并且不多于120分钟的时间。
8.根据权利要求5～7中任一项所述的半导体装置的制造方法，其特征在于，
形成所述Si氧化膜的工序包括：通过湿氧化法、干氧化法、化学气相沉积法或者原子层沉积法中的至少一种形成所述Si氧化膜。
CN201480057180.5A 2013-09-18 2014-09-16 半导体装置及其制造方法 Active CN105981176B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013192824A JP6300262B2 (ja) 2013-09-18 2013-09-18 半導体装置及びその製造方法
JP2013-192824 2013-09-18
PCT/JP2014/074451 WO2015041217A1 (ja) 2013-09-18 2014-09-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN105981176A CN105981176A (zh) 2016-09-28
CN105981176B true CN105981176B (zh) 2019-03-08

Family

ID=52688866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480057180.5A Active CN105981176B (zh) 2013-09-18 2014-09-16 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US9978842B2 (zh)
JP (1) JP6300262B2 (zh)
CN (1) CN105981176B (zh)
WO (1) WO2015041217A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673315B2 (en) * 2015-03-24 2017-06-06 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6887244B2 (ja) 2016-12-09 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6860522B2 (ja) * 2018-04-17 2021-04-14 株式会社東芝 半導体装置
JP7242488B2 (ja) * 2019-09-17 2023-03-20 株式会社東芝 半導体装置の製造方法
US11239079B2 (en) 2020-03-19 2022-02-01 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7326227B2 (ja) 2020-07-01 2023-08-15 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709403B2 (en) * 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP2006210818A (ja) 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
CN101361179B (zh) 2006-01-25 2012-03-21 富士通半导体股份有限公司 半导体装置的制造方法及半导体装置
JP5292968B2 (ja) 2008-07-23 2013-09-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2010103820A1 (ja) * 2009-03-11 2010-09-16 三菱電機株式会社 炭化珪素半導体装置の製造方法
TW201108414A (en) 2009-04-10 2011-03-01 Sumitomo Electric Industries Insulated gate bipolar transistor
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
JP5462601B2 (ja) * 2009-11-24 2014-04-02 東京窯業株式会社 真空脱ガス炉の浸漬管
JP5920684B2 (ja) 2010-02-10 2016-05-18 株式会社東芝 半導体装置
EP2546867A4 (en) 2010-03-12 2014-07-09 Sumitomo Electric Industries SILICON CARBIDE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
US8450221B2 (en) * 2010-08-04 2013-05-28 Texas Instruments Incorporated Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls

Also Published As

Publication number Publication date
JP2015060905A (ja) 2015-03-30
CN105981176A (zh) 2016-09-28
JP6300262B2 (ja) 2018-03-28
US9978842B2 (en) 2018-05-22
WO2015041217A1 (ja) 2015-03-26
US20160197150A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
CN105981176B (zh) 半导体装置及其制造方法
CN105304712B (zh) 半导体装置及其制造方法
CN104137266B (zh) 碳化硅半导体装置及其制造方法
US8513673B2 (en) MOSFET and method for manufacturing MOSFET
US9012335B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP5875684B2 (ja) Ｍｏｓ型電界効果トランジスタ
US9755064B2 (en) Semiconductor device and method for manufacturing the same
CN106796956A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
US20160247884A1 (en) Semiconductor device and method for manufacturing the same
US9214516B2 (en) Field effect silicon carbide transistor
WO2012131898A1 (ja) 炭化珪素半導体装置
JP2011082454A (ja) 絶縁膜構造体及びこれを用いた半導体装置
JPWO2010116887A1 (ja) 絶縁ゲート型電界効果トランジスタ
US20130248880A1 (en) Semiconductor device and method for manufacturing the same
JP2017507489A (ja) 炭化ケイ素半導体装置およびその製造方法
WO2015015926A1 (ja) 炭化珪素半導体装置およびその製造方法
US8536583B2 (en) MOSFET and method for manufacturing MOSFET
JP2009194164A (ja) 絶縁ゲート型電界効果トランジスタおよびその製造方法
US9647072B2 (en) Silicon carbide semiconductor device
JP7204547B2 (ja) 半導体装置
JP2015069989A (ja) 炭化珪素半導体装置の製造方法
RU2613013C1 (ru) Способ получения полупроводникового карбидокремниевого элемента

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant