CN102959709A - 碳化硅衬底、半导体器件及其制造方法 - Google Patents

碳化硅衬底、半导体器件及其制造方法 Download PDF

Info

Publication number
CN102959709A
CN102959709A CN2011800307495A CN201180030749A CN102959709A CN 102959709 A CN102959709 A CN 102959709A CN 2011800307495 A CN2011800307495 A CN 2011800307495A CN 201180030749 A CN201180030749 A CN 201180030749A CN 102959709 A CN102959709 A CN 102959709A
Authority
CN
China
Prior art keywords
silicon carbide
carbide substrates
face
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800307495A
Other languages
English (en)
Other versions
CN102959709B (zh
Inventor
佐佐木信
原田真
伊藤里美
冲田恭子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102959709A publication Critical patent/CN102959709A/zh
Application granted granted Critical
Publication of CN102959709B publication Critical patent/CN102959709B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Abstract

公开的碳化硅衬底（1）包括碳化硅。并且在一个主表面（1A）的法线和{03-38}面的法线到包含<01-10>方向和<0001>方向的面的正交投影之间的角度为0.5°或更小。因此，该碳化硅衬底（1）展示出提高的半导体器件沟道迁移率和稳定特性。

Description

碳化硅衬底、半导体器件及其制造方法
技术领域
本发明涉及一种碳化硅衬底、半导体器件及其制造方法，更具体地，涉及一种碳化硅衬底、半导体器件及其制造方法，使得能够实现包括碳化硅衬底的半导体器件的稳定特性。
背景技术
近年来，为了实现高击穿电压、低损耗，以及在高温环境下利用半导体器件，已经开始采用碳化硅作为用于半导体器件的材料。碳化硅是宽带隙半导体，与通常广泛用作半导体器件材料的硅相比，其具有更大的带隙。因此，通过采用碳化硅作为用于半导体器件材料，半导体器件可以具有高击穿电压、降低的导通电阻等。此外，有利地，与采用硅作为其材料的半导体器件相比，即使在高温环境下，由此采用碳化硅作为其材料的半导体器件的特性劣化也很小。
在这种情况下，已经考虑了各种在制造半导体器件时使用的碳化硅晶体和用于制造碳化硅衬底的方法，并且已经提出了各种想法（例如，参见日本专利特开No.2002-280531（PTL 1））。
引用列表
专利文献
PTL 1:日本专利特开No.2002-280531
发明内容
然而，已经要求半导体器件实现其特性的进一步提高，诸如提高沟道迁移率。除了提高上述特性之外，在半导体器件中，实现特性的小变化也是很重要的。
考虑到这一点，本发明的目的是提供一种碳化硅衬底、半导体器件及其制造方法，以实现半导体器件的沟道迁移率提高和稳定特性。
问题的解决方案
根据本发明的碳化硅衬底是由碳化硅制成的，并且碳化硅衬底的至少一个主表面的法线和{03-38}面的法线，在到包括<01-10>方向和<0001>方向的面的正交投影中，形成0.5°或更小的角度。
为了实现半导体器件的沟道迁移率提高和其稳定特性，本发明人进行了详细的研究。结果，本发明人获得了如下发现，并得出本发明。
这将如下具体描述。也就是，在使用碳化硅衬底制作半导体器件的情况下，在碳化硅衬底上形成外延生长层。然后，在外延生长层上形成电极。当制造MOSFET（金属氧化物半导体场效应晶体管）或IGBT（绝缘栅双极晶体管）时，在外延生长层上形成诸如氧化物膜的绝缘膜。在该绝缘膜上，形成栅电极。在外延生长层中，与设置在栅电极正下方的绝缘膜接触的区域用作沟道区。
这里，当使碳化硅衬底的至少一个主表面对应于接近构成碳化硅衬底的碳化硅的{03-38}面的面，并且将外延生长层形成在该主表面上，以制作诸如MOSFET或IGBT的半导体器件时，该沟道区形成为包括接近{03-38}面的面。通过这种方式，可以提高半导体器件的沟道迁移率。
而且，本发明人已经发现，在使用具有接近{03-38}面的主表面的碳化硅衬底制作半导体器件的情况下，半导体器件的特性倾向于变化很大；并且发现，这种变化是由主表面与{03-38}面的偏离造成的。
更具体地，在制造半导体器件时，引入杂质以在外延生长层中产生载流子。然而，已经发现：即使在正常引入杂质的情况下，只有当主表面的面取向在特定面中，具体地，在包括<01-10>方向和<0001>方向的面中，略微偏离{03-38}面时，产生载流子的密度变化很大。而且，已经发现，当使主表面的法线和{03-38}面的法线在到包括<01-10>方向和<0001>方向的面的正交投影中形成0.5°或更小的角度时，可以充分抑制载流子浓度的变化，并且可以抑制半导体器件的特性变化。
因此，在本发明的碳化硅衬底中，至少一个主表面的法线和{03-38}面的法线，在到包括<01-10>方向和<0001>方向的面的正交投影中，形成0.5°或更小的角度，由此提高了使用这种碳化硅衬底制造的半导体器件的沟道迁移率，并由此充分抑制了载流子浓度的变化。结果，根据本发明的碳化硅衬底，可以提供一种能够提高半导体器件的沟道迁移率和稳定特性两者的碳化硅衬底。
在该碳化硅衬底中，该一个主表面的法线和{03-38}面的法线，在到包括<-2110>方向和<0001>方向的面的正交投影中，形成10°或更小的角度。
虽然影响比在包括<01-10>方向和<0001>方向的面中偏离的影响小，但是由于在包括<-2110>方向和<0001>方向的面中的偏离，产生的载流子密度变化。当在包括<-2110>方向和<0001>方向的面中的偏离被设定为10°或更小时，可以进一步抑制载流子浓度的变化。
该碳化硅衬底可具有50.8mm或更大的直径。因此，在使用碳化硅衬底制造半导体器件时，提高了效率。
该碳化硅衬底可以包括：基础层；和形成在基础层上的单晶碳化硅层，其中该一个主表面是单晶碳化硅层的与基础层相反的表面。
通过这种方式，例如，制备廉价的基础衬底作为基础层。具体地，制备具有高缺陷密度的由单晶碳化硅制成的衬底或多晶碳化硅衬底，或者由金属制成的基础衬底。在这种基础层上，布置由质量优良的碳化硅单晶制成的衬底，由此形成了相对低成本的碳化硅衬底。具体地，很难使碳化硅衬底具有大直径。因此，例如，当在平面图中看时，多个质量优良但是具有小尺寸的单晶碳化硅衬底并排布置在基础衬底上。通过这种方式，通过制作多个单晶碳化硅层沿着基础层的主表面在基础层上并排布置的碳化硅衬底，可以获得具有大直径的廉价碳化硅衬底。
该碳化硅衬底可以进一步包括形成在该一个主表面上的外延生长层。这有利于使用该碳化硅衬底制造半导体器件。应该注意，在半导体器件中，上述外延生长层可以用作缓冲层、击穿电压保持层（漂移层）等。
根据本发明的半导体器件包括：包括上述外延生长层的碳化硅衬底；和形成在该外延生长层上的电极。根据本发明的半导体器件，因为包括了本发明的碳化硅衬底，所以可以提供实现了沟道迁移率提高和稳定特性两者的半导体器件。
根据本发明的用于制造碳化硅衬底的方法包括以下步骤：制备由碳化硅制成的锭；由该锭获得衬底；和检查获得的衬底的至少一个主表面的法线和{03-38}面的法线在到包括<01-10>方向和<0001>方向的面的正交投影中是否形成0.5°或更小的角度。
通过这种方式，可以可靠地制造本发明的上述碳化硅衬底。应该注意，例如，可以通过切割锭，由锭获得该衬底，以便该衬底的至少一个主表面对应于接近{03-38}面的面。此外，例如，可以使用X射线衍射方法检查由获得的衬底的至少一个主表面的法线和{03-38}面的法线形成的角度。
用于制造碳化硅衬底的方法可以进一步包括检查获得的衬底的该一个主表面的法线和{03-38}面的法线在到包括<-2110>方向和<0001>方向的面的正交投影中是否形成10°或更小的角度的步骤。通过这种方式，能够更可靠地制造能够抑制半导体器件中的载流子浓度变化的碳化硅衬底。应该注意，可以分开或同时执行检查由上述一个主表面的法线和{03-38}面的法线在到包括<01-10>方向和<0001>方向的面的正交投影中形成的角度是否是0.5°或更小的步骤和检查在到包括<-2110>方向和<0001>方向的面的正交投影中的角度是否为10°或更小的步骤。
在用于制造碳化硅衬底的方法中，该衬底可具有50.8mm或更大的直径。通过这种方式，可以制造能够在使用该碳化硅衬底制造半导体器件时提高效率的碳化硅衬底。
用于制造该碳化硅衬底的方法可以进一步包括以下步骤：在分开制备的基础衬底上布置获得的衬底；和将基础衬底和该衬底彼此连接。
因此，可以制造包括基础层和形成在基础层上的单晶碳化硅层的上述碳化硅衬底，其中上述一个主表面是单晶碳化硅层的与基础层相反的表面。
制造碳化硅衬底的方法可进一步包括在这一个主表面上形成外延生长层的步骤。通过这种方式，可以制造有利于使用这种碳化硅衬底制造半导体器件的碳化硅衬底。
根据本发明的用于制造半导体器件的方法包括以下步骤：使用本发明的包括形成外延生长层的步骤的用于制造碳化硅衬底的上述方法，制备碳化硅衬底；并且在该外延生长层上形成电极。通过这种方式，可以制造本发明的具有稳定特性的半导体器件。
应该注意，在制造半导体器件时，通常不使用在距碳化硅衬底的外周2mm内的区域。因此，在除了距外周2mm内区域之外的区域中，可以实现对于由该一个主表面的法线和{03-38}面的法线形成的角度的上述条件。
发明的有利效果
从以上描述显然地，根据本发明中的碳化硅衬底、半导体器件及其制造方法，可以提供一种实现半导体器件的沟道迁移率提高和稳定特性两者的碳化硅衬底、半导体器件及其制造方法。
附图说明
图1是示出碳化硅衬底的结构的示意性横截面图。
图2是示出碳化硅衬底的结构的示意性横截面图。
图3是示意性示出用于制造碳化硅衬底的方法的流程图。
图4是示出垂直型MOSFET的结构的示意性横截面图。
图5是示意性示出用于制造垂直型MOSFET的方法的流程图。
图6是用于示出用于制造垂直型MOSFET的方法的示意性横截面图。
图7是用于示出用于制造垂直型MOSFET的方法的示意性横截面图。
图8是用于示出用于制造垂直型MOSFET的方法的示意性横截面图。
图9是用于示出用于制造垂直型MOSFET的方法的示意性横截面图。
图10是示出第三实施例中的碳化硅衬底的结构的示意性横截面图。
图11是示意性示出第三实施例中的用于制造碳化硅衬底的方法的流程图。
图12示出了与{03-38}面的偏离角和载流子浓度偏离之间的关系。
具体实施方式
下面参考附图描述本发明的实施例。应该注意，在下面提到的附图中，对相同或相应的部分给出相同的附图标记，并且不再重复描述。此外，在本说明书中，单个取向由[]表示，集合取向（group orientation）由<>表示，并且单个面由()表示，并且集合面（group plane）由{}表示。另外，负指数应当是结晶学地通过在数字上放置“-”（横杠）来表示，但是在本说明书中是在数字前面放置负号来表示。
（第一实施例）
首先，将描述本发明的第一实施例，其是本发明的一个实施例。参考图1，本实施例中的碳化硅衬底1是由碳化硅制成的。在碳化硅衬底1中，碳化硅衬底1的一个主表面1A的法线和{03-38}面的法线在到包括<01-10>方向和<0001>方向的面的正交投影中形成0.5°或更小的角度。
因此，当使碳化硅衬底1的主表面1A适合于对应接近构成该碳化硅衬底的碳化硅的{03-38}面的面，并且在主表面1A上形成外延生长层，以制作诸如MOSFET或IGBT的半导体器件时，其沟道区形成为包括接近{03-38}面的面。结果，可以提高半导体器件的沟道迁移率。
此外，当主表面1A的法线和{03-38}面的法线，在到包括<01-10>方向和<0001>方向的面的正交投影中，形成0.5°或更小的角度时，可以充分抑制使用这种碳化硅衬底制造的半导体器件中的载流子浓度变化。结果，本实施例的碳化硅衬底1是能够提高沟道迁移率和稳定特性两者的碳化硅衬底。
此外，在本实施例的碳化硅衬底1中，主表面1A的法线和{03-38}面的法线，在到包括<-2110>方向和<0001>方向的面的正交投影中，优选形成10°或更小的角度。
如上所述，在包括<01-10>方向和<0001>方向的面中的偏离对载流子浓度的变化（偏离）有非常大的影响。虽然比上述这种情况的影响小，但是由于在垂直于上述面并且包括<-2110>方向和<0001>方向的面中的偏离，产生的载流子密度也是变化的。当在包括<-2110>方向和<0001>方向的面中的偏离设定为10°或更小时，可以进一步抑制载流子浓度的变化。
此外，本实施例的碳化硅衬底1优选地具有50.8mm或更大的直径。通过使用具有这种大直径的碳化硅衬底1，可以提高制造半导体器件时的效率。
此外，参考图2，在本实施例中，可以采用包括形成在主表面1A上的外延生长层20的碳化硅衬底2。在这种情况下，在外延生长层20的主表面2A中，在到上述预定面的正交投影中，主表面2A的法线和{03-38}面的法线也形成落在满足上述条件的范围内的角度。结果，当使用该碳化硅衬底2制作半导体器件时，在半导体器件中也能够抑制载流子浓度的变化（偏离）。
下面描述用于制造本实施例中的碳化硅衬底的方法。参考图3，首先，作为步骤（S10），执行锭制备步骤。在该步骤（S10）中，制备由碳化硅制成的锭。具体地，例如，制备主表面对应于（0001）面的籽晶衬底。然后，在该主表面上，在[0001]方向上生长碳化硅单晶，由此制作了由碳化硅制成的锭。
接下来，作为步骤（S20），执行切割步骤。在该步骤（S20）中，切割在步骤（S10）中制备的锭，以获得衬底。具体地，例如，在如上所述地制备主表面对应于（0001）面的籽晶衬底并使其在[0001]方向上生长以制备锭的情况下，通过沿着相对于锭的{0001}面以预定角度倾斜的面切割锭，获得了具有接近{03-38}面的主表面的衬底。在这种情况下，通过使获得的衬底具有50.8mm或更大的直径，在使用由本实施例中的用于制造碳化硅衬底的方法获得的碳化硅衬底制造半导体器件时，可以提高效率。
接下来，作为步骤（S30），执行抛光步骤。在该步骤（S30）中，将在步骤（S20）中获得的衬底的主表面抛光并平滑。
接下来，作为步骤（S40），执行面取向检查步骤。在该步骤（S40）中，检查获得的衬底的至少一个主表面的法线和{03-38}面的法线在到包括<01-10>方向和<0001>方向的面的正交投影中是否形成0.5°或更小的角度（偏离角）。具体地，因为碳化硅单晶的{03-38}面是具有禁带中的能级的面，所以例如可以通过使用（1-102）面作为衍射面的X射线衍射方法检查衬底主表面的面取向。这里，在使用以Cu（铜）作为靶的X射线衍射装置的情况下，（1-102）面和{03-38}面形成7.4°的角。考虑到这一点，可以计算上述偏离角。
另外，在步骤（S40）中，优选的是检查获得的衬底的主表面的法线和{03-38}面的法线在到包括<-2110>方向和<0001>方向的面的正交投影中是否形成10°或更小的角度。对由衬底主表面的法线和{03-38}面的法线形成的角度的检查可以分开或同时进行。
由于步骤（S40），如果角度条件不满足，该衬底被筛选出。如果满足条件，该衬底被视为产品。通过上述过程，完成了用于制造本实施例中碳化硅衬底的方法，由此获得了本实施例的碳化硅衬底1。
另外，作为步骤（S50），可以执行外延生长步骤。在该步骤（S50）中，在步骤（S40）中获得的碳化硅衬底1的一个主表面1A上形成外延生长层20（见图1和图2）。通过这种方式，获得了本实施例中包括外延生长层20的碳化硅衬底2。
（第二实施例）
作为第二实施例，下面描述使用本发明的上述碳化硅衬底制作的一个示例性的半导体器件。参考图4，根据本实施例的半导体器件101是垂直型DiMOSFET（双注入MOSFET），并且具有：衬底102、缓冲层121、击穿电压保持层122、p区123、n+区124、p+区125、氧化物膜126、源电极111、上部源电极127、栅电极110和形成在衬底102背表面上的漏电极112。具体地，由碳化硅制成的缓冲层121形成在由n型导电性的碳化硅制成的衬底102的表面上。制备本发明的碳化硅衬底，包括在第一实施例中描述的碳化硅衬底1，作为衬底102。在采用第一实施例中的碳化硅衬底1的情况下，缓冲层121形成在碳化硅衬底1的主表面1A上。缓冲层121具有n型导电性，并且例如具有0.5μm的厚度。此外，缓冲层121中的n型导电性杂质例如具有5×1017cm-3的浓度。击穿电压保持层122形成在缓冲层121上。击穿电压保持层122是由n型导电性的碳化硅制成的，并且例如具有10μm的厚度。此外，击穿电压保持层122包含例如浓度为5×1015cm-3的n型导电性杂质。
击穿电压保持层122具有其中以间隔形成p型导电性的p区123的表面。在每个p区123中，n+区124形成在p区123的表层上。此外，在邻近n+区124的位置上，形成p+区125。氧化物膜126形成为在一个p区123中的n+区124、p区123、两个p区123之间的击穿电压保持层122的暴露部分、另一个p区123和该另一个p区123中的n+区124上延伸。在氧化物膜126上，形成栅电极110。此外，源电极111形成在n+区124和p+区125上。在源电极111上，形成了上部源电极127。而且，漏电极112形成在衬底102的背表面上，即，形成在与上面形成缓冲层121的表面相反的表面上。
本实施例中的半导体器件101采用本发明的碳化硅衬底，包括第一实施例中描述的碳化硅衬底1，作为衬底102。也就是，半导体器件101包括：用作碳化硅衬底的衬底102；缓冲层121和击穿电压保持层122，两者都用作形成在衬底102上和衬底102上方的外延生长层；和形成在击穿电压保持层122上的源电极111和栅电极110。衬底102是本发明的碳化硅衬底。
这里，如上所述，本发明的碳化硅衬底是能够提高半导体器件的沟道迁移率和稳定特性两者的碳化硅衬底。因此，半导体器件101是具有高沟道迁移率和稳定特性的半导体器件。更具体地，因为衬底102的主表面对应接近{03-38}面的面，所以作为外延生长层的击穿电压保持层122的主表面122A也对应于接近{03-38}面的面。结果，沟道区（与设置在每个P区123中的栅电极110正下方的氧化物膜126接触的区域）中的迁移率高。此外，因为适当抑制了衬底102的主表面中与{03-38}面的偏离，所以在缓冲层121、击穿电压保持层122、p区123、n+区124、p+区125等中充分抑制了载流子浓度的变化（偏离）。结果，半导体器件101是具有稳定的诸如阈值电压和击穿电压的特性的MOSFET。
参考图5至图9，下面描述用于制造图4中示出的半导体器件101的方法。参考图5，首先，执行碳化硅衬底制备步骤（S110）。这里，制备由碳化硅制成的衬底102（见图6）。制备本发明的碳化硅衬底，包括在第一实施例中描述的碳化硅衬底1，作为衬底102。
例如，可以采用具有n型导电性并且具有0.02Ωcm衬底阻抗的衬底，作为衬底102（见图6）。
接下来，如图5所示，执行外延层形成步骤（S120）。具体地，在衬底102的表面上形成缓冲层121。缓冲层121形成在用作衬底102的碳化硅衬底1的主表面1A上（见图1）。形成例如由n型导电性的碳化硅制成且具有0.5μm的厚度的外延层作为缓冲层121。缓冲层121包含例如密度为5×1017cm-3的导电杂质。然后，在缓冲层121上，形成击穿电压保持层122，如图6所示。作使用外延生长方法形成由n型导电性的碳化硅制成的层为击穿电压保持层122。例如，击穿电压保持层122可以具有10μm的厚度。此外，击穿电压保持层122包含例如密度为5×1015cm-3的n型导电性的杂质。
接下来，如图5所示，执行注入步骤（S130）。具体地，使用通过光刻和蚀刻形成的氧化物膜作为掩膜，将p型导电性的杂质注入到击穿电压保持层122中，由此形成了p区123，如图7所示。此外，在移除如此使用的氧化物膜之后，通过光刻和蚀刻形成具有新图案的氧化物膜。利用该氧化物膜作为掩膜，向预定区域中注入n型导电性的导电杂质，以形成n+区124。用相同的方式，注入p型导电性的导电杂质，以形成p+区125。结果，获得了图7中示出的结构。
在上述注入步骤之后，执行活化退火工艺。例如，可以在采用氩气作为气氛气体，加热温度设定为1700℃，加热时间设定为30分钟的条件下进行活化退火工艺。这里，因为适当抑制了衬底102的主表面中与{03-38}面的偏离，所以可以充分实现活化，由此获得了接近目标值的载流子浓度。
接下来，执行栅极绝缘膜形成步骤（S140），如图5所示。具体地，如图8所示，形成氧化物膜126，以覆盖击穿电压保持层122、p区123、n+区124和p+区125。例如，可以执行干法氧化（热氧化）作为用于形成氧化物膜126的条件。该干法氧化可以在加热温度设定为1200℃且加热时间设定为30分钟的条件下执行。
其后，执行氮退火步骤（S150），如图5所示。具体地，在一氧化氮（NO）的气氛气体中执行退火工艺。例如，该退火工艺的温度条件如下：加热温度是1100℃，并且加热时间是120分钟。结果，氮原子被引入到布置在氧化物膜126下方的击穿电压保持层122、p区123、n+区124和p+区125中的每一个之间与氧化物膜126的界面附近。此外，在使用一氧化氮的气氛气体的退火步骤之后，可以使用作为惰性气体的氩（Ar）气执行另外的退火。具体地，使用氩气的气氛气体，可以在加热温度设定为1100℃且加热时间设为60分钟的条件下执行另外的退火。
接下来，如图5所示，执行电极形成步骤（S160）。具体地，借助光刻的方式，在氧化物膜126上形成具有图案的抗蚀剂膜。使用该抗蚀剂膜作为掩膜，通过蚀刻移除在n+区124和p+区125上的氧化物膜的一部分。之后，在该抗蚀剂膜上形成诸如金属的导电膜，并形成为在氧化物膜126的开口中与n+区124和p+区125接触。之后，移除该抗蚀剂膜，由此移除（剥离）了位于抗蚀剂膜上的导电膜部分。这里，例如可以使用镍（Ni）作为导体。结果，如图9所示，可以获得源电极111。应该注意，在这种情况下，优选执行用于合金化的热处理。具体地，使用作为惰性气体的氩（Ar）气的气氛气体，例如，在加热温度设定为950℃且加热时间设定为2分钟的情况下，执行热处理（合金化处理）。
之后，在源电极111上，形成上部源电极127（见图4）。此外，在氧化物膜126上形成栅电极110（见图4）。此外，形成漏电极112（见图4）。通过这种方式，可以获得图4中示出的半导体器件101。
应该注意，在第二实施例中，示出了垂直型MOSFET，作为可以使用本发明的碳化硅衬底制作的一个示例性半导体器件，但是可以制作的半导体器件不限于此。例如，使用本发明的碳化硅衬底，可以制作其它半导体器件，诸如IGBT（绝缘栅双极晶体管）。
还应该注意，{03-38}面优选地是（0-33-8）面。从而，在使用碳化硅衬底制作MOSFET等的情况下，可以进一步提高沟道迁移率。这里，六方晶的单晶碳化硅的（0001）面定义为硅面，而（000-1）面定义为碳面。换句话说，{03-38}面优选地是碳面侧的面。
应该注意，考虑到对功率器件的应用，构成碳化硅衬底的碳化硅优选地具有4H多型。
（第三实施例）
下面描述第三实施例，其是根据本发明的碳化硅衬底的另一个实例。第三实施例中的碳化硅衬底具有与第一实施例的碳化硅衬底基本相同的结构，并且提供基本相同的效果。然而，参考图10和图1，第三实施例的碳化硅衬底与第一实施例的碳化硅衬底的不同在于第三实施例的碳化硅衬底包括基础层11和单晶碳化硅层12。
具体地，参考图10，第三实施例中的碳化硅衬底1包括基础层11和形成在基础层11上的单晶碳化硅层12。单晶碳化硅层12中的每一个具有与基础层11侧相反的并且对应于第一实施例中的主表面1A的主表面12A。
在本实施例的碳化硅衬底1中，采用廉价的基础衬底作为基础层11，诸如具有高缺陷密度的由单晶碳化硅制成的衬底或多晶碳化硅衬底，或由金属制成的基础衬底。在这种基础层11上，布置由质量优良的碳化硅单晶制成的衬底，以形成单晶碳化硅层12。从而，本实施例的碳化硅衬底1是降低了制造成本获得的碳化硅衬底。此外，构造本实施例的碳化硅衬底1，以便在平面图中看时，多个单晶碳化硅层12并排布置在具有大直径的基础层11上。结果，本实施例的碳化硅衬底1可以以降低的制造成本获得，并且具有大直径。
下面描述用于制造本实施例的碳化硅衬底的方法。参考图11，在用于制造本实施例的碳化硅衬底的方法中，首先，如第一实施例，执行步骤（S10）和（S20）。之后，作为步骤（S21），执行单晶衬底成形步骤。在该步骤（S21）中，将由步骤（S10）和（S20）获得的衬底成形成适合形成图10所示的单晶碳化硅层12的形状。具体地，例如，通过将由步骤（S10）和（S20）获得的衬底成形，制备多个四边形的衬底。
接下来，作为步骤（S22），执行粘合步骤。在该步骤（S22）中，当在平面图中看时，将在步骤（S21）中制作的多个衬底例如以矩阵的形式并排布置在分开制备的基础衬底上。之后，通过执行预定温度的热处理，在步骤（S21）中制作的衬底与基础衬底连接并结合，由此获得了如图10所示的从平面图上看时多个单晶碳化硅层12并排布置在基础层11上的结构。
之后，通过与上述实施例相同的方式执行步骤（S30）和（S40），完成了图10所示的第三实施例的碳化硅衬底1。此外，如第一实施例，通过执行步骤（S50），可以在单晶碳化硅层12上形成外延生长层。
在第三实施例中，说明了基础层11和单晶碳化硅层12借助加热的方式直接彼此连接，但是它们可以经由诸如粘合剂的中间层彼此连接。
（实例1）
进行实验，以检验碳化硅衬底的主表面相对于{03-38}面的偏离角与形成在碳化硅衬底上的外延生长层中载流子浓度的偏离之间的关系。
首先，制备多个碳化硅衬底，其具有由各自主表面的法线和{03-38}面的法线在到包括<01-10>方向和<0001>方向的面的正交投影中形成的不同角度。之后，在主表面中的每一个上，形成外延生长层，以具有以1×1016cm-3的载流子浓度引入其中的杂质，由此获得了样品。之后，测量每个样品的外延生长层中的载流子浓度，以计算与上述目标值（1×1016cm-3）的偏离。在图12中示出了实验的结果。在图12中，水平轴代表由主表面的法线和{03-38}面的法线在到包括<01-10>方向和<0001>方向的面的正交投影中形成的角度（偏离角）。垂直轴代表载流子浓度与目标值（1×1016cm-3）的偏离的比率（载流子浓度的偏离）。
参考图12，随着偏离角变小，载流子浓度的偏离突然减小。可以确定，通过将偏离角设定为0.5°或更小，可以充分抑制载流子浓度的偏离。
这里公开的实施例和实例在任何方面都是说明性的而非限制性的。本发明的范围由权利要求项来限定，而不是由上述实施例限定，并且意图包括在与权利要求项等效的范围和含义内的任何修改。
工业适用性
本发明中的碳化硅衬底、半导体器件及其制造方法，可以特别有利地适用于实现包括碳化硅衬底的半导体器件的稳定特性所需的碳化硅衬底、半导体器件及其制造方法。
附图标记
1，2：碳化硅衬底；1A，2A：主表面；11：基础层；12：单晶碳化硅层；12A：主表面；20：外延生长层；101：半导体器件；102：衬底；110：栅电极；111：源电极；112：漏电极；121：缓冲层；122：击穿电压保持层；123：p区；124：n+区；125：p+区；126：氧化物膜；127：上部源电极。

Claims (12)

1.一种碳化硅衬底（1），其中所述碳化硅衬底（1）是由碳化硅制成的，并且所述碳化硅衬底（1）的至少一个主表面（1A）的法线和{03-38}面的法线在到包括<01-10>方向和<0001>方向的面的正交投影中形成0.5°或更小的角度。
2.根据权利要求1所述的碳化硅衬底（1），其中所述一个主表面（1A）的法线和{03-38}面的法线在到包括<-2110>方向和<0001>方向的面的正交投影中形成10°或更小的角度。
3.根据权利要求1所述的碳化硅衬底（1），其中所述碳化硅衬底（1）具有50.8mm或更大的直径。
4.根据权利要求1所述的碳化硅衬底（1），包括：
基础层（11）；以及
单晶碳化硅层（12），所述单晶碳化硅层（12）形成在所述基础层（11）上，其中
所述一个主表面（1A）是所述单晶碳化硅层（12）的与所述基础层（11）相反的表面（12A）。
5.根据权利要求1所述的碳化硅衬底（2），进一步包括形成在所述一个主表面（1A）上的外延生长层（20）。
6.一种半导体器件（101），包括：
权利要求5中所述的碳化硅衬底（102、121、122）；以及
电极（111），所述电极（111）形成在所述外延生长层（121、122）上。
7.一种用于制造碳化硅衬底（1）的方法，包括以下步骤：
制备由碳化硅制成的锭；
由所述锭获得衬底（1）；并且
检查获得的所述衬底（1）的至少一个主表面（1A）的法线和{03-38}面的法线在到包括<01-10>方向和<0001>方向的面的正交投影中是否形成0.5°或更小的角度。
8.根据权利要求7所述的用于制造碳化硅衬底（1）的方法，进一步包括检查获得的所述衬底（1）的所述一个主表面（1A）的法线和{03-38}面的法线在到包括<-2110>方向和<0001>方向的面的正交投影中是否形成10°或更小的角度的步骤。
9.根据权利要求7所述的用于制造碳化硅衬底（1）的方法，其中所述衬底（1）具有50.8mm或更大的直径。
10.根据权利要求7所述的用于制造碳化硅衬底（1）的方法，进一步包括以下步骤：
在分开制备的基础衬底（11）上，布置获得的所述衬底（12）；并且
将所述基础衬底（11）和所述衬底（12）彼此连接。
11.根据权利要求7所述的用于制造碳化硅衬底（1）的方法，进一步包括在所述一个主表面（1A）上形成外延生长层（20）的步骤。
12.一种用于制造半导体器件的方法（1），包括以下步骤：
使用如权利要求11中所述的用于制造碳化硅衬底（2）的方法，制备碳化硅衬底（1）；并且
在所述外延生长层（2）上形成电极（125）。
CN201180030749.5A 2010-07-29 2011-07-06 制造碳化硅衬底的方法和制造半导体器件的方法 Expired - Fee Related CN102959709B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010170346 2010-07-29
JP2010-170346 2010-07-29
PCT/JP2011/065470 WO2012014645A1 (ja) 2010-07-29 2011-07-06 炭化珪素基板および半導体装置ならびにこれらの製造方法

Publications (2)

Publication Number Publication Date
CN102959709A true CN102959709A (zh) 2013-03-06
CN102959709B CN102959709B (zh) 2016-05-18

Family

ID=45529863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180030749.5A Expired - Fee Related CN102959709B (zh) 2010-07-29 2011-07-06 制造碳化硅衬底的方法和制造半导体器件的方法

Country Status (6)

Country Link
US (1) US8969103B2 (zh)
JP (1) JP5928335B2 (zh)
CN (1) CN102959709B (zh)
DE (1) DE112011102528T5 (zh)
TW (1) TW201205803A (zh)
WO (1) WO2012014645A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111575786A (zh) * 2013-07-03 2020-08-25 住友电气工业株式会社 碳化硅单晶衬底

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5870898B2 (ja) * 2012-10-17 2016-03-01 住友電気工業株式会社 炭化珪素半導体装置
US9911838B2 (en) 2012-10-26 2018-03-06 Ixys Corporation IGBT die structure with auxiliary P well terminal
US8686513B1 (en) * 2012-10-26 2014-04-01 Ixys Corporation IGBT assembly having circuitry for injecting/extracting current into/from an auxiliary P well
JP6070155B2 (ja) * 2012-12-18 2017-02-01 住友電気工業株式会社 炭化珪素半導体装置
US20150236151A1 (en) * 2014-02-18 2015-08-20 General Electric Company Silicon carbide semiconductor devices, and methods for manufacturing thereof
TWI698912B (zh) 2018-09-03 2020-07-11 環球晶圓股份有限公司 磊晶基板及其製造方法
DE102019135490A1 (de) 2019-12-20 2021-06-24 Infineon Technologies Ag Ionenstrahl-implantationsverfahren und halbleitervorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261275A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk Ｍｏｓデバイス
US6734461B1 (en) * 1999-09-07 2004-05-11 Sixon Inc. SiC wafer, SiC semiconductor device, and production method of SiC wafer
JP2010041021A (ja) * 2008-07-07 2010-02-18 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4802380B2 (ja) 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
JP5017768B2 (ja) 2004-05-31 2012-09-05 富士電機株式会社 炭化珪素半導体素子
JP2007027630A (ja) * 2005-07-21 2007-02-01 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
JP2009130266A (ja) 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP5504597B2 (ja) 2007-12-11 2014-05-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP2009187966A (ja) * 2008-02-01 2009-08-20 Sumitomo Electric Ind Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734461B1 (en) * 1999-09-07 2004-05-11 Sixon Inc. SiC wafer, SiC semiconductor device, and production method of SiC wafer
JP2002261275A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk Ｍｏｓデバイス
JP2010041021A (ja) * 2008-07-07 2010-02-18 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111575786A (zh) * 2013-07-03 2020-08-25 住友电气工业株式会社 碳化硅单晶衬底

Also Published As

Publication number Publication date
JP5928335B2 (ja) 2016-06-01
DE112011102528T5 (de) 2013-06-27
US20130109110A1 (en) 2013-05-02
CN102959709B (zh) 2016-05-18
JPWO2012014645A1 (ja) 2013-09-12
WO2012014645A1 (ja) 2012-02-02
US8969103B2 (en) 2015-03-03
TW201205803A (en) 2012-02-01

Similar Documents

Publication Publication Date Title
CN102959709A (zh) 碳化硅衬底、半导体器件及其制造方法
US8283674B2 (en) Semiconductor device with silicon carbide channel
CN102160143B (zh) 制造半导体衬底的方法
JP3854508B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、およびＳｉＣウエハの製造方法
TWI440180B (zh) Silicon carbide semiconductor device and manufacturing method thereof
CN102150270B (zh) Mosfet和用于制造mosfet的方法
US20110006310A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2000319099A (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
CN102971853A (zh) 半导体器件及其制造方法
KR20120022952A (ko) 탄화규소 기판의 제조 방법 및 탄화규소 기판
JP7211456B2 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2007131504A (ja) ＳｉＣエピタキシャルウエーハおよびそれを用いた半導体デバイス
CN105448672A (zh) 碳化硅外延衬底及其制造方法以及碳化硅半导体器件
CN103582950A (zh) 半导体器件和用于制造半导体器件的方法
WO2011118101A1 (ja) 半導体装置およびその製造方法
KR20110118764A (ko) 탄화규소 기판 및 탄화규소 기판의 제조 방법
US9147731B2 (en) Silicon carbide semiconductor device and method for manufacturing same
CN101663741B (zh) 半导体器件和制造半导体器件的方法
CN102869816A (zh) 碳化硅衬底
JP2013128050A (ja) 半導体装置
EP2937905B1 (en) Silicon carbide semiconductor device
CN114600250A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP2020191385A (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体チップおよび炭化珪素半導体モジュール
JP2013129573A (ja) 半導体基板
JP2017031049A (ja) 半導体基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160518

Termination date: 20200706

CF01 Termination of patent right due to non-payment of annual fee