JP2010103514A - Ｓｏｉ基板の作製方法及び単結晶半導体層の作製方法 - Google Patents

Ｓｏｉ基板の作製方法及び単結晶半導体層の作製方法 Download PDF

Info

Publication number
JP2010103514A
JP2010103514A JP2009219954A JP2009219954A JP2010103514A JP 2010103514 A JP2010103514 A JP 2010103514A JP 2009219954 A JP2009219954 A JP 2009219954A JP 2009219954 A JP2009219954 A JP 2009219954A JP 2010103514 A JP2010103514 A JP 2010103514A
Authority
JP
Japan
Prior art keywords
single crystal
crystal semiconductor
semiconductor layer
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009219954A
Other languages
English (en)
Other versions
JP2010103514A5 (ja
JP5705426B2 (ja
Inventor
Akihisa Shimomura
明久 下村
Fumito Isaka
史人 井坂
Sho Kato
翔 加藤
Takashi Hirose
貴史 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009219954A priority Critical patent/JP5705426B2/ja
Publication of JP2010103514A publication Critical patent/JP2010103514A/ja
Publication of JP2010103514A5 publication Critical patent/JP2010103514A5/ja
Application granted granted Critical
Publication of JP5705426B2 publication Critical patent/JP5705426B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Abstract

【課題】きわめて良好な特性の単結晶半導体層をＣＭＰ処理や高温の熱処理無しに提供することを目的の一とする。又は、このような単結晶半導体層を有する半導体基板（又はＳＯＩ基板）を提供することを目的の一とする。
【解決手段】単結晶半導体層を有する基板の単結晶半導体層表面に、気相エピタキシャル成長法を用いて単結晶半導体層を形成し、絶縁層を介して気相エピタキシャル成長法を用いて形成された単結晶半導体層とベース基板とを貼り合わせ、単結晶半導体層と、気相エピタキシャル成長法を用いて形成された単結晶半導体層との界面において、これらを分離して、ベース基板上に絶縁層を介して単結晶半導体層を形成する。これにより、ＳＯＩ基板を作製することができる。
【選択図】図１

Description

本発明は、単結晶半導体層の作製方法に関する。特に、基板上に絶縁層を介して単結晶半導体層を作製する方法、すなわち、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の作製方法に関する。
近年、バルク状のシリコンウェハに代わり、絶縁表面に薄い単結晶半導体層が存在するＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いた集積回路が研究されている。ＳＯＩ基板を用いることで、トランジスタのドレインと半導体基板により形成される寄生容量を小さくすることができるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして大いに注目されている。
ＳＯＩ基板を製造する方法の一として、スマートカット（登録商標）と呼ばれる方法が知られている（例えば、特許文献１参照）。スマートカット法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、シリコンウェハにイオン注入法を用いて水素イオンを注入し、表面から所定の深さに微小気泡層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウェハを別のシリコンウェハに接合させる。その後、熱処理を行うことにより、水素イオンが注入されたシリコンウェハの一部が微小気泡層を境に薄膜状に分離し、接合させた別のシリコンウェハ上に単結晶シリコン層が形成される。ここで、スマートカット法は水素イオン注入剥離法と呼ぶこともある。
また、ＳＯＩ基板を製造する方法の他の一として、エルトランと呼ばれる方法が知られている（例えば、特許文献２参照）。エルトランは、シリコンウェハに陽極酸化を施して多孔質シリコン層を形成し、該多孔質シリコン層上にエピタキシャル成長法によって単結晶シリコン層を形成し、ついで、熱酸化膜を形成して別のシリコンウェハに貼り合わせ、エッチングやウォータージェットなどの方法を用いて多孔質シリコン層で分離して、シリコンウェハ上に単結晶シリコン層を形成する方法である。
なお、これらの方法では、単結晶シリコン層表面の平坦性向上や、単結晶シリコン層の欠陥修復のため、単結晶シリコン層の形成の後に、ＣＭＰ処理や高温（１２００℃以下程度）の熱処理が施されることになる。
特開平０５−２１１１２８号公報 特開平０５−２１７８２１号公報
上記のような方法で単結晶半導体層を形成しようとする場合には、ＣＭＰ処理や高温の熱処理が必須となるため、大型の半導体基板（ＳＯＩ基板）を安価に提供することは困難である。例えば、大面積を実現するための現実的な選択肢としては、単結晶半導体層の貼り合わせ先の基板（以下、ベース基板と呼ぶ。）にガラス基板を用いることが挙げられるが、このようなガラス基板は耐熱性の面で上記の要求を満たさない。また、ＣＭＰ処理は、表面研磨処理であるため、大面積を均一に処理することは極めて困難である。
上記問題に鑑み、開示する発明の一態様では、良好な特性の単結晶半導体層をＣＭＰ処理や高温の熱処理無しに提供することを目的の一とする。又は、このような単結晶半導体層を有する半導体基板（又はＳＯＩ基板）を提供することを目的の一とする。
開示する発明の一態様では、単結晶半導体基板上に気相エピタキシャル成長法によって単結晶半導体層を形成する。この際、単結晶半導体層の圧縮応力が高くなる条件で、上記の単結晶半導体層を形成する。これによって、単結晶半導体基板と単結晶半導体層との界面において単結晶半導体層を分離することができる。ここで、気相エピタキシャル成長法とは、基礎となる結晶の原子配列等を保ったまま結晶成長させる方法のうち、原料としてガスを用いるものをいう。
開示する発明の一態様であるＳＯＩ基板の作製方法の一は、単結晶半導体層を有する基板の単結晶半導体層表面に、気相エピタキシャル成長法を用いて単結晶半導体層を形成し、絶縁層を介して気相エピタキシャル成長法を用いて形成された単結晶半導体層とベース基板とを貼り合わせ、単結晶半導体層と、気相エピタキシャル成長法を用いて形成された単結晶半導体層との界面において、これらを分離して、ベース基板上に絶縁層を介して単結晶半導体層を形成することを特徴としている。
開示する発明の別の一態様であるＳＯＩ基板の作製方法の一は、単結晶半導体基板の表面に、気相エピタキシャル成長法を用いて単結晶半導体層を形成し、絶縁層を介して気相エピタキシャル成長法を用いて形成された単結晶半導体層とベース基板とを貼り合わせ、単結晶半導体基板と気相エピタキシャル成長法を用いて形成された単結晶半導体層との界面において、これらを分離して、ベース基板上に絶縁層を介して単結晶半導体層を形成することを特徴としている。
なお、上記において、単結晶半導体基板として単結晶シリコン基板を用い、気相エピタキシャル成長法を用いて形成された単結晶半導体層として単結晶シリコン層を形成することができる。また、単結晶シリコン層は、シラン系ガスと水素との混合ガスを原料ガスとして用いて形成され、原料ガスにおいて、シラン系ガスの流量比に対する水素の流量比を４倍以上１０倍以下（５倍以上７倍以下）とすることが好ましい。
また、上記において、ベース基板として、ガラス基板を用いると良い。
開示する発明の一態様である単結晶半導体層の作製方法の一は、単結晶半導体基板の表面に、気相エピタキシャル成長法を用いて単結晶半導体層を形成し、単結晶半導体基板及び気相エピタキシャル成長法を用いて形成された単結晶半導体層を加熱処理によって所定の温度に保持した状態で、気相エピタキシャル成長法を用いて形成された単結晶半導体層上に金属を含有する材料を塗布して金属層を形成し、その後、単結晶半導体基板、気相エピタキシャル成長法を用いて形成された単結晶半導体層及び金属層を冷却することにより、単結晶半導体基板と気相エピタキシャル成長法を用いて形成された単結晶半導体層との界面において、これらを分離して、金属層と気相エピタキシャル成長法を用いて形成された単結晶半導体層の積層構造体を形成し、その後、積層構造体から金属層を除去することを特徴としている。
なお、上記においても、単結晶半導体基板として単結晶シリコン基板を用い、気相エピタキシャル成長法を用いて形成された単結晶半導体層として単結晶シリコン層を形成することができる。また、単結晶シリコン層は、シラン系ガスと水素との混合ガスを原料ガスとして用いて形成され、原料ガスにおいて、シラン系ガスの流量比に対する水素の流量比を４倍以上１０倍以下（５倍以上７倍以下）とすることが好ましい。また、上記の金属を含有する材料としては、アルミニウム又は銅を含む材料を用いることが好ましい。
なお、本明細書において単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同じ方向を向いている結晶のことをいい、かつ結晶と結晶との間に結晶粒界が存在しない結晶である。なお、本明細書では、結晶欠陥やダングリグボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶であるものは単結晶とする。また、単結晶半導体層の再単結晶化とは、単結晶構造の半導体層が、その単結晶構造と異なる状態（例えば、液相状態）を経て、再び単結晶構造になることをいう。あるいは、単結晶半導体層の再単結晶化とは、単結晶半導体層を再結晶化して、単結晶半導体層を形成するということもできる。
また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置に含まれる。
また、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等がある。
開示する発明の一態様では、気相エピタキシャル成長法によって形成された単結晶半導体層の応力を利用して、単結晶半導体基板から単結晶半導体層を分離している。これにより、単結晶半導体層自体には欠陥などが発生しないため、高温の熱処理が不要である。また、分離後の単結晶半導体層は平坦性が高いため、ＣＭＰ処理などの平坦化処理が不要となる。このように、本発明を用いることで、半導体基板（ＳＯＩ基板）の大面積化が容易となる。
また、開示する発明の一態様では、気相エピタキシャル成長法によって形成された単結晶半導体層を単結晶半導体基板との界面において分離する方法を用いているため、単結晶半導体基板自体の厚みは減少せず、単結晶半導体基板を繰り返して用いることができる。
本発明の半導体基板の作製方法の一例を示す断面図である。 本発明の半導体基板の作製方法の別の一例を示す断面図である。 本発明の単結晶半導体層の作製方法の一例を示す断面図である。 本発明の単結晶半導体層の作製方法の別の一例を示す断面図である。 トランジスタの作製方法の一例を示す断面図である。 トランジスタの作製方法の一例を示す断面図である。 トランジスタの平面図及び断面図である。 光電変換装置の作製方法の一例を示す断面図である。 光電変換装置の作製方法の別の一例を示す断面図である。 半導体装置を用いた電子機器を示す図である。 半導体装置を用いた電子機器を示す図である。
以下に、実施の形態を図面に基づいて説明する。但し、発明は多くの異なる態様で実施することが可能であり、発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、半導体基板（ＳＯＩ基板）の作製方法の一例に関して図面を参照して説明する。具体的には、ベース基板上に単結晶半導体層が設けられた半導体基板を作製する場合について説明する。
まず、ベース基板１００と単結晶半導体基板１１０とを準備する（図１（Ａ）、図１（Ｂ）参照）。
ベース基板１００としては、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。なお、上記ガラス基板においては、一般に、ホウ酸（Ｂ２Ｏ３）を多く含有させることでガラスの耐熱性が向上するが、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いると良い。他にも、ベース基板１００として単結晶半導体基板（例えば、単結晶シリコン基板等）を用いてもよい。本実施の形態では、ベース基板１００としてガラス基板を用いる場合について説明する。ベース基板１００として大面積化が可能で安価なガラス基板を用いることにより、低コスト化を図ることができる。
上記ベース基板１００に関しては、その表面をあらかじめ洗浄しておくことが好ましい。具体的には、ベース基板１００に対して、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行う。このような洗浄処理を行うことによって、ベース基板１００表面の平坦性向上や、ベース基板１００表面に残存する研磨粒子の除去などが可能である。
単結晶半導体基板１１０としては、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物単結晶半導体基板を用いることもできる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、単結晶半導体基板１１０の形状は円形に限られず、例えば、矩形等に加工して用いることも可能である。また、単結晶半導体基板１１０は、ＣＺ法やＦＺ（フローティングゾーン）法を用いて作製することができる。
なお、開示する発明の一態様は、単結晶半導体基板１１０の表層部分の結晶性や平坦性といった特徴を利用するものであるから、その表面の性質が、単結晶半導体基板と大きく変わらないものであれば上述の基板に限らず用いることができる。例えば、ガラス基板や石英基板、シリコン基板などの上に絶縁層を介して単結晶半導体層が設けられた構成の基板（いわゆるＳＯＩ基板など）を用いても良い。
次に、単結晶半導体基板１１０上に、気相エピタキシャル成長法によって単結晶半導体層１１２を形成する（図１（Ｃ）参照）。
上記の単結晶半導体層１１２は、単結晶半導体基板１１０と同様の材料を用いて形成すれば良いが、例えば、単結晶シリコン層を形成する場合には、シラン系ガス（珪素の水素化合物を含むガス、代表的にはモノシランやジシラン）と水素との混合ガスを原料ガスとする気相成長法（ＣＶＤ法などを含む）を用いて形成することができる。
上記気相エピタキシャル成長に用いる原料ガスは、シラン系ガスに対して、流量比で４倍以上１０倍以下、好ましくは５倍以上７倍以下の水素を含むガスを用いることが好ましい。つまり、シラン系ガスの水素希釈比（水素／シラン系ガス）を４倍以上１０倍以下、好ましくは５倍以上７倍以下とする。シラン系ガスは代表的にはシランであり、その他ジシラン（Ｓｉ２Ｈ６）などを用いることもできる。また、原料ガスに、希ガスを添加してもよい。
エピタキシャル成長に使用するプラズマＣＶＤ装置としては、電力周波数が１０ＭＨｚ以上２００ＭＨｚ以下、代表的には１３．５６ＭＨｚ或いは６０ＭＨｚの高周波（ＲＦ）プラズマＣＶＤ装置や、電力周波数が１ＧＨｚ以上５ＧＨｚ以下、代表的には２．４５ＧＨｚのマイクロ波プラズマＣＶＤ装置などを用いることができる。
単結晶半導体層１１２の圧縮応力が高くなるような気相エピタキシャル成長の条件は適宜設定することができるが、一例としては、原料ガスとしてシランと水素の混合ガスを用い、シランと水素の流量（ｓｃｃｍ）比をＳｉＨ４：Ｈ２＝２５（ｓｃｃｍ）：１５０（ｓｃｃｍ）、基板温度を２８０℃、高周波電源の出力を３０Ｗ、電力周波数を２７ＭＨｚとすればよい。このような条件（特に流量比）で形成した単結晶半導体層１１２は圧縮応力が高く、単結晶半導体基板１１０との界面で容易に分離することができるようになる。なお、成膜の際の基板温度を２００℃以上３００℃以下程度とした場合には、欠陥の少ない良好な単結晶半導体層１１２を得ることができる。また、原料ガスの総流量を増大させることにより、成膜に掛かる時間を低減し、結晶性を向上させることが可能である。
単結晶半導体層１１２の膜厚は、適宜必要な大きさとすればよいが、膜厚を増大させた場合にはそれに従って圧縮応力が大きくなる傾向にあるため、単結晶半導体基板１１０と単結晶半導体層１１２との界面での分離をより容易なものとすることができる。例えば、単結晶半導体層１１２の厚さは、１００ｎｍ以上１０μｍ以下程度とすればよい。
なお、単結晶半導体層１１２のエピタキシャル成長を行う前には、単結晶半導体基板１１０表面に形成されている自然酸化膜などは除去しておく必要がある。これは、単結晶半導体基板１１０表面に酸化膜などが存在する場合には、エピタキシャル成長が進行しないためである。このような酸化膜の除去は、フッ酸系の溶液を用いて行うことができる。具体的には、フッ酸（又は希フッ酸）により単結晶半導体基板１１０の表面が撥水性を示すまで処理すればよい。同様に、汚染物除去の観点からは、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）などを用いて単結晶半導体基板１１０の表面を洗浄しておくことが好ましい。
次に、単結晶半導体層１１２上に、絶縁層１１４を形成する（図１（Ｄ）参照）。絶縁層１１４は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁層を単層で、又は積層させて形成することができる。これらの膜は、熱酸化法、ＣＶＤ法、スパッタリング法等を用いて形成することができる。
本明細書中において、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は、１００原子％を超えない。
なお、本実施の形態で示す半導体基板を、太陽電池など、下部電極が必要な用途に用いる場合には、単結晶半導体層１１２上に電極として機能する導電層を形成した後、上記の絶縁層１１４を形成する構成とすればよい。また、前述の導電層や絶縁層１１４を形成する前に、単結晶半導体層１１２には不純物を添加しておいても良い。
その後、絶縁層１１４を介してベース基板１００と単結晶半導体基板１１０とを貼り合わせる（図１（Ｅ）参照）。そして、単結晶半導体層１１２を単結晶半導体基板１１０との界面で分離して、ベース基板１００上に単結晶半導体層１１２を設ける（図１（Ｆ）参照）。上記分離の方法として、基板分離装置などによる力学的方法（単純に引き剥がす方法）を用いることができる。また、ウォータージェットのように単結晶半導体層１１２と単結晶半導体基板１１０との界面に分離を促進させる処理を施す方法などを用いても良い。
なお、ベース基板１００と絶縁層１１４とを接合させた後には、接合強度を増加させるための熱処理を行っても良い。熱処理の温度は、適宜設定することができるが、高温（例えば６００℃以上）の熱処理を行う場合には単結晶半導体基板１１０と単結晶半導体層１１２との接合が強化されてしまい、界面での分離が困難となることがある点に留意すべきである。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
以上の工程により、極めて良好な特性の半導体基板（ＳＯＩ基板）を得ることができる。
なお、本実施の形態においては示していないが、上記の工程により得られた単結晶半導体層１１２に対して、レーザー光の照射処理を行っても良い。これにより、単結晶半導体層１１２中の欠陥をさらに低減し、表面の平坦性を向上させた単結晶半導体層を得ることができる。また、単結晶半導体層１１２に対して熱処理を施して、その欠陥を低減させても良い。
また、単結晶半導体層１１２の薄膜化のための処理や、平坦性をより一層向上させるための処理を行っても良い。該処理としては、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いることができる。
開示する発明の一態様では、気相エピタキシャル成長法によって形成された単結晶半導体層の応力を利用して、単結晶半導体基板から単結晶半導体層を分離している。これにより、単結晶半導体層自体には欠陥などが発生しないため、高温の熱処理が不要となる。また、分離後の単結晶半導体層は平坦性が高いため、ＣＭＰ処理などの平坦化処理が不要となる。このように、開示する発明の一態様によって、特性が良好で且つ大面積な半導体基板（ＳＯＩ基板）を提供することができる。
また、開示する発明の一態様では、気相エピタキシャル成長法によって形成された単結晶半導体層を単結晶半導体基板との界面において分離する方法を用いているため、単結晶半導体基板自体の厚みは減少せず、単結晶半導体基板を繰り返して用いることができる。
本実施の形態で示した構成は、本明細書の他の実施の形態又は実施例で示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体基板（ＳＯＩ基板）の作製方法の別の一例に関して図面を参照して説明する。
まず、ベース基板１００を準備する（図２（Ａ）参照）。ベース基板１００の詳細に関しては、実施の形態１を参照することができるため、ここでは省略する。
次に、ベース基板１００の表面に窒素含有層１０２（例えば、窒化シリコン膜（ＳｉＮｘ）や窒化酸化シリコン膜（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の窒素を含有する絶縁膜）を形成する（図２（Ｂ）参照）。
本実施の形態において形成される窒素含有層１０２は、後に単結晶半導体層を貼り合わせるための層（接合層）となる。また、窒素含有層１０２は、ベース基板に含まれるナトリウム（Ｎａ）等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層として機能する。
上述のように、本実施の形態では窒素含有層１０２を接合層として用いるため、その表面が所定の平坦性を有するように窒素含有層１０２を形成することが好ましい。具体的には、表面の平均面粗さ（Ｒａ）が０．５ｎｍ以下、自乗平均粗さ（Ｒｍｓ）が０．６０ｎｍ以下、より好ましくは、平均面粗さが０．３５ｎｍ以下、自乗平均粗さが０．４５ｎｍ以下となるように窒素含有層１０２を形成する。膜厚は、好ましくは１０ｎｍ以上２００ｎｍ以下、より好ましくは５０ｎｍ以上１００ｎｍ以下の範囲とする。このように、表面の平坦性を高めておくことにより、単結晶半導体層の接合不良を防止することができる。
次に、単結晶半導体基板１１０を準備する（図２（Ｃ）参照）。なお、本実施の形態においては、上記ベース基板１００に関する工程の後に、以下の単結晶半導体基板１１０に関する工程を行う構成を取っているが、これは説明の便宜上のものであり、開示する発明の一態様がこの順序に限定して解釈されるものではない。また、単結晶半導体基板１１０の詳細に関しては、実施の形態１を参照することができるため、ここでは省略する。
次に、単結晶半導体基板１１０上に、気相エピタキシャル成長法によって単結晶半導体層１１２を形成する（図２（Ｄ）参照）。
上記の単結晶半導体層１１２として、例えば、単結晶シリコン層を形成する場合には、シラン系ガス（代表的にはシラン）と水素との混合ガスを原料ガスとする気相成長法（ＣＶＤ法等を含む）を用いて形成することができる。単結晶半導体層１１２の作製方法の詳細については、実施の形態１を参照することができるため、ここでは省略する。
次に、単結晶半導体層１１２上に、絶縁層１１４を形成する（図２（Ｅ）参照）。
絶縁層１１４は、例えば、酸化シリコン膜、酸化窒化シリコン膜等を単層で、又は積層させて形成することができる。上記絶縁層１１４の作製方法としては、熱酸化法、ＣＶＤ法、スパッタリング法などがある。また、ＣＶＤ法を用いて絶縁層１１４を形成する場合には、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて酸化シリコン膜を形成することが、生産性の点から好ましい。
本実施の形態では、絶縁層１１４として、有機シランを用いて酸化シリコン膜を形成する。
なお、熱酸化法により絶縁層１１４を形成する場合には、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で単結晶半導体層１１２に熱酸化処理を行うことにより、塩素酸化された絶縁層１１４を形成することができる。この場合、絶縁層１１４は、塩素原子を含有した膜となる。
絶縁層１１４中に含有された塩素原子等のハロゲンは、絶縁層１１４に歪みを形成する。その結果、絶縁層１１４の水分に対する吸収割合が向上し、拡散速度が増大する。つまり、絶縁層１１４表面に水分が存在する場合に、当該表面に存在する水分を絶縁層１１４中に素早く吸収させ、拡散させることができる。また、絶縁層１１４にハロゲンを含有させることによって、外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を絶縁層１１４中に捕集して単結晶半導体層１１２が汚染されることを防止できる。また、ベース基板１００と貼り合わせた後に、ベース基板１００からのＮａ等の不純物を絶縁層１１４中に固定して、単結晶半導体層１１２が汚染されることを防止できる。
なお、本実施の形態で示す半導体基板を、太陽電池など、下部電極が必要な用途に用いる場合には、単結晶半導体層１１２上に電極として機能する導電層を形成した後、上記の絶縁層１１４を形成する構成とすればよい。また、前述の導電層や絶縁層１１４を形成する前に、単結晶半導体層１１２には不純物を添加しておいても良い。
次に、ベース基板１００の表面と単結晶半導体基板１１０の表面とを対向させ、窒素含有層１０２の表面と絶縁層１１４の表面とを接合させる（図２（Ｆ）参照）。
ここでは、ベース基板１００と単結晶半導体基板１１０を窒素含有層１０２と絶縁層１１４とを介して密着させた後、単結晶半導体基板１１０の一箇所に１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下程度の圧力を加える。すると、圧力を加えた部分から窒素含有層１０２と絶縁層１１４とが接合しはじめ、自発的に接合が形成されて全面におよぶ。この接合工程には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。
なお、ベース基板１００と単結晶半導体基板１１０との貼り合わせを行う前に、単結晶半導体基板１１０上に形成された絶縁層１１４と、ベース基板１００上に形成された窒素含有層１０２の表面処理を行うことが好ましい。表面処理としては、プラズマ処理、オゾン処理、メガソニック洗浄、２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）又はこれらの組み合わせを用いることができる。特に、窒素含有層１０２、絶縁層１１４の少なくとも一方の表面にプラズマ処理を行った後、オゾン処理、メガソニック洗浄、２流体洗浄等を行うことによって、窒素含有層１０２や絶縁層１１４の表面の有機物等のゴミを除去し、親水化することができる。その結果、窒素含有層１０２と絶縁層１１４との接合強度を向上させることができる。
ここで、オゾン処理の一例を説明する。例えば、酸素を含む雰囲気下で紫外線（ＵＶ）を照射することにより、被処理体表面にオゾン処理を行うことができる。酸素を含む雰囲気下で紫外線を照射するオゾン処理は、ＵＶオゾン処理または紫外線オゾン処理などとも言われる。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光と２００ｎｍ以上の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることができる。紫外線のうち１８０ｎｍ未満の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることもできる。
酸素を含む雰囲気下で、２００ｎｍ未満の波長を含む光および２００ｎｍ以上の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ１ｎｍ）→Ｏ（３Ｐ）＋Ｏ（３Ｐ） ・・・ （１）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３ ・・・ （２）
Ｏ３＋ｈν（λ２ｎｍ）→Ｏ（１Ｄ）＋Ｏ２ ・・・ （３）
上記反応式（１）において、酸素（Ｏ２）を含む雰囲気下で２００ｎｍ未満の波長（λ１ｎｍ）を含む光（ｈν）を照射することにより基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（２）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。そして、反応式（３）において、生成されたオゾン（Ｏ３）を含む雰囲気下で２００ｎｍ以上の波長（λ２ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素Ｏ（１Ｄ）が生成される。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともに、２００ｎｍ以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射（λ１＝１８５ｎｍ、λ２＝２５４ｎｍ）により行うことができる。
また、酸素を含む雰囲気下で、１８０ｎｍ未満の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ（３Ｐ） ・・・ （４）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３ ・・・ （５）
Ｏ３＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ２ ・・・ （６）
上記反応式（４）において、酸素（Ｏ２）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光を照射することにより、励起状態の一重項酸素Ｏ（１Ｄ）と基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（５）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。反応式（６）において、生成されたオゾン（Ｏ３）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射（λ３＝１７２ｎｍ）により行うことができる。
２００ｎｍ未満の波長を含む光により被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたはオゾンから生成された一重項酸素により被処理体表面に付着する有機物、または化学結合を切断した有機物などを酸化分解して除去することができる。上記のようなオゾン処理を行うことで、被処理体表面の親水性および清浄性を高めることができ、接合を良好に行うことができる。
酸素を含む雰囲気下で紫外線を照射することによりオゾンが生成される。オゾンは、被処理体表面に付着する有機物の除去に効果を奏する。また、一重項酸素も、オゾンと同等またはそれ以上に、被処理体表面に付着する有機物の除去に効果を奏する。オゾン及び一重項酸素は、活性状態にある酸素の例であり、総称して活性酸素とも言われる。上記反応式等で説明したとおり、一重項酸素を生成する際にオゾンが生じる、またはオゾンから一重項酸素を生成する反応もあるため、ここでは一重項酸素が寄与する反応も含めて、便宜的にオゾン処理と称する。
窒素含有層１０２と絶縁層１１４とを接合させた後には、接合強度を増加させるための熱処理を行っても良い。熱処理の温度は、適宜設定することができるが、高温（例えば６００℃以上）の熱処理を行う場合には単結晶半導体基板１１０と単結晶半導体層１１２との接合が強化されてしまい、界面での分離が困難となることがある点に留意すべきである。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
その後、単結晶半導体層１１２を単結晶半導体基板１１０との界面で分離して、ベース基板１００上に単結晶半導体層１１２を残存させる（図２（Ｇ）参照）。上記分離の方法として、基板分離装置などによる力学的方法（単純に引き剥がす方法）を用いることができる。また、ウォータージェットのように単結晶半導体層１１２と単結晶半導体基板１１０との界面に分離を促進させる処理を施す方法などを用いても良い。
以上の工程により、極めて良好な特性の半導体基板（ＳＯＩ基板）を得ることができる。
なお、本実施の形態においては示していないが、上記の工程により得られた単結晶半導体層１１２に対して、レーザー光の照射処理を行っても良い。これにより、単結晶半導体層１１２中の欠陥をさらに低減し、表面の平坦性を向上させた単結晶半導体層を得ることができる。また、単結晶半導体層１１２に対して熱処理を施して、その欠陥を低減させても良い。
また、単結晶半導体層１１２の薄膜化のための処理や、平坦性を一層向上させるための処理を行っても良い。該処理としては、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いることができる。
開示する発明の一態様では、気相エピタキシャル成長法によって形成された単結晶半導体層の応力を利用して、単結晶半導体基板から単結晶半導体層を分離している。これにより、単結晶半導体層自体には欠陥などが発生しないため、高温の熱処理が不要となる。また、分離後の単結晶半導体層は平坦性が高いため、ＣＭＰ処理などの平坦化処理が不要となる。このように、開示する発明の一態様によって、特性が良好で且つ大面積な半導体基板（ＳＯＩ基板）を提供することができる。
また、開示する発明の一態様では、気相エピタキシャル成長法によって形成された単結晶半導体層を単結晶半導体基板との界面において分離する方法を用いているため、単結晶半導体基板自体の厚みは減少せず、単結晶半導体基板を繰り返して用いることができる。
本実施の形態で示した構成は、本明細書の他の実施の形態又は実施例で示す構成と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、開示する発明の別の形態である単結晶半導体層の作製方法の一例に関して図面を参照して説明する。なお、本実施の形態に係る単結晶半導体層の作製方法は、実施の形態１や実施の形態２に係る半導体基板の作製方法を応用するものである。
まず、単結晶半導体基板１１０を準備する（図３（Ａ）参照）。単結晶半導体基板１１０の詳細については、実施の形態１などを参照することができるため、ここでは省略する。
次に、単結晶半導体基板１１０上に、気相エピタキシャル成長法によって単結晶半導体層１１２を形成する（図３（Ｂ）参照）。単結晶半導体層１１２の作製方法の詳細についても、実施の形態１などを参照することができる。
次に、単結晶半導体基板１１０及び単結晶半導体層１１２を加熱し、所定の温度に保持した状態で、単結晶半導体層１１２上に金属を含有する材料を塗布（又はスクリーン印刷）して、金属層１２０を形成する（図３（Ｃ）参照）。加熱温度は、金属層１２０を形成することができる温度であれば特に限定されない。金属層１２０は、アルミニウムや銅などの材料を用いて形成することができる。なお、本実施の形態では塗布法（又はスクリーン印刷法）によって金属層１２０を形成しているが、開示する発明の一態様はこれに限定されない。スパッタリング法などの方法を用いて形成しても良い。
その後、単結晶半導体基板１１０、単結晶半導体層１１２及び金属層１２０を冷却することで、単結晶半導体基板１１０と単結晶半導体層１１２との界面において単結晶半導体基板１１０と単結晶半導体層１１２とを分離して、金属層１２０と単結晶半導体層１１２の積層構造体を形成する（図３（Ｄ）参照）。冷却温度は特に限定されないが、例えば、室温程度とすることができる。もちろん、室温より低い温度にまで冷却しても良い。
上記の方法で単結晶半導体基板１１０から単結晶半導体層１１２を分離することができるのは、単結晶半導体材料と金属材料の熱膨張係数が大きく異なるためである。この原理により、金属層１２０を形成する際の温度と冷却後の温度との差が大きいほど、良好な分離が実現できると言える。
その後、金属層１２０を除去することで単結晶半導体層１１２（自立膜）を形成することができる（図３（Ｅ）参照）。なお、本実施の形態においては、最終的に金属層１２０を除去する構成を採用しているが、開示する発明の一態様はこれに限定されない。例えば、金属層１２０を電極などに利用する場合には、金属層１２０を除去せずに残存させる構成としても良い。また、形成された単結晶半導体層１１２は、そのまま用いても良いし、何らかの基板に貼り合わせて用いても良い。
なお、本実施の形態においては示していないが、基板分離装置などによる力学的方法（単純に引き剥がす方法）や、ウォータージェットのような分離を促進させる方法などを上記分離の際に併用しても良い。
また、本実施の形態においては示していないが、上記の工程により得られた単結晶半導体層１１２に対して、レーザー光の照射処理を行っても良い。これにより、単結晶半導体層１１２中の欠陥をさらに低減し、表面の平坦性を向上させた単結晶半導体層を得ることができる。また、単結晶半導体層１１２に対して熱処理を施して、その欠陥を低減させても良い。
また、単結晶半導体層１１２の薄膜化のための処理や、平坦性を一層向上させるための処理を行っても良い。該処理としては、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いることができる。
開示する発明の一態様では、気相エピタキシャル成長法によって形成された単結晶半導体層の応力を利用して、単結晶半導体基板から単結晶半導体層を分離している。これにより、単結晶半導体層自体には欠陥などが発生しないため、高温の熱処理が不要となる。また、分離後の単結晶半導体層は平坦性が高いため、ＣＭＰ処理などの平坦化処理が不要となる。このように、開示する発明の一態様によって、特性が良好で且つ大面積な単結晶半導体層を提供することができる。
また、開示する発明の一態様では、気相エピタキシャル成長法によって形成された単結晶半導体層を単結晶半導体基板との界面において分離する方法を用いているため、単結晶半導体基板自体の厚みは減少せず、単結晶半導体基板を繰り返して用いることができる。
本実施の形態で示した構成は、本明細書の他の実施の形態又は実施例で示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、単結晶半導体層の作製方法の別の一例に関して図面を参照して説明する。なお、本実施の形態に係る単結晶半導体層の作製方法は、実施の形態１や実施の形態２に係る半導体基板の作製方法を応用するものである。
まず、単結晶半導体基板１１０を準備する（図４（Ａ）参照）。単結晶半導体基板１１０の詳細については、実施の形態１などを参照することができるため、ここでは省略する。
次に、単結晶半導体基板１１０上に、気相エピタキシャル成長法によって単結晶半導体層１１２を形成する（図４（Ｂ）参照）。単結晶半導体層１１２の作製方法の詳細についても、実施の形態１などを参照することができる。なお、本実施の形態においては、単結晶半導体層１１２を十分に厚く形成する。具体的には５μｍ以上（１００μｍ以下）の厚さで形成する。このように単結晶半導体層１１２を厚く形成することで、圧縮応力を十分に高めることができるため、単結晶半導体基板１１０と単結晶半導体層１１２の自発的な分離が可能になる（図４（Ｃ）および図４（Ｄ）参照）。また、単結晶半導体層１１２を十分に厚く形成することで、単結晶半導体層１１２を自立膜として分離することが可能になる。分離された単結晶半導体層１１２は、そのまま用いても良いし、何らかの基板に貼り合わせて用いても良い。
なお、本実施の形態においては示していないが、基板分離装置などによる力学的方法（単純に引き剥がす方法）や、ウォータージェットのような分離を促進させる方法などを上記分離の際に併用しても良い。
また、本実施の形態においては示していないが、上記の工程により得られた単結晶半導体層１１２に対して、レーザー光の照射処理を行っても良い。これにより、単結晶半導体層１１２中の欠陥をさらに低減し、表面の平坦性を向上させた単結晶半導体層を得ることができる。また、単結晶半導体層１１２に対して熱処理を施して、その欠陥を低減させても良い。
また、単結晶半導体層１１２の薄膜化のための処理や、平坦性を一層向上させるための処理を行っても良い。該処理としては、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いることができる。
開示する発明の一態様では、気相エピタキシャル成長法によって形成された単結晶半導体層の応力を利用して、単結晶半導体基板から単結晶半導体層を分離している。これにより、単結晶半導体層自体には欠陥などが発生しないため、高温の熱処理が不要となる。また、分離後の単結晶半導体層は平坦性が高いため、ＣＭＰ処理などの平坦化処理が不要となる。このように、開示する発明の一態様によって、特性が良好で且つ大面積な単結晶半導体層を提供することができる。
また、開示する発明の一態様では、気相エピタキシャル成長法によって形成された単結晶半導体層を単結晶半導体基板との界面において分離する方法を用いているため、単結晶半導体基板自体の厚みは減少せず、単結晶半導体基板を繰り返して用いることができる。
本実施の形態で示した構成は、本明細書の他の実施の形態又は実施例で示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、図５乃至７を参照して、半導体装置の作製方法について説明する。ここでは、半導体装置の一例として複数のトランジスタからなる半導体装置の作製方法について説明することとする。なお、以下において示すトランジスタを組み合わせて用いることで、様々な半導体装置を作製することができる。
図５（Ａ）は、実施の形態１により作製した半導体基板の断面図である。
半導体層５００（実施の形態１における単結晶半導体層１１２に対応）には、ＴＦＴのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型を付与する不純物元素、又はリン、砒素などのｎ型を付与する不純物元素を添加しても良い。不純物元素を添加する領域、および添加する不純物元素の種類は、適宜変更することができる。例えば、ｎチャネル型ＴＦＴの形成領域にｐ型を付与する不純物元素を添加し、ｐチャネル型ＴＦＴの形成領域にｎ型を付与する不純物元素を添加する。上述の不純物元素を添加する際には、ドーズ量が１×１０１５／ｃｍ２以上１×１０１７／ｃｍ２以下程度となるように行えばよい。その後、半導体層５００を島状に分離して、半導体膜５０２、及び半導体膜５０４を形成する（図５（Ｂ）参照）。
次に、半導体膜５０２と半導体膜５０４を覆うように、ゲート絶縁膜５０６を形成する（図５（Ｃ）参照）。ここでは、プラズマＣＶＤ法を用いて、酸化シリコン膜を単層で形成することとする。その他にも、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を、単層構造又は積層構造で形成することによりゲート絶縁膜５０６としても良い。
プラズマＣＶＤ法以外の作製方法としては、スパッタリング法や、高密度プラズマ処理による酸化または窒化による方法が挙げられる。高密度プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などのガスの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１ｎｍ以上２０ｎｍ以下、望ましくは２ｎｍ以上１０ｎｍ以下の絶縁膜を半導体膜に接するように形成する。
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応であるため、ゲート絶縁膜５０６と半導体膜５０２及び半導体膜５０４との界面準位密度をきわめて低くすることができる。また、高密度プラズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また、半導体膜が単結晶であるため、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させる場合であっても、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。このように、高密度プラズマ処理により形成された絶縁膜をトランジスタのゲート絶縁膜の一部または全部に用いることで、特性のばらつきを抑制することができる。
又は、半導体膜５０２と半導体膜５０４を熱酸化させることで、ゲート絶縁膜５０６を形成するようにしても良い。このように、熱酸化を用いる場合には、ある程度の耐熱性を有するガラス基板を用いることが必要である。
なお、水素を含むゲート絶縁膜５０６を形成し、その後、３５０℃以上４５０℃以下の温度による加熱処理を行うことで、ゲート絶縁膜５０６中に含まれる水素を半導体膜５０２及び半導体膜５０４中に拡散させるようにしても良い。この場合、ゲート絶縁膜５０６として、プラズマＣＶＤ法を用いた窒化シリコン又は窒化酸化シリコンを用いることができる。なお、プロセス温度は３５０℃以下とすると良い。このように、半導体膜５０２及び半導体膜５０４に水素を供給することで、半導体膜５０２中、半導体膜５０４中、ゲート絶縁膜５０６と半導体膜５０２の界面、及びゲート絶縁膜５０６と半導体膜５０４の界面における欠陥を効果的に低減することができる。
次に、ゲート絶縁膜５０６上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、半導体膜５０２の上方に電極５０８を、半導体膜５０４の上方に電極５１０を形成する（図５（Ｄ）参照）。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体に導電性を付与する不純物元素をドーピングした多結晶シリコンなど、半導体材料を用いて形成しても良い。
本実施の形態では電極５０８及び電極５１０を単層の導電膜で形成しているが、電極の構成はこれに限定されない。電極５０８及び電極５１０は積層された複数の導電膜で形成されていても良い。２層構造とする場合には、例えば、モリブデン膜、チタン膜、窒化チタン膜等を下層に用い、上層にはアルミニウム膜などを用いればよい。３層構造の場合には、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造や、チタン膜とアルミニウム膜とチタン膜の積層構造などを採用するとよい。
なお、電極５０８及び電極５１０を形成する際に用いるマスクは、酸化シリコンや窒化酸化シリコン等の材料を用いて形成してもよい。この場合、酸化シリコン膜や窒化酸化シリコン膜等をパターニングしてマスクを形成する工程が加わるが、レジスト材料と比較して、エッチング時におけるマスクの膜減りが少ないため、より正確な形状の電極５０８及び電極５１０を形成することができる。また、マスクを用いずに、液滴吐出法を用いて選択的に電極５０８及び電極５１０を形成しても良い。ここで、液滴吐出法とは、所定の組成物を含む液滴を吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節し、所望のテーパー形状を有するように導電膜をエッチングすることで、電極５０８及び電極５１０を形成することもできる。また、テーパー形状は、マスクの形状によって制御することもできる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素、四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄、弗化窒素などのフッ素系ガス、又は酸素などを適宜用いることができる。
次に、電極５０８及び電極５１０をマスクとして、一導電型を付与する不純物元素を半導体膜５０２、半導体膜５０４に添加する（図６（Ａ）参照）。本実施の形態では、半導体膜５０２にｎ型を付与する不純物元素（例えばリンまたはヒ素）を、半導体膜５０４にｐ型を付与する不純物元素（例えばボロン）を添加する。なお、ｎ型を付与する不純物元素を半導体膜５０２に添加する際には、ｐ型を付与する不純物元素が添加される半導体膜５０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体膜５０４に添加する際には、ｎ型を付与する不純物元素が添加される半導体膜５０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。又は、半導体膜５０２及び半導体膜５０４に、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素の一方を添加した後、一方の半導体膜のみに、より高い濃度でｐ型を付与する不純物元素又はｎ型を付与する不純物元素の他方を添加するようにしても良い。上記不純物元素の添加により、半導体膜５０２に不純物領域５１２、半導体膜５０４に不純物領域５１４が形成される。
次に、電極５０８の側面にサイドウォール５１６を、電極５１０の側面にサイドウォール５１８を形成する（図６（Ｂ）参照）。サイドウォール５１６及びサイドウォール５１８は、例えば、ゲート絶縁膜５０６、電極５０８及び電極５１０を覆うように新たに絶縁膜を形成し、垂直方向を主体とした異方性エッチングにより、該絶縁膜を部分的にエッチングすることで形成することができる。なお、上記の異方性エッチングにより、ゲート絶縁膜５０６を部分的にエッチングしても良い。サイドウォール５１６及びサイドウォール５１８を形成するための絶縁膜としては、プラズマＣＶＤ法やスパッタリング法等を用いて、シリコン、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、有機材料などを含む膜を、単層構造又は積層構造で形成すれば良い。本実施の形態では、膜厚１００ｎｍの酸化シリコン膜をプラズマＣＶＤ法によって形成する。また、エッチングガスとしては、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール５１６及びサイドウォール５１８を形成する工程は、これらに限定されるものではない。
次に、ゲート絶縁膜５０６、電極５０８及び電極５１０、サイドウォール５１６及びサイドウォール５１８をマスクとして、半導体膜５０２、半導体膜５０４に一導電型を付与する不純物元素を添加する（図６（Ｃ）参照）。なお、半導体膜５０２、半導体膜５０４には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。ここで、ｎ型を付与する不純物元素を半導体膜５０２に添加する際には、ｐ型を付与する不純物元素が添加される半導体膜５０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体膜５０４に添加する際には、ｎ型を付与する不純物元素が添加される半導体膜５０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。
上記不純物元素の添加により、半導体膜５０２に、一対の高濃度不純物領域５２０と、一対の低濃度不純物領域５２２と、チャネル形成領域５２４とが形成される。また、上記不純物元素の添加により、半導体膜５０４に、一対の高濃度不純物領域５２６と、一対の低濃度不純物領域５２８と、チャネル形成領域５３０とが形成される。高濃度不純物領域５２０、高濃度不純物領域５２６はソース又はドレインとして機能し、低濃度不純物領域５２２、低濃度不純物領域５２８はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。
なお、半導体膜５０２上に形成されたサイドウォール５１６と、半導体膜５０４上に形成されたサイドウォール５１８は、キャリアが移動する方向（いわゆるチャネル長に平行な方向）の長さが同じになるように形成しても良いが、異なるように形成しても良い。ｐチャネル型トランジスタとなる半導体膜５０４上のサイドウォール５１８は、ｎチャネル型トランジスタとなる半導体膜５０２上のサイドウォール５１６よりも大きく形成すると良い。なぜならば、ｐチャネル型トランジスタにおいてソース及びドレインを形成するために注入されるボロンは拡散しやすく、短チャネル効果を誘起しやすいためである。ｐチャネル型トランジスタにおいて、サイドウォール５１８の長さをより大きくすることで、ソース及びドレインに高濃度のボロンを添加することが可能となり、ソース及びドレインを低抵抗化することができる。
ソース及びドレインをさらに低抵抗化するために、半導体膜５０２及び半導体膜５０４の一部をシリサイド化したシリサイド層を形成しても良い。シリサイド化は、半導体膜に金属を接触させ、加熱処理（例えば、ＧＲＴＡ法、ＬＲＴＡ法等）により、半導体膜中の珪素と金属とを反応させて行う。シリサイド層としては、コバルトシリサイド又はニッケルシリサイドを用いれば良い。半導体膜５０２や半導体膜５０４が薄い場合には、半導体膜５０２、半導体膜５０４の底部までシリサイド反応を進めても良い。シリサイド化に用いることができる金属材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等が挙げられる。また、レーザー光の照射などによってもシリサイド層を形成することができる。
上述の工程により、ｎチャネル型トランジスタ５３２及びｐチャネル型トランジスタ５３４が形成される。なお、図６（Ｃ）に示す段階では、ソース電極又はドレイン電極として機能する導電膜は形成されていないが、これらのソース電極又はドレイン電極として機能する導電膜を含めてトランジスタと呼ぶこともある。
次に、ｎチャネル型トランジスタ５３２、ｐチャネル型トランジスタ５３４を覆うように絶縁膜５３６を形成する（図６（Ｄ）参照）。絶縁膜５３６は必ずしも設ける必要はないが、絶縁膜５３６を形成することで、アルカリ金属やアルカリ土類金属などの不純物がｎチャネル型トランジスタ５３２、ｐチャネル型トランジスタ５３４に侵入することを防止できる。具体的には、絶縁膜５３６を、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成するのが望ましい。本実施の形態では、膜厚６００ｎｍ程度の窒化酸化シリコン膜を、絶縁膜５３６として用いる。なお、本実施の形態においては、絶縁膜５３６を単層構造としているが、積層構造としても良いことはいうまでもない。例えば、２層構造とする場合には、酸化窒化シリコン膜と窒化酸化シリコン膜との積層構造とすることができる。
次に、ｎチャネル型トランジスタ５３２、ｐチャネル型トランジスタ５３４を覆うように、絶縁膜５３６上に絶縁膜５３８を形成する。絶縁膜５３８は、ポリイミド、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いて形成するとよい。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることもできる。ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、芳香族炭化水素から選ばれる一を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜５３８を形成しても良い。
絶縁膜５３８の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
次に、半導体膜５０２と半導体膜５０４の一部が露出するように絶縁膜５３６及び絶縁膜５３８にコンタクトホールを形成する。そして、該コンタクトホールを介して半導体膜５０２に接する導電膜５４０及び導電膜５４２と、半導体膜５０４に接する導電膜５４４及び導電膜５４６を形成する（図７（Ａ）参照）。導電膜５４０乃至導電膜５４６は、トランジスタのソース電極又はドレイン電極として機能する。なお、本実施の形態においては、コンタクトホール開口時のエッチングに用いるガスとしてＣＨＦ３とＨｅの混合ガスを用いることができるが、エッチングガスの種類はこれに限定されるものではない。
導電膜５４０乃至導電膜５４６は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的には、導電膜５４０乃至導電膜５４６として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。また、導電膜５４０乃至導電膜５４６は、単層構造としても良いし、積層構造としても良い。
アルミニウムを主成分とする合金の例としては、アルミニウムを主成分として、ニッケルを含むものを挙げることができる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン（Ａｌ−Ｓｉ）は抵抗値が低く、安価であるため、導電膜５４０乃至導電膜５４６を形成する材料として適している。特に、アルミニウムシリコンは、パターニングの際のレジストベークによるヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに０．５％程度のＣｕを混入させた材料を用いても良い。
導電膜５４０乃至導電膜５４６を積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むように導電膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより一層防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体膜５０２と半導体膜５０４上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが該酸化膜を還元し、導電膜５４０及び導電膜５４２と半導体膜５０２とのコンタクト、導電膜５４４及び導電膜５４６と半導体膜５０４とのコンタクトを良好なものとすることができる。また、バリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜５４０乃至導電膜５４６を、下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンのように、５層構造又はそれ以上の積層構造とすることもできる。
また、導電膜５４０乃至導電膜５４６として、ＷＦ６ガスとＳｉＨ４ガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、ＷＦ６を水素還元して形成したタングステンを、導電膜５４０乃至導電膜５４６として用いても良い。
なお、導電膜５４０及び導電膜５４２はｎチャネル型トランジスタ５３２の高濃度不純物領域５２０に接続されている。導電膜５４４及び導電膜５４６はｐチャネル型トランジスタ５３４の高濃度不純物領域５２６に接続されている。
図７（Ｂ）に、図７（Ａ）に示したｎチャネル型トランジスタ５３２及びｐチャネル型トランジスタ５３４の平面図を示す。ここで、図７（Ｂ）のＡ−Ｂにおける断面が図７（Ａ）に対応している。ただし、図７（Ｂ）においては、簡単のため、導電膜５４０乃至導電膜５４６、絶縁膜５３６、絶縁膜５３８等を省略している。
なお、本実施の形態においては、ｎチャネル型トランジスタ５３２とｐチャネル型トランジスタ５３４が、それぞれゲート電極として機能する電極を１つずつ有する場合（電極５０８、電極５１０を有する場合）を例示しているが、トランジスタの構成はこれに限定されない。作製されるトランジスタは、ゲート電極として機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。
本実施の形態では、単結晶半導体層を用いてトランジスタを形成している。これにより、非晶質半導体層や非単結晶半導体層などを用いる場合と比較して、トランジスタのスイッチング速度が向上する。さらに、本実施の形態では、均質かつ良好な単結晶半導体層を用いているため、トランジスタ間の特性ばらつきを十分に抑制することができる。これにより、優れた特性の半導体装置を提供することができる。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、図８を参照して、光電変換装置（例えば、太陽電池）の作製方法について説明する。なお、以下においては、実施の形態１に示す方法を変形して作製した単結晶半導体層を用いて光電変換装置を作製する場合について説明する。
はじめに、実施の形態１に示す例にしたがって、ベース基板８００上に、絶縁層８０２、第１の導電層８０４、一導電型を示す第１の不純物半導体層８０６、不純物元素が（意図的には）添加されていない半導体層８０８、が順に積層された構造を形成する（図８（Ａ）参照）。ここで、第１の不純物半導体層８０６と、半導体層８０８は、それぞれ、実施の形態１における単結晶半導体層１１２の一部である。すなわち、上記の構造は、実施の形態１において単結晶半導体層１１２上に絶縁層１１４を形成する前に、単結晶半導体層１１２に一導電型を示す不純物元素を添加し、その後、単結晶半導体層１１２上に第１の導電層８０４を形成し、該導電層８０４上に絶縁層１１４を形成することにより形成される。
上記一導電型は、ｎ型、ｐ型のいずれであっても良いが、本実施の形態においては、一導電型をｎ型とする場合について説明する。一導電型をｎ型とする場合には、リンやヒ素などの不純物元素を添加すればよい。また、ｐ型とする場合には、ボロンなどを添加すればよい。
第１の導電層８０４は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。なお、本実施の形態においては第１の導電層８０４を単層構造とする場合について説明しているが、積層構造を採用しても良い。積層構造とする場合には、例えば、アルミニウムなどの低抵抗材料を窒化チタンや窒化タンタルなどのバリア性の高い材料で挟んだ構造の導電層を用いることができる。
次に、上記半導体層８０８上に、第１の不純物半導体層８０６とは異なる導電型が付与された、第２の不純物半導体層８１０を形成する（図８（Ｂ）参照）。本実施の形態では、不純物元素としてボロンを添加し、ｐ型を示す第２の不純物半導体層８１０を形成する。第２の不純物半導体層８１０は、ＣＶＤ法などの方法を用いて作製することができる。
なお、第２の不純物半導体層８１０の厚さは２０ｎｍ以上２００ｎｍ以下程度、好ましくは５０ｎｍ以上１００ｎｍ以下程度とすることが好ましい。第２の不純物半導体層８１０を薄く形成することにより、第２の不純物半導体層８１０でのキャリアの再結合を防止できる。
次に、第２の不純物半導体層８１０上に、光（特に上記半導体層８０８に吸収される波長の光）が透過する導電性材料を用いて、第２の導電層８１２を形成する（図８（Ｃ）参照）。第２の導電層８１２は必須ではないが、光電変換効率向上のためには設けることが好ましい。
その後、第１の導電層８０４上に設けられた第１の不純物半導体層８０６、半導体層８０８、第２の不純物半導体層８１０及び第２の導電層８１２をエッチングして、第１の導電層８０４の一部（好ましくは第１の導電層８０４端部）を露出させる（図８（Ｄ）参照）。
ここで、第１の導電層８０４の一部を露出させるのは、第１の導電層８０４と接続される電極や配線（補助電極や補助配線）を形成するためである。光電変換装置として機能させるためには、正極と負極に対応する導電層（電極）から電気エネルギーを取り出すことが必要となるが、第１の導電層８０４の上部は半導体層などに覆われており、第１の導電層８０４の下方にはベース基板８００が設けられているため、このままでは電気エネルギーを取り出しにくい。そこで、第１の導電層８０４の上方に形成されている層の一部を除去し、第１の導電層８０４の一部を露出させ、引き回すことができる電極や配線（補助電極や補助配線）を形成できるようにする。
具体的には、第２の導電層８１２上にレジスト材料や窒化シリコンなどの絶縁材料を用いてマスクを形成し、該マスクを用いてエッチングを行えばよい。エッチングは、例えば、ＮＦ３、ＳＦ６などのフッ素系ガスを用いたドライエッチングとすることができ、少なくとも第１の導電層８０４と、第１の導電層８０４の上方に形成されている層（第１の不純物半導体層８０６、半導体層８０８、第２の不純物半導体層８１０、第２の導電層８１２）との選択比が充分に確保できる条件で行えばよい。なお、エッチング後には、不要となったマスクは除去する。
次に、露出させた第１の導電層８０４に接続する補助電極８１４、及び第２の導電層８１２に接続する電極８１６を形成する（図８（Ｅ）参照）。
補助電極８１４は、光電変換された電気エネルギーを取り出しやすくするために設けられている。すなわち、補助電極８１４は取り出し電極（集電極とも言う）として機能する。
電極８１６は、平面図で見て格子状（或いは櫛状、櫛形、櫛歯状）となるように形成すると良い。このような形状とすることで、半導体層８０８などに十分な光を照射することができるため、光吸収効率を向上させることができる。もちろん、電極８１６の形状はこれに限定して解釈されるものではない。なお、電極８１６は補助電極８１４と同じ工程で形成される。
電極８１６や補助電極８１４は、アルミニウム、銀、鉛錫（半田）などを用いて、印刷法などの方法で形成すれば良い。例えば、銀ペーストを用いてスクリーン印刷法で形成することができる。
以上により、光電変換装置を作製することができる。なお、本実施の形態においては、光電変換に係る半導体層が単層（いわゆるシングルセル）の光電変換装置を作製する場合について説明しているが、光電変換装置の構成はこれに限定されない。光電変換に係る半導体層が二層の、所謂タンデムセルとしても良い。
本実施の形態では、均質かつ良好な単結晶半導体層を用いて光電変換装置を作製しているため、変換効率の高い光電変換装置を作製することができる。本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、図９を参照して、光電変換装置（例えば、太陽電池）の作製方法について説明する。なお、以下においては、実施の形態３又は実施の形態４に示す方法によって作製した単結晶半導体層を用いて光電変換装置を作製する場合について説明する。
はじめに、実施の形態３又は実施の形態４に示す方法にしたがって、単結晶半導体層９００を用意する（図９（Ａ）参照）。
次に、ガス拡散法などを用いて、一導電型を示す不純物元素を単結晶半導体層９００中に拡散させて、第１の不純物領域９０２を形成する（図９（Ｂ）参照）。上記一導電型は、ｎ型、ｐ型のいずれとしても良いが、本実施の形態においては、一導電型をｎ型とする場合について説明する。一導電型をｎ型とする場合には、リンやヒ素などの不純物元素を拡散させればよい。例えば、ＰＯＣｌ３を拡散源として用いて、リンを拡散させることができる。なお、一導電型をｐ型とする場合には、ボロンなどを拡散させればよい。
上記不純物元素を拡散させる前には、単結晶半導体層９００の表面に凹凸構造（テクスチャ）を形成しても良い。表面に凹凸構造を形成する方法としては、エッチング処理などを適用することができる。このような表面凹凸構造を形成することにより、半導体層中への光閉じ込め効果によって光電変換効率を向上させることができる。
次に、第１の不純物領域９０２の一表面に、反射防止膜９０４を形成する（図９（Ｃ）参照）。反射防止膜９０４は酸化チタンなどの材料を用いて形成すればよい。作製方法としては、ＣＶＤ法などを用いることができる。
その後、受光面となる側（反射防止膜９０４が形成されている側）以外に存在する第１の不純物領域９０２を除去する（図９（Ｄ）参照）。除去方法としては、エッチング処理などを適用すればよい。
次に、受光面の反対側に、裏面電極９０６を形成する（図９（Ｅ）参照）。裏面電極９０６は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて形成することができる。本実施の形態においては、裏面電極９０６として、アルミニウム膜を形成する。作製方法としては、スクリーン印刷法やスパッタ法などがあるが、本実施の形態においてはスクリーン印刷法を用いることとする。
なお、スクリーン印刷法でアルミニウム膜を形成する場合には、乾燥や焼成の処理の際に、単結晶半導体層９００中にアルミニウムを拡散させて第２の不純物領域９０８を形成し、ＢＳＦ（Ｂａｃｋ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ）効果を得ることができる（図９（Ｆ）参照）。
そして、反射防止膜９０４の一部を除去して、受光面電極９１０を形成する。受光面電極９１０も裏面電極９０６と同様の材料を用いて形成すればよいが、ここでは、銀ペーストを用いたスクリーン印刷法によって受光面電極９１０を形成する。
以上により、光電変換装置を作製することができる。なお、本実施の形態においては、光電変換に係る半導体層が単層（いわゆるシングルセル）の光電変換装置を作製する場合について説明しているが、光電変換装置の構成はこれに限定されない。光電変換に係る半導体層が二層の、所謂タンデムセルとしても良い。
本実施の形態では、均質かつ良好な単結晶半導体層を用いて光電変換装置を作製しているため、変換効率の高い光電変換装置を作製することができる。本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、上記の実施の形態にて作製した半導体装置、特に表示装置を用いた電子機器について、図１０及び図１１を参照して説明する。
半導体装置（特に表示装置）を用いて作製される電子機器としては、ビデオカメラやデジタルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
図１０（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体１６０１、支持台１６０２、表示部１６０３、スピーカー部１６０４、ビデオ入力端子１６０５等を含む。表示部１６０３には、開示する発明の一態様に係る半導体装置が用いられている。開示する発明の一態様により、信頼性が高く高性能なテレビ受像器又はパーソナルコンピュータのモニタを低価格で提供することができる。
図１０（Ｂ）はデジタルカメラである。本体１６１１の正面部分には受像部１６１３が設けられており、本体１６１１の上面部分にはシャッターボタン１６１６が設けられている。また、本体１６１１の背面部分には、表示部１６１２、操作キー１６１４、及び外部接続ポート１６１５が設けられている。表示部１６１２には、開示する発明の一態様に係る半導体装置が用いられている。開示する発明の一態様により、信頼性が高く高性能なデジタルカメラを低価格で提供することができる。
図１０（Ｃ）はノート型パーソナルコンピュータである。本体１６２１には、キーボード１６２４、外部接続ポート１６２５、ポインティングデバイス１６２６が設けられている。また、本体１６２１には、表示部１６２３を有する筐体１６２２が取り付けられている。表示部１６２３には、開示する発明の一態様に係る半導体装置が用いられている。開示する発明の一態様により、信頼性が高く高性能なノート型パーソナルコンピュータを低価格で提供することができる。
図１０（Ｄ）はモバイルコンピュータであり、本体１６３１、表示部１６３２、スイッチ１６３３、操作キー１６３４、赤外線ポート１６３５等を含む。表示部１６３２にはアクティブマトリクス表示装置が設けられている。表示部１６３２には、開示する発明の一態様に係る半導体装置が用いられている。開示する発明の一態様により、信頼性が高く高性能なモバイルコンピュータを低価格で提供することができる。
図１０（Ｅ）は画像再生装置である。本体１６４１には、表示部１６４４、記録媒体読み込み部１６４５及び操作キー１６４６が設けられている。また、本体１６４１には、スピーカー部１６４７及び表示部１６４３それぞれを有する筐体１６４２が取り付けられている。表示部１６４３及び表示部１６４４それぞれには、開示する発明の一態様に係る半導体装置が用いられている。開示する発明の一態様により、信頼性が高く高性能な画像再生装置を低価格で提供することができる。
図１０（Ｆ）は電子書籍である。本体１６５１には操作キー１６５３が設けられている。また、本体１６５１には複数の表示部１６５２が取り付けられている。表示部１６５２には、開示する発明の一態様に係る半導体装置が用いられている。開示する発明の一態様により、信頼性が高く高性能な電子書籍を低価格で提供することができる。
図１０（Ｇ）はビデオカメラであり、本体１６６１には外部接続ポート１６６４、リモコン受信部１６６５、受像部１６６６、バッテリー１６６７、音声入力部１６６８、操作キー１６６９が設けられている、また、本体１６６１には、表示部１６６２を有する筐体１６６３が取り付けられている。表示部１６６２には、開示する発明の一態様に係る半導体装置が用いられている。開示する発明の一態様により、信頼性が高く高性能なビデオカメラを低価格で提供することができる。
図１０（Ｈ）は携帯電話であり、本体１６７１、筐体１６７２、表示部１６７３、音声入力部１６７４、音声出力部１６７５、操作キー１６７６、外部接続ポート１６７７、アンテナ１６７８等を含む。表示部１６７３には、開示する発明の一態様に係る半導体装置が用いられている。開示する発明の一態様により、信頼性が高く高性能な携帯電話を低価格で提供することができる。
図１１は、電話としての機能と、情報端末としての機能を併せ持った携帯電子機器１７００の構成の一例である。ここで、図１１（Ａ）は正面図、図１１（Ｂ）は背面図、図１１（Ｃ）は展開図である。携帯電子機器１７００は、電話と情報端末の双方の機能を備えており、音声通話以外にも様々なデータ処理が可能な、いわゆるスマートフォンと呼ばれる電子機器である。
携帯電子機器１７００は、筐体１７０１及び筐体１７０２で構成されている。筐体１７０１は、表示部１７１１、スピーカー１７１２、マイクロフォン１７１３、操作キー１７１４、ポインティングデバイス１７１５、カメラ用レンズ１７１６、外部接続端子１７１７等を備え、筐体１７０２は、キーボード１７２１、外部メモリスロット１７２２、カメラ用レンズ１７２３、ライト１７２４、イヤフォン端子１７２５等を備えている。また、アンテナは筐体１７０１内部に内蔵されている。上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
表示部１７１１には、開示する発明の一態様に係る半導体装置が組み込まれている。なお、表示部１７１１に表示される映像（及びその表示方向）は、携帯電子機器１７００の使用形態に応じて様々に変化する。また、表示部１７１１と同一面にカメラ用レンズ１７１６を備えているため、映像を伴う音声通話（いわゆるテレビ電話）が可能である。なお、スピーカー１７１２及びマイクロフォン１７１３は音声通話に限らず、録音、再生等に用いることが可能である。カメラ用レンズ１７２３（及び、ライト１７２４）を用いて静止画及び動画の撮影を行う場合には、表示部１７１１はファインダーとして用いられることになる。操作キー１７１４は、電話の発信・着信、電子メール等の簡単な情報入力、画面のスクロール、表示部１７１１に表示されるカーソルの移動等に用いられる。
重なり合った筐体１７０１と筐体１７０２（図１１（Ａ））は、スライドし、図１１（Ｃ）のように展開し、情報端末として使用できる。この場合には、キーボード１７２１、ポインティングデバイス１７１５を用いた円滑な操作が可能である。外部接続端子１７１７はＡＣアダプタやＵＳＢケーブル等の各種ケーブルと接続可能であり、充電やコンピュータ等とのデータ通信を可能にしている。また、外部メモリスロット１７２２に記録媒体を挿入し、より大容量のデータの保存及び移動に対応できる。上記機能に加えて、赤外線などの電磁波を用いた無線通信機能や、テレビ受信機能等を有していても良い。開示する発明の一態様により、信頼性が高く高性能な携帯電子機器を低価格で提供することができる。
以上の様に、開示する発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて用いることができる。
本実施例では、単結晶半導体基板と気相エピタキシャル成長法によって得られた単結晶半導体層との界面において単結晶半導体層が分離される様子を確認した。なお、本実施例においては、単結晶半導体基板として単結晶シリコン基板を用いてサンプルを作製した。また、単結晶半導体層としては、シランと水素の流量（ｓｃｃｍ）比をＳｉＨ４：Ｈ２＝２５（ｓｃｃｍ）：１５０（ｓｃｃｍ）、基板温度を２８０℃、高周波電源の出力を３０Ｗ、電力周波数を２７ＭＨｚとしたプラズマＣＶＤ法によって単結晶シリコン層を形成した。
上記サンプルの単結晶シリコン層表面に、ベース基板としてガラス基板を貼り合わせた。ここでは、簡易的に、接着剤を用いてガラス基板と単結晶シリコン層との貼り合わせを行っている。
貼り合わせ後に、単結晶シリコン基板とガラス基板とを引き剥がしたところ、ガラス基板側には単結晶シリコン層が残存した。また、単結晶シリコン基板の表面及び単結晶シリコン層の表面は十分に平坦であった。
以上により、単結晶シリコン基板と単結晶シリコン層との界面において単結晶シリコン層の分離が良好に行われる様子が確認できた。
なお、上記サンプルの単結晶シリコン層表面に粘着テープを貼り付けた後、単結晶シリコン基板から粘着テープを引き剥がした場合においても、上記と同様に、単結晶シリコン基板と単結晶シリコン層との界面において単結晶シリコン層の分離が良好に行われる様子が確認できた。
本実施例で示した構成は、他の実施の形態と適宜組み合わせて用いることができる。
１００ ベース基板
１０２ 窒素含有層
１１０ 単結晶半導体基板
１１２ 単結晶半導体層
１１４ 絶縁層
１２０ 金属層
５００ 半導体層
５０２ 半導体膜
５０４ 半導体膜
５０６ ゲート絶縁膜
５０８ 電極
５１０ 電極
５１２ 不純物領域
５１４ 不純物領域
５１６ サイドウォール
５１８ サイドウォール
５２０ 高濃度不純物領域
５２２ 低濃度不純物領域
５２４ チャネル形成領域
５２６ 高濃度不純物領域
５２８ 低濃度不純物領域
５３０ チャネル形成領域
５３２ ｎチャネル型トランジスタ
５３４ ｐチャネル型トランジスタ
５３６ 絶縁膜
５３８ 絶縁膜
５４０ 導電膜
５４２ 導電膜
５４４ 導電膜
５４６ 導電膜
８００ ベース基板
８０２ 絶縁層
８０４ 導電層
８０６ 不純物半導体層
８０８ 半導体層
８１０ 不純物半導体層
８１２ 導電層
８１４ 補助電極
８１６ 電極
９００ 単結晶半導体層
９０２ 不純物領域
９０４ 反射防止膜
９０６ 裏面電極
９０８ 不純物領域
９１０ 受光面電極
１６０１ 筺体
１６０２ 支持台
１６０３ 表示部
１６０４ スピーカー部
１６０５ ビデオ入力端子
１６１１ 本体
１６１２ 表示部
１６１３ 受像部
１６１４ 操作キー
１６１５ 外部接続ポート
１６１６ シャッターボタン
１６２１ 本体
１６２２ 筐体
１６２３ 表示部
１６２４ キーボード
１６２５ 外部接続ポート
１６２６ ポインティングデバイス
１６３１ 本体
１６３２ 表示部
１６３３ スイッチ
１６３４ 操作キー
１６３５ 赤外線ポート
１６４１ 本体
１６４２ 筐体
１６４３ 表示部
１６４４ 表示部
１６４５ 記録媒体読み込み部
１６４６ 操作キー
１６４７ スピーカー部
１６５１ 本体
１６５２ 表示部
１６５３ 操作キー
１６６１ 本体
１６６２ 表示部
１６６３ 筐体
１６６４ 外部接続ポート
１６６５ リモコン受信部
１６６６ 受像部
１６６７ バッテリー
１６６８ 音声入力部
１６６９ 操作キー
１６７１ 本体
１６７２ 筐体
１６７３ 表示部
１６７４ 音声入力部
１６７５ 音声出力部
１６７６ 操作キー
１６７７ 外部接続ポート
１６７８ アンテナ
１７００ 携帯電子機器
１７０１ 筐体
１７０２ 筐体
１７１１ 表示部
１７１２ スピーカー
１７１３ マイクロフォン
１７１４ 操作キー
１７１５ ポインティングデバイス
１７１６ カメラ用レンズ
１７１７ 外部接続端子
１７２１ キーボード
１７２２ 外部メモリスロット
１７２３ カメラ用レンズ
１７２４ ライト
１７２５ イヤフォン端子

Claims (9)

  1. 単結晶半導体層を有する基板の前記単結晶半導体層表面に、気相エピタキシャル成長法を用いて単結晶半導体層を形成し、
    絶縁層を介して前記気相エピタキシャル成長法を用いて形成された単結晶半導体層とベース基板とを貼り合わせ、
    前記単結晶半導体層と、前記気相エピタキシャル成長法を用いて形成された単結晶半導体層との界面において、これらを分離して、前記ベース基板上に前記絶縁層を介して単結晶半導体層を形成することを特徴とするＳＯＩ基板の作製方法。
  2. 単結晶半導体基板の表面に、気相エピタキシャル成長法を用いて単結晶半導体層を形成し、
    絶縁層を介して前記気相エピタキシャル成長法を用いて形成された単結晶半導体層とベース基板とを貼り合わせ、
    前記単結晶半導体基板と前記気相エピタキシャル成長法を用いて形成された単結晶半導体層との界面において、これらを分離して、前記ベース基板上に前記絶縁層を介して単結晶半導体層を形成することを特徴とするＳＯＩ基板の作製方法。
  3. 請求項２において、
    前記単結晶半導体基板として単結晶シリコン基板を用い、前記気相エピタキシャル成長法を用いて形成された単結晶半導体層として単結晶シリコン層を形成することを特徴とするＳＯＩ基板の作製方法。
  4. 請求項３において、
    前記単結晶シリコン層は、シラン系ガスと水素との混合ガスを原料ガスとして用いて形成され、
    前記原料ガスにおいて、前記シラン系ガスの流量比に対する前記水素の流量比を４倍以上１０倍以下とすることを特徴とするＳＯＩ基板の作製方法。
  5. 請求項１乃至４のいずれか一において、
    前記ベース基板として、ガラス基板を用いることを特徴とするＳＯＩ基板の作製方法。
  6. 単結晶半導体基板の表面に、気相エピタキシャル成長法を用いて単結晶半導体層を形成し、
    前記単結晶半導体基板及び前記気相エピタキシャル成長法を用いて形成された単結晶半導体層を加熱処理によって所定の温度に保持した状態で、前記気相エピタキシャル成長法を用いて形成された単結晶半導体層上に金属を含有する材料を塗布して金属層を形成し、
    その後、前記単結晶半導体基板、前記気相エピタキシャル成長法を用いて形成された単結晶半導体層及び前記金属層を冷却することにより、前記単結晶半導体基板と前記気相エピタキシャル成長法を用いて形成された単結晶半導体層との界面において、これらを分離して、前記金属層と前記気相エピタキシャル成長法を用いて形成された単結晶半導体層の積層構造体を形成し、
    その後、前記積層構造体から前記金属層を除去することを特徴とする単結晶半導体層の作製方法。
  7. 請求項６において、
    前記単結晶半導体基板として単結晶シリコン基板を用い、前記気相エピタキシャル成長法を用いて形成された単結晶半導体層として単結晶シリコン層を形成することを特徴とする単結晶半導体層の作製方法。
  8. 請求項７において、
    前記単結晶シリコン層は、シラン系ガスと水素との混合ガスを原料ガスとして用いて形成され、
    前記原料ガスにおいて、前記シラン系ガスの流量比に対する前記水素の流量比を４倍以上１０倍以下とすることを特徴とする単結晶半導体層の作製方法。
  9. 請求項６乃至８のいずれか一において、
    前記金属を含有する材料として、アルミニウム又は銅を含む材料を用いることを特徴とする単結晶半導体層の作製方法。
JP2009219954A 2008-09-29 2009-09-25 Ｓｏｉ基板の作製方法及び単結晶シリコン層の作製方法 Expired - Fee Related JP5705426B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009219954A JP5705426B2 (ja) 2008-09-29 2009-09-25 Ｓｏｉ基板の作製方法及び単結晶シリコン層の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008250114 2008-09-29
JP2008250114 2008-09-29
JP2009219954A JP5705426B2 (ja) 2008-09-29 2009-09-25 Ｓｏｉ基板の作製方法及び単結晶シリコン層の作製方法

Publications (3)

Publication Number Publication Date
JP2010103514A true JP2010103514A (ja) 2010-05-06
JP2010103514A5 JP2010103514A5 (ja) 2012-10-18
JP5705426B2 JP5705426B2 (ja) 2015-04-22

Family

ID=42057900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009219954A Expired - Fee Related JP5705426B2 (ja) 2008-09-29 2009-09-25 Ｓｏｉ基板の作製方法及び単結晶シリコン層の作製方法

Country Status (2)

Country Link
US (1) US8048754B2 (ja)
JP (1) JP5705426B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014148392A1 (ja) * 2013-03-19 2014-09-25 長州産業株式会社 光発電装置
JP2015514313A (ja) * 2012-03-23 2015-05-18 サンパワー コーポレイション 太陽電池製造のためのガス状オゾン処理
WO2017195746A1 (ja) * 2016-05-09 2017-11-16 株式会社カネカ 積層型光電変換装置およびその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5611571B2 (ja) 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
JP5755931B2 (ja) * 2010-04-28 2015-07-29 株式会社半導体エネルギー研究所 半導体膜の作製方法、電極の作製方法、２次電池の作製方法、および太陽電池の作製方法
FR2967813B1 (fr) 2010-11-18 2013-10-04 Soitec Silicon On Insulator Procédé de réalisation d'une structure a couche métallique enterrée
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
EP4016699A1 (en) * 2020-12-17 2022-06-22 Volvo Car Corporation Temperature management system

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326883A (ja) * 1997-03-26 1998-12-08 Canon Inc 基板及びその作製方法
JP2003017671A (ja) * 2001-06-29 2003-01-17 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
JP2004517472A (ja) * 2000-11-27 2004-06-10 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板
JP2006012986A (ja) * 2004-06-23 2006-01-12 Canon Inc 半導体層の製造方法及び基板の製造方法
JP2006216896A (ja) * 2005-02-07 2006-08-17 Canon Inc 太陽電池の製造方法
JP2007123858A (ja) * 2005-09-29 2007-05-17 Sumitomo Chemical Co Ltd ３−５族窒化物半導体の製造方法
JP2008277477A (ja) * 2007-04-27 2008-11-13 Fujitsu Microelectronics Ltd 半導体基板及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2994837B2 (ja) 1992-01-31 1999-12-27 キヤノン株式会社 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
EP0553852B1 (en) * 1992-01-30 2003-08-20 Canon Kabushiki Kaisha Process for producing semiconductor substrate
JP3085184B2 (ja) 1996-03-22 2000-09-04 住友金属工業株式会社 Ｓｏｉ基板及びその製造方法
JPH1093122A (ja) 1996-09-10 1998-04-10 Nippon Telegr & Teleph Corp <Ntt> 薄膜太陽電池の製造方法
JP3864495B2 (ja) 1997-05-15 2006-12-27 株式会社デンソー 半導体基板の製造方法
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
JP3921823B2 (ja) 1998-07-15 2007-05-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7790563B2 (en) * 2007-07-13 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device and method for manufacturing semiconductor device
US7795114B2 (en) 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
US7781308B2 (en) 2007-12-03 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
CN101504930B (zh) 2008-02-06 2013-10-16 株式会社半导体能源研究所 Soi衬底的制造方法
JP5611571B2 (ja) 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326883A (ja) * 1997-03-26 1998-12-08 Canon Inc 基板及びその作製方法
JP2004517472A (ja) * 2000-11-27 2004-06-10 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板
JP2003017671A (ja) * 2001-06-29 2003-01-17 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
JP2006012986A (ja) * 2004-06-23 2006-01-12 Canon Inc 半導体層の製造方法及び基板の製造方法
JP2006216896A (ja) * 2005-02-07 2006-08-17 Canon Inc 太陽電池の製造方法
JP2007123858A (ja) * 2005-09-29 2007-05-17 Sumitomo Chemical Co Ltd ３−５族窒化物半導体の製造方法
JP2008277477A (ja) * 2007-04-27 2008-11-13 Fujitsu Microelectronics Ltd 半導体基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015514313A (ja) * 2012-03-23 2015-05-18 サンパワー コーポレイション 太陽電池製造のためのガス状オゾン処理
WO2014148392A1 (ja) * 2013-03-19 2014-09-25 長州産業株式会社 光発電装置
CN105103307A (zh) * 2013-03-19 2015-11-25 长州产业株式会社 光发电装置
CN105103307B (zh) * 2013-03-19 2017-05-24 长州产业株式会社 光发电装置
WO2017195746A1 (ja) * 2016-05-09 2017-11-16 株式会社カネカ 積層型光電変換装置およびその製造方法

Also Published As

Publication number Publication date
US20100081254A1 (en) 2010-04-01
US8048754B2 (en) 2011-11-01
JP5705426B2 (ja) 2015-04-22

Similar Documents

Publication Publication Date Title
JP5705426B2 (ja) Ｓｏｉ基板の作製方法及び単結晶シリコン層の作製方法
JP5611571B2 (ja) 半導体基板の作製方法及び半導体装置の作製方法
JP5500914B2 (ja) レーザ照射装置
JP5433220B2 (ja) 半導体装置及びその作製方法
TWI517214B (zh) 微晶半導體膜之製造方法及半導體裝置之製造方法
JP2009278073A (ja) 半導体装置及び半導体装置の作製方法
JP5823821B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5478166B2 (ja) 半導体装置の作製方法
TW201230906A (en) Wiring board, semiconductor device, and manufacturing methods thereof
JP2009260312A (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2012069930A (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP2011205077A (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5586906B2 (ja) 半導体装置の作製方法
JP5503995B2 (ja) 半導体装置の作製方法
JP5866088B2 (ja) Ｓｏｉ基板の作製方法
JP5925440B2 (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2012009841A (ja) 半導体素子、及び半導体装置
JP2010103505A (ja) Ｓｏｉ基板の作製方法
JP5576617B2 (ja) 単結晶半導体層の結晶性評価方法
JP2009212387A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150225

R150 Certificate of patent or registration of utility model

Ref document number: 5705426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees