CN1833315A - 包括抗化学处理保护层的结构的制造 - Google Patents
包括抗化学处理保护层的结构的制造 Download PDFInfo
- Publication number
- CN1833315A CN1833315A CNA2004800223396A CN200480022339A CN1833315A CN 1833315 A CN1833315 A CN 1833315A CN A2004800223396 A CNA2004800223396 A CN A2004800223396A CN 200480022339 A CN200480022339 A CN 200480022339A CN 1833315 A CN1833315 A CN 1833315A
- Authority
- CN
- China
- Prior art keywords
- layer
- protective layer
- chemical
- described method
- aforementioned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011241 protective layer Substances 0.000 title claims abstract description 42
- 239000000126 substance Substances 0.000 title claims abstract description 38
- 238000011282 treatment Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 204
- 239000013626 chemical specie Substances 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 34
- 230000005693 optoelectronics Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 37
- 235000012431 wafers Nutrition 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 34
- 238000005516 engineering process Methods 0.000 claims description 25
- 238000003486 chemical etching Methods 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000000926 separation method Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 8
- 230000003628 erosive effect Effects 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 238000005299 abrasion Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 4
- 229910052681 coesite Inorganic materials 0.000 claims 2
- 229910052906 cristobalite Inorganic materials 0.000 claims 2
- 239000000377 silicon dioxide Substances 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 2
- 229910052682 stishovite Inorganic materials 0.000 claims 2
- 229910052905 tridymite Inorganic materials 0.000 claims 2
- 230000000903 blocking effect Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 70
- 230000002950 deficient Effects 0.000 description 40
- 229910004298 SiO 2 Inorganic materials 0.000 description 16
- 238000012546 transfer Methods 0.000 description 15
- 230000008520 organization Effects 0.000 description 12
- 230000009467 reduction Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000000956 alloy Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 241000894007 species Species 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000009940 knitting Methods 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 238000006396 nitration reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000005622 photoelectricity Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- BSFODEXXVBBYOC-UHFFFAOYSA-N 8-[4-(dimethylamino)butan-2-ylamino]quinolin-6-ol Chemical compound C1=CN=C2C(NC(CCN(C)C)C)=CC(O)=CC2=C1 BSFODEXXVBBYOC-UHFFFAOYSA-N 0.000 description 1
- 241000283984 Rodentia Species 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 208000002925 dental caries Diseases 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical class N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Weting (AREA)
- Photovoltaic Devices (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种用于制造包括埋入层的多层结构并用于电学、光学和光电子学设计的方法，包括a)形成包括埋入层得结构的层，和b)使用用于充分蚀刻埋入层材料的化学种类化学处理所述的结构。步骤a)包括形成设置在埋入层上的埋入保护层，并选择埋入保护层的材料使其能够足够抗蚀在步骤b)中使用的处理化学种类的化学侵蚀，从而阻碍所述化学种类穿过其到达埋入层的可能入口。也公开了用于制造电学、光学和光电子学设计的结构的所述方法的使用。
Description
技术领域
本发明涉及一种用于电学、光学或光电子学包括埋入层的结构的制造，该结构的制造包括使用易于蚀刻埋入层的化学种类的化学处理。
在该文件中，术语埋入层将用于包含在结构中并在该结构中其上方和下方具有材料的任意层，该材料特性实质上与邻近材料的特性不同。
背景技术
用于电学、光学或光电学的现代结构主要为半导电的，通常包括这种层，例如其中埋入层为电性绝缘层如SiO2或Si3N4层的SOI(绝缘体上硅)结构。
这些结构或晶片的制造经常使用以下技术中的至少一种：外延，晶片之间的接合，薄层的移除。
用于制造结构的这些技术通常在用于各种原因的化学处理(如清洗晶片或化学蚀刻一或多层)的后面、与其同时和/或在其之后实施。
然而，在某些情况下，这些化学处理会降低所制造的结构的质量，尤其在通过控制以蚀刻埋入其中的一或多层的情况下。
即使通过定义，埋入层看起来与其所埋入的结构的外部也不具有任何接触(且因此不具有用于化学种类的入口路径)，但事实上这通常不是真实的情况，尤其在以下情况下：
-其在与该结构边缘一样高的水平处具有与外部的接触；
-其位于表面与外部接触、且包括可构成为用于化学蚀刻种类到达埋入层的很多入口路径的多个缺陷的薄层下部，这些缺陷例如为穿透缺陷、污染物、沉淀物等。
在这些结构在表面处和埋入层上具有特别薄层的情况下尤其面临着埋入到结构中的层的这些固有的蚀刻问题，薄层通常为几十纳米的量级，在该情况下，当使用所述的化学蚀刻种类时，在这些薄层中出现的缺陷可对最后获得的结构的质量产生明显的后果。
在基于氢氟酸HF的化学处理中尤其面临着该问题，其中SOI(绝缘体上硅)结构通常包括在SiO2层上的特别薄的硅有效层和通常为硅的衬底，例如，这种HF蚀刻尤其用在氧化热处理之后的去氧中。
如果硅层具有上述那些的缺陷，则埋入的SiO2层有被HF溶液蚀刻的危险。
例如，在这种硅层中约100纳米或更大的缺陷可产生到达埋入层的入口，其在化学种类的作用下可导致在氧化层中形成直径为几微米甚至几十微米的空穴，这些空穴也称作“假钮扣洞(decoration)”(如见图2)。
也称为HF缺陷的在有效层中的缺陷因此对埋入层的质量和整个结构有明显的影响，这是本领域技术人员将这些HF缺陷定义为“杀手”缺陷的原因。
在埋入SiO2层附近出现HF缺陷能在可分离衬底的情况下引起至更大范围的损坏。
在专利FR2 823 599中具体描述了通过控制接合能量制造可分离衬底的方法，制造原理基于参考最佳接合通过在其中产生弱化区域降低接合在一起的衬底和晶片(或薄层)之间的接合力，衬底-晶片(或层)组件形成可分离衬底。
在可分离衬底的HF处理的情况下和当这种弱化区域位于SiO2埋入厚度中时，会产生蚀刻埋入SiO2的几个问题，尤其是当以下情况时：
-没有足够优化地控制接合能量(如过弱)将导致边缘分层问题，也就是说位于层边缘处的硅微粒的接合破坏问题(如见图5)；或是在以下情况下时
-HF缺陷存在于位于SiO2埋入厚度下面的层中，然后在HF种类的作用下在这些埋入层中产生假钮扣洞。由于存在于弱化区域中的接合不完全性，因此这些假钮扣洞倾向于比在最佳接合情况下的大。这些假钮扣洞例如10至100倍地多于不可分离衬底的情况；此时位于假钮扣洞上方的薄层存在失去其一些硬度并撕裂(tearing)的危险，其可导致在晶片上出现颗粒并因此导致在SOI结构、可分离衬底或其它结构中的随后工艺期间的污染问题(如见图7)。
为了尝试克服埋入层的化学侵蚀的这些问题，已经通过降低其中的缺陷密度由此产生至埋入层较小可能的入口来寻求有效层质量的提高。
在化学处理实施期间研究中的其它技术倾向于使用面对埋入层具有较小侵蚀性的化学种类。
发明内容
本发明提供一种针对由埋入层的化学侵蚀提出的问题的解决方案，根据第一方面，其通过提供用于制造具有用于电学、光学或光电学的包括埋入层的多层的结构的方法来提供该解决方案，该方法包括以下步骤：
a.形成结构的层，包括形成埋入层；
b.化学处理该结构，使用易于充分地蚀刻构成埋入层的材料的化学种类；
特征在于，步骤a)包括在埋入层上形成其本身也埋入的保护层，为保护层选择足够经受得住在步骤b)期间使用的处理的化学种类的化学侵蚀的材料，由此阻碍通过这些种类可渗透的到达埋入层的可能入口。
本发明的其它特征为：
-步骤a)包括接合两个晶片；
-步骤a)包括在接合之前形成将被埋入的层，以及在一个晶片的至少一个接合表面的表面处形成保护层；
-步骤a)包括在接合之前在两个晶片中一个晶片的接合表面上形成将被埋入的层以及在另一个晶片的接合表面上形成保护层；
-步骤a)包括在接合之后借助于以下技术中的一种来降低两个晶片中的一个：Smart-Cut(智能切割)，通过埋入到将被减少的晶片中的多孔层的分离水平，层的横向选择性的化学浸蚀，重叠，抛光，CMP、化学蚀刻、磨蚀；使得在保护层上方仅保留减少的晶片的薄层；
-根据步骤a)形成的结构是绝缘体上半导体结构，埋入的层是该结构的绝缘厚度的至少一部分；
-该保护层也包含在该结构的绝缘厚度中；
-根据步骤a)形成的结构具有弱化的区域；
-弱化的区域是两层之间的界面，两层中的至少一个具有粗糙表面；
-步骤a)包括接合之前在晶片的接合表面中的一个上通过化学粗化形成弱化的区域。
根据第二方面，本发明提供将所述方法应用到制造可分离结构。
根据第三方面，本发明提供将所述方法应用到制造绝缘体上半导体结构。
附图说明
图1表示一组接合到一起的两个晶片，示出了用于形成SOI结构的方法的步骤；
图2表示根据现有技术的SOI结构；
图3表示根据本发明的SOI结构；
图4表示可分离的衬底；
图5表示根据现有技术的可分离的衬底；
图6表示根据本发明的衬底；
图7表示根据现有技术的可分离SOI结构；
图8表示根据本发明的可分离的SOI结构；
图9表示一组在制造具体结构步骤期间的两个接合晶片，两个晶片中的一个为可分离的衬底。
具体实施方式
本发明的一个主要目的是当给出结构经历易于蚀刻埋入层材料的化学处理时降低埋入到给出结构中的层的蚀刻缺陷数目和尺寸。
当蚀刻埋入层时，局部发生蚀刻且蚀刻在与周围结构的特征相关的限定区域上方延伸，其会构成用于化学蚀刻种类到达埋入层的入口路径。
埋入层的蚀刻主要是由于：
i)在邻近区域中存在缺陷，尤其是当埋入层位于薄层下方时；
ii)蚀刻溶液通过：
-长时间暴露；
-易于蚀刻埋入层材料的化学种类的浓重的剂量对结构起强大的作用。
关于蚀刻埋入层第一个原因(i)，这是在特别薄的层其表面中的一个与埋入层接触以及其表面的另一个与外部接触的情况下所主要面临的。
这是由于即使在这种薄层中存在总计几十纳米的小缺陷，也能为蚀刻种类提供到达埋入层的入口路径。
这些缺陷的性质变化：
例如其可以是穿透薄层的缺陷，由此提供到达埋入层的直接入口。
这些穿透缺陷可以具有各种起因，尤其与制造薄层的工艺及其构成材料的质量有关。
例如，公知的外延生长层几乎不含有这种类型的缺陷，且因此在化学蚀刻处理期间对位于其下面的埋入层具有较低的损坏危险。
然而，用于在其它情况下制造其它层的技术需要通过从施予衬底向目标衬底移动层的制造。
尤其是在用于制造SeOI(绝缘体上半导体)结构的方法的情况，该情况下，不能通过外延在绝缘层上制造半导体材料的薄层。
移动或转移薄层的这些技术通常比使用外延时多产生10倍的缺陷。
此时该结构出现埋入层蚀刻问题。
参考图1，从施予衬底6至接收衬底1转移层的技术通常包括两个主要步骤：
-通过接合表面5将两个衬底1和6接合；
-减少施予衬底6，以便最后提供包括接收衬底1和薄层的衬底，薄层是施予衬底6的保留部分。
该接合可以通过分子粘着来进行。
可以使用特别强有力的表面制备以提高衬底1和6之间的接合能，例如把将接合的表面暴露到等离子体(例如氧)、清洗、刷洗。
由此，可以在接合层2和3的接合之前提供形成具有待接合的两个表面中的至少一个的水平，随后进行合适的热处理例如使用热固化粘着或可通过在带接合的表面上应用UV辐射来设置的粘着，或形成氧化层。
施予衬底6可通过经由背面的抛光和/或化学蚀刻(对于本领域技术人员来讲在称为“回蚀刻”的技术下更为熟悉)逐步地消除施予衬底、或通过使用热和/或机械能从具有事先的弱化区域15的施予衬底6的水平分离薄层4来减少施予衬底6；可通过控制注入其中的原子和/或分子种类水平(这些称为智能切割技术)或通过为其提供表面多孔水平来便利地制造该弱化区域15。
这些晶片制造技术在制造的薄层4中引起缺陷，如穿透缺陷。
例如，通过磨蚀形成的薄层4，在抛光期间从施予晶片6的表面移除的颗粒可引起厚度中的损坏。
例如，在回蚀刻工艺期间的化学蚀刻可不均匀地蚀刻施予晶片6的表面，使得埋入到薄层4下方的层变成在某个位置处暴露。
形成在多孔弱化层15上的层4可出现通过分离之后移除多孔层的随后处理而加强的点缺陷。
便利地实施的用于修整(finishing)在减少施予晶片6之后获得的薄层4的技术也可引起穿透缺陷的出现。
可借助于示例描述以下的修整技术：抛光、化学蚀刻、磨蚀、用原子种类轰击、牺牲氧化。
其它缺陷如金属污染、集合体(aggregate)、氧沉淀、金属沉淀或堆垛层错会仍然残留在表面处的薄层中，且有助于化学蚀刻种类渗入结构直到埋入层。
将参考图2和3来描述这些缺陷在常规SeOI结构中产生的问题以及为了解决上述问题由本发明所提供的解决方案。
参考图2，示出了根据现有技术的SeOI结构10，也就是说其由支撑衬底1、埋入绝缘层2和半导体材料的薄层4构成。
例如根据参考图1的上述制造方法制造该SeOI结构，接合表面5位于埋入层2的内部或表面处。
在本文中，在“Semiconductor Wafer Bonding Science andTechnology”(Q-Y.Tong和U.Gsele，Wiley Interscience出版，Johnson Wiley & Sons，Inc.)书中可发现几种接合技术。
该结构10包含薄层4中的缺陷，例如产生化学蚀刻种类到达埋入层2的入口。
为了简化附图，将缺陷16和16’表示为穿透缺陷，尽管当然必须理解，在该示意性附图中这些缺陷可以是任何其它的类型，如已经谈到的杂质。
参考图2，在薄层4中出现的缺陷16和16’将允许化学种类到达具有层2和4的界面的埋入层2的水平面，局部蚀刻埋入层并由此分别形成空穴17、17’，也称为假钮扣洞17和17’。
主要地，这种类型的薄层4用于接收部件，埋入绝缘层2用于赋予这些未来部件某种特性，在该情况下，这些假钮扣洞17和17’的出现对这些未来部件质量是有害的。
例如，在SeOI结构中会出现这种问题，对于这种SeOI结构，埋入绝缘层2为SiO2，且其所经历的化学处理使用包括氢氟酸HF的化学溶液。
这些HF化学处理通常用在半导体领域中，尤其是在期望进行获得的结构10的表面最后氧化的情况下，例如在使用氧化热处理之后。
此时将出现缺陷16和16’的该结构10暴露于氢氟酸蚀刻使得在埋入层SiO22中产生假钮扣洞17和17’。
由于HF必须沿着非稳定界面(如具有缺陷16的层2和层4水平之间的界面)蔓延的能力，因此假钮扣洞17和17’能够达到比分别初始其形成的缺陷16和16’的尺寸大很多的尺寸。
对于平均直径为从0.1至1微米量级的缺陷16和16’，HF化学处理可由此在埋入层SiO22中产生平均尺寸为几微米或甚至约10微米的缺陷。
这是本领域技术人员将这些所谓的“HF”缺陷分类到“杀手”缺陷体系中的原因，因为它们能不可改变地破坏SeOI结构10的重要部分。
参考图3，提出一种根据本发明保护埋入层2不受化学蚀刻处理的方式。
为了此目标，在埋入层2和薄层4之间设置层或涂层。
该保护层3由较少或完全不被结构10经历的化学处理期间所使用的化学种类且尤其是被易于蚀刻埋入层2的化学种类而蚀刻的材料制成。
可根据用于制造薄层的前述技术或根据其它技术来制造保护层3。
例如，当其由多晶材料构成时可通过外延或通过在表面上沉积原子种类来制造。
该保护层3的主要功能是保护埋入层2不受化学侵蚀。
由此首先选择其构成材料及其厚度，使其表现出对化学种类蚀刻的明显的抗蚀性。
而且，因此保护层3可具有大于最小厚度的厚度，在该最小厚度下会出现被蚀刻过多厚度的危险。
借助于其中列出的接合技术中的一种，根据参考图1的上述技术中的一种可以便利地制造结构10。
然后，在接合之前形成将被埋入的层2和/或保护层3。
在第一结构中，例如在之前的外延生长期间，它们已经包含在将被接合的晶片中。
在第二结构中，它们便利地形成在将被接合的晶片的接合表面上。
优选地，在将被接合的第一晶片的表面处形成埋入层2，在将被接合的第二晶片的表面处形成保护层3。
由此，除了它们的第一功能之外，可将这两层2和3用作接合层。
参考图3，薄层4与图2中的相同且其出现相同的缺陷16和16’。
但是与上面参考图2所讨论的相比，由于保护层3很少或完全不被能够蚀刻埋入层2的化学种类所侵蚀并穿过具有缺陷16和16’的薄层水平面发生化学种类渗透，所以后者不能达到埋入层2。
由此保护层3非常充分地减少或防止了埋入层2与渗入的化学种类的接触。
与在现有技术中使用的技术相比，可获得该结果而不需要试图提高薄层4(其具有很多缺陷16和16’)的质量。
与现有技术相比，也可以获得该技术而不需要修改结构10所经受的处理的化学组合物。
在结构10的优选结构中，埋入层2和可选的保护层3所用于的SeOI结构由电性绝缘材料制成且因此构成SeOI结构的绝缘厚度。
参考图1，根据上述技术中的一种可以便利地进行这种SeOI结构的制造。
优选地在分别覆盖有保护层3和埋入层2的施予衬底6和接收衬底1之间进行接合5。
在使用后面的接合技术且进一步由少量或完全不被能够蚀刻埋入层2的化学种类蚀刻的材料构成的情况下，保护层3应具有与埋入层2基本相同的接合性能，如基本相似的接合能量、流动特性和/或热膨胀系数，使得它们可以接合到一起。
与参考绝缘层2是SiO2层的SeOI 10的图1的例子相对比，在薄层4和绝缘层2之间，根据本发明的SeOI结构10进一步包括可以是半导体材料或电性绝缘材料的保护层3。
有利地，保护层3的材料是电性绝缘材料，且具有埋入的SiO2层，构成SeOI 10的绝缘厚度。
根据本发明，绝缘材料的该保护层3优选为Si3N4、SiON或金刚石。
根据本发明的优选结构的保护层3为Si3N4，该材料具有在接合能量和转移质量方面接近等于SiO2的接合特性的接合特性，尤其是在使用智能切割方法的情况下。例如参考O.Rayssac等人的名称为“From SOI to SOIM Technology：application for specific semiconductor processes”的文献(inSOI Technology and Devices X，PV 01-03 ecs Proceedings，Pedington，and J(2001)中)。
然而，使用氮化物为保护层3的其它主要益处在于其对化学处理如氢氟酸处理的强大的抗蚀性。
例如，通过氮化或通过在施予衬底6的表面上的CVD沉积氮化物层可获得该氮化硅。
然后通过氧化接收衬底1的表面可便利地获得将要埋入的层2。
关于蚀刻埋入层2的所述原因ii)(该文件中上面提到的)，结构10在化学蚀刻种类下的长时间暴露和/或这些化学蚀刻种类的浓重剂量引起下面描述的埋入层2的蚀刻。
该结构10为可分离的结构，如在FR 2 823 599中具体限定的。
可分离结构由接合到一起的两个晶片构成，并通过控制怎样能发生两个晶片的接合且尤其是接合能量来使其可分离。
这些可分离结构主要用作在将这些层和/或部件转移到接收衬底上之前用于生长和/或制造层或部件的临时衬底。
最后，由此可以制造具有接收衬底的结构，而不使用该可分离结构技术，接收衬底能够只有困难或完全没有困难的被用作用于制造这些转移的层或部件的衬底。
例如，在发光二极管领域中发现了可分离结构应用，在该发光二极管领域中，例如通过分离移除用于制造外延叠层的可分离蓝宝石衬底，然后将该叠层转移到较小电绝缘性的另一衬底上。
与电信和微波频率中相类似，优选地将部件最后集成在具有较高电阻率的支座上。
在某些情况下，需要用于制造某种结构或部件的衬底消耗了过多的数量。例如，这种情况为碳化硅，碳化硅比硅贵很多但是尤其在高温下表现出稳定性以及明显提高的功率和最大的工作频率、且其成本与硅相比非常高。因此，这对于在蓝宝石衬底上外延生长的、将被转移到不昂贵的衬底如硅上的碳化硅的精细层来讲是有益的。
应用该可分离结构也可在功率领域中或在芯片卡领域中用到。
参考图4，可分离结构10由以控制方式借助于弱化区域20连接到转移结构6的支撑衬底1构成。
可具体通过在接合支撑衬底1和转移结构6之前由化学处理粗化可分离衬底1的表面以及任选的粗化转移结构6的表面产生该弱化区域20，如具体在文献FR 2 823 599中所描述的。
具有区域20的弱化水平主要取决于使用的化学预算(chemical budget)(识别化学种类掺杂/次数/温度的三重因素)，其确定最后获得的弱化，或其等同于相同的事物，具有弱化区域20的接合能量水平的损失。
具有弱化区域20的接合能量水平的损失与表面粗糙度有关，其降低了可分离衬底1和转移衬底6之间的接触接合。
通过改变粗糙度，由此可以控制可分离衬底1的接合能量。
对于其中两层的每层都经由HF蚀刻通过8000粗化导致每个表面0.625纳米rms量级的粗糙度的SiO2/SiO2接合，该接合能量代替对于未经受粗化的SiO2/SiO2接合所通常面临的约2J/m2而为500mJ/m2的量级，该结果从Olivier Rayssac等人的名称为“Proceedings of the 2nd International Conferenceon Materials for Microelectronics”(IOM委员会，133页，1998)的论文中得出。
在粗化支撑衬底1的表面之后，通过上述技术中的一种将转移结构6接合到支撑衬底1上，以获得可分离结构10。
然后，例如任选地在转移结构6中进行处理，以制造一些或全部的部件。
在接下来的步骤中，该转移结构6自具有弱化区域20的支撑衬底1水平分离，特别地通过机械类型的施加压力如插入具有区域20的叶片水平(blade level)或使用分离钳或气体或液体喷流。
不过，在分离期间在具有区域20或可分离结构10的某些其它脆弱位置的水平会发生损伤，尤其是当为了有助于分离而施加机械压力时。
为了避免此损伤，参考图5提出一种结构和一种分离方法。
该分离结构10由在表面处包括层2的支撑衬底1和在表面处包括层2’的转移结构6构成，弱化区域20为层2和2’的界面，根据上述的参考图4两种技术的一种或其它的技术而制造。
层2和2’由相同材料构成。
在该(如部件的)制造工艺期间或最后，然后整个分离结构10经受包括易于蚀刻层2和2’的化学种类的化学处理。
通过使用以下两种方法中的至少一种来使得这些化学种类的化学作用特别强大：
-可分离结构10长时间暴露于化学种类，
-化学种类特别强大的剂量。
然后化学处理的效果为局部凹陷层2和2’，具有与可分离结构10的边缘同高的水平。
由此形成的凹陷18和18’将增强弱化区域20的弱化，但是当施加机械压力时将首先用作通过区域20分离的发起者。
该分离的化学制备对于克服所述的晶片分离问题尤其有利。
然而，此时，边缘分离问题也就是由于转移结构6和/或支撑衬底1引起的材料分离问题，会损害最后想要获得的电子或光电子部件。
参考图5，在19、19’、19”和19处可看到这种分层区域。
例如，可论述可分离衬底1的例子，可分离衬底1的氧化的表面2随后被粗化且最后接合到转移衬底6、其本身也在表面2”处预先氧化。
对于在硅上发生的氧化，层2和2’然后变为SiO2层。
在后者的情况下，可分离结构10然后经受其中氢氟酸剂量在50％附近且因此浓度特别高的HF处理，其效果为横向蚀刻将被接合的SiO2层2和2’。
此时分层区域19、19’、19”和19为转移衬底6和支撑衬底1的硅分层。
参考图6，借助于根据本发明的结构和方法发现上述问题的解决方案。
除了由实质上与层2的材料不同的材料的保护层3代替的层2’之外，按照与参考图5上面详细描述的可分离结构10相同的方式构成可分离结构10。
选择保护层3的材料，以便在化学处理期间添加的且易于蚀刻埋入层2的化学种类不能蚀刻该材料。
因此，当可分离结构10经受化学处理时，只有层2被横向蚀刻。
这严重限制了横向侵蚀的幅度，这是由于两个埋入层中只有一个被充分地蚀刻，同时保持了初始支撑衬底1从转移衬底6分离的特性。
然后最小化该具有支撑衬底1的分层水平。
在转移结构6和保护层3之间不存在具有界面的边缘分层水平。
与上面已经参考图5描述了的包括两个SiO2界面层2和2’的可分离结构10相对比，在图6中示出的例子包括Si3N4层代替SiO2层2’。
可通过在支撑衬底1和转移衬底6之间接合来便利地获得该可分离结构10，其中支撑衬底1具有其硅表面的预先氧化的水平面以给出氧化层2，转移衬底6预先涂敷有具有其硅表面的Si3N4沉积(例如通过PECVD或LPCVD)水平面以给出氮化层3。
在第一示意性的情况下，通过在接合之前通过HF蚀刻粗化氧化层2来获得弱化区域20。
在第二示意性的情况下，通过在接合之前例如通过在140℃下用H3PO4蚀刻、通过借助于冲击的和/或化学方式如RIE(“反应离子蚀刻”的缩写)的干法蚀刻粗化氮化层3来获得弱化的区域20。
在第三示意性的情况下，通过粗化SiO2层2和Si3N4层3来获得弱化的区域20。
参考图7、8和9，讨论了化学处理在可分离SeOI结构10上、包括与其中已经产生弱化区域20的绝缘厚度相邻的支撑衬底1的情况，由此分离由两个层2和2’构成的绝缘层，并最后产生SeOI结构的薄层4。
与上面参考图2所描述的相类似，存在缺陷的特别薄层能够使得化学处理的化学种类穿过其缺陷，并允许其蚀刻埋入绝缘厚度2和2’。
与图5相类似，由于：
·可分离结构10长时间暴露于化学种类，
·或化学种类的强大剂量，
特别有效的化学处理将在具有弱化区域20的该结构10水平面中产生环形凹腔。
参考图7，在前面示意性的情况中分别提到的问题在此累积，也就是说出现埋入层2-2’内部的假钮扣洞和在薄层4和可分离衬底1的19和19’处的边缘分层。
然而，在可分离SeOI的情况下，假钮扣洞在尺寸上比不可分离SeOI情况下的大，这是由于弱化区域20具有其中将引进化学蚀刻种类并侵蚀这些凹腔部分的壁的凹腔壁(由于在由表面粗化的弱化期间获得的界面粗化所致)。
在根据现有技术的可分离SeOI的情况下，通过化学种类的蚀刻能够由此导致比不可分离SeOI的情况下大10至100倍的典型假钮扣洞。
参考图8，本发明提出的解决方法是使用涂敷层或保护层3，保护层3的构成材料被易于蚀刻将插入到结构10中的埋入层2的化学种类很少蚀刻或完全不蚀刻。
与参考图3相同，保护层3将埋入层与缺陷16隔离并由此完全防止埋入层内部的蚀刻。
由于减少在薄层4和可分离衬底1之间的中间厚度，因此环形凹腔18’尺寸上小于参考图7中的尺寸，此时可分离衬底的边缘分层小或不存在，薄层4的边缘分层基本为零，且当随后施加机械分离力时，环形凹腔仍然保持通过弱化区域20的初始分离水平面的特性。
这种可分离SeOI结构的一种应用存在于在薄层4中制造电子或光电子部件中。
该结构10在这些部件层以几乎没有衬底能够经受的高温制造的情况下尤其有益。
参考图9，然后可将层4移到转移结构6上，这通过：
-将该转移结构6接合到层4；然后通过
-将具有弱化区域20的组件水平分离；并最后通过
-移除保护层3。
由此获得包含存在于转移结构6上的薄层4的最终结构。
在该文件中尤其参考图1至9讨论的衬底1和6可以是硅、锗、SiGe、IV-IV族合金、III-V族合金、II-VI族合金、蓝宝石、SiC或能通过本发明使用的任意其它材料。
在该文件且尤其参考图1至3和7至9中讨论的薄层4可以是Si、Ge、SiGe、III-V族合金、II-VI族合金、SiC或其它材料。
埋入层2有利地为SiO2，但也可以是能够由结构10的化学处理期间使用的化学种类充分蚀刻的另一种类型的绝缘体或另一种类型的材料。
特别是在埋入层2为SiO2的情况下埋入保护层3有利地为Si3N4，尽管其也可以为SiON、金刚石或易于由化学种类很少或完全不蚀刻的其它类型的材料，其中所述的化学种类在结构10的处理期间使用并易于蚀刻埋入层2。
该发明不止用于制造SeOI结构，也用于其它任何用于电学、光学或光电子学结构的制造。
Claims (18)
1.一种用于制造具有包括埋入层的用于电学、光学或光电子学的多层的结构的方法，该方法包括以下连续的步骤：
a.形成该结构的层，包括形成埋入层；
b.使用易于充分蚀刻构成埋入层材料的化学种类化学处理该结构；
特征在于步骤a)包括在埋入层上形成其本身也埋入的保护层，选择保护层的材料以足够抵抗在步骤b)期间使用的处理的化学种类的化学侵蚀，由此阻碍这些种类通过其会渗入到达埋入层的可能入口。
2.根据权利要求1所述的方法，特征在于步骤a)包括接合两个晶片。
3.根据权利要求2所述的方法，特征在于步骤a)包括，在接合之前形成将要埋入的层并在一个晶片的至少一个接合表面的表面处的形成保护层。
4.根据权利要求2所述的方法，特征在于步骤a)包括，在接合之前在两个晶片中的一个的接合表面上形成将要埋入的层，并在另一个晶片的接合表面上形成保护层。
5.根据三个前述权利要求中的任一项所述的方法，特征在于步骤a)包括，在接合之后借助于以下技术中的一种来减少两个晶片中的一个：智能切割，通过埋入在将被减少的晶片中的多孔层的分离水平，横向选择性的化学侵蚀层，重叠，抛光，CMP，化学蚀刻，磨蚀；使得在保护层上方只保留减少的晶片的薄层。
6.根据前述权利要求所述的方法，特征在于根据步骤a)形成的结构为绝缘体上半导体结构，埋入的层为该结构的绝缘厚度的至少一部分。
7.根据前述权利要求所述的方法，特征在于保护层也包含在该结构的绝缘厚度中。
8.根据前述权利要求中的一个所述的方法，特征在于根据步骤a)形成的结构具有弱化区域。
9.根据权利要求8所述的方法，特征在于弱化区域为两层之间的界面，该两层中的至少一层具有粗化的表面。
10.根据与前述权利要求组合的权利要求2至7中的一项所述的方法，特征在于步骤a)包括，在接合之前在由化学粗化的晶片的接合表面的一个上形成弱化区域。
11.根据前述权利要求的一项所述的方法，特征在于该埋入层为SiO2。
12.根据权利要求2至10的一项所述的方法，特征在于埋入的层为SiO2并在步骤a)期间通过氧化将要接合的两个晶片中一个的硅表面来形成。
13.根据前述两个权利要求的一项所述的方法，特征在于在步骤b)期间使用的化学种类基于氢氟酸。
14.根据前述三个权利要求的一项所述的方法，特征在于保护层由氮化物材料构成。
15.根据权利要求2至14中一项所述的方法，特征在于保护层为氮化物并在步骤a)期间通过在将要接合的两个晶片中一个的接合表面上的氮化物沉积水平面而形成。
16.根据两个前述权利要求一个所述的方法，特征在于保护层由Si3N4构成。
17.根据权利要求8至10的一项所述的方法用于制造可分离结构。
18.根据权利要求6或7中所述的方法用于制造绝缘体上半导体结构。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0309380 | 2003-07-30 | ||
| FR0309380A FR2858461B1 (fr) | 2003-07-30 | 2003-07-30 | Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1833315A true CN1833315A (zh) | 2006-09-13 |
| CN100401499C CN100401499C (zh) | 2008-07-09 |
Family
ID=34043671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800223396A Expired - Lifetime CN100401499C (zh) | 2003-07-30 | 2004-07-29 | 制造包括抗化学处理保护层的结构及可分离结构的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7169683B2 (zh) |
| EP (1) | EP1649509A2 (zh) |
| JP (1) | JP2007500436A (zh) |
| KR (1) | KR100751619B1 (zh) |
| CN (1) | CN100401499C (zh) |
| FR (1) | FR2858461B1 (zh) |
| WO (1) | WO2005013338A2 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7235461B2 (en) * | 2003-04-29 | 2007-06-26 | S.O.I.Tec Silicon On Insulator Technologies | Method for bonding semiconductor structures together |
| FR2858461B1 (fr) * | 2003-07-30 | 2005-11-04 | Soitec Silicon On Insulator | Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques |
| CN100550342C (zh) * | 2004-12-28 | 2009-10-14 | S.O.I.Tec绝缘体上硅技术公司 | 用于获得具有低密度孔的薄层的方法 |
| KR101299211B1 (ko) * | 2006-10-27 | 2013-08-22 | 소이텍 | 빈 자리 클러스터들을 갖는 기판 내에 형성된 박막의 전달을 위한 향상된 공정 |
| US7678668B2 (en) * | 2007-07-04 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
| FR2926672B1 (fr) * | 2008-01-21 | 2010-03-26 | Soitec Silicon On Insulator | Procede de fabrication de couches de materiau epitaxie |
| US20110180896A1 (en) * | 2010-01-25 | 2011-07-28 | International Business Machines Corporation | Method of producing bonded wafer structure with buried oxide/nitride layers |
| JP6248458B2 (ja) * | 2013-08-05 | 2017-12-20 | 株式会社Sumco | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4771016A (en) * | 1987-04-24 | 1988-09-13 | Harris Corporation | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor |
| US5362667A (en) * | 1992-07-28 | 1994-11-08 | Harris Corporation | Bonded wafer processing |
| JP3214631B2 (ja) * | 1992-01-31 | 2001-10-02 | キヤノン株式会社 | 半導体基体及びその作製方法 |
| US6004865A (en) * | 1993-09-06 | 1999-12-21 | Hitachi, Ltd. | Method of fabricating multi-layered structure having single crystalline semiconductor film formed on insulator |
| US5882532A (en) * | 1996-05-31 | 1999-03-16 | Hewlett-Packard Company | Fabrication of single-crystal silicon structures using sacrificial-layer wafer bonding |
| SG67458A1 (en) * | 1996-12-18 | 1999-09-21 | Canon Kk | Process for producing semiconductor article |
| JPH11111839A (ja) * | 1997-10-01 | 1999-04-23 | Denso Corp | 半導体基板およびその製造方法 |
| JP3358550B2 (ja) * | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP3887973B2 (ja) * | 1998-10-16 | 2007-02-28 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP3537690B2 (ja) * | 1998-12-25 | 2004-06-14 | 京セラ株式会社 | 化合物半導体装置およびその製造法 |
| JP2000315727A (ja) * | 1999-03-02 | 2000-11-14 | Rohm Co Ltd | 半導体装置の製造方法 |
| US6902987B1 (en) * | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| FR2835096B1 (fr) * | 2002-01-22 | 2005-02-18 | Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin | |
| US6583440B2 (en) * | 2000-11-30 | 2003-06-24 | Seiko Epson Corporation | Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus |
| US6410938B1 (en) * | 2001-04-03 | 2002-06-25 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating |
| FR2823599B1 (fr) * | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
| FR2835095B1 (fr) * | 2002-01-22 | 2005-03-18 | Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique | |
| US6902656B2 (en) * | 2002-05-24 | 2005-06-07 | Dalsa Semiconductor Inc. | Fabrication of microstructures with vacuum-sealed cavity |
| US6979630B2 (en) * | 2002-08-08 | 2005-12-27 | Isonics Corporation | Method and apparatus for transferring a thin layer of semiconductor material |
| FR2858461B1 (fr) * | 2003-07-30 | 2005-11-04 | Soitec Silicon On Insulator | Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques |
| FR2866983B1 (fr) * | 2004-03-01 | 2006-05-26 | Soitec Silicon On Insulator | Realisation d'une entite en materiau semiconducteur sur substrat |
| FR2867310B1 (fr) * | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Technique d'amelioration de la qualite d'une couche mince prelevee |
| US7087134B2 (en) * | 2004-03-31 | 2006-08-08 | Hewlett-Packard Development Company, L.P. | System and method for direct-bonding of substrates |
-
2003
- 2003-07-30 FR FR0309380A patent/FR2858461B1/fr not_active Expired - Lifetime
- 2003-10-14 US US10/686,082 patent/US7169683B2/en not_active Expired - Lifetime
-
2004
- 2004-07-29 WO PCT/FR2004/002040 patent/WO2005013338A2/fr active Application Filing
- 2004-07-29 JP JP2006521625A patent/JP2007500436A/ja active Pending
- 2004-07-29 KR KR1020067001850A patent/KR100751619B1/ko active IP Right Grant
- 2004-07-29 CN CNB2004800223396A patent/CN100401499C/zh not_active Expired - Lifetime
- 2004-07-29 EP EP04767815A patent/EP1649509A2/fr not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060033917A (ko) | 2006-04-20 |
| US7169683B2 (en) | 2007-01-30 |
| JP2007500436A (ja) | 2007-01-11 |
| FR2858461A1 (fr) | 2005-02-04 |
| CN100401499C (zh) | 2008-07-09 |
| FR2858461B1 (fr) | 2005-11-04 |
| WO2005013338A3 (fr) | 2005-06-30 |
| EP1649509A2 (fr) | 2006-04-26 |
| US20050026391A1 (en) | 2005-02-03 |
| KR100751619B1 (ko) | 2007-08-22 |
| WO2005013338A2 (fr) | 2005-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1950938A (zh) | 智能剥离分开后的热处理 | |
| CN1175498C (zh) | 复合部件及其分离方法和半导体衬底的制备方法 | |
| JP5292644B2 (ja) | 最小化された応力を備えたヘテロ構造を製造するためのプロセス | |
| CN1076862C (zh) | 绝缘体上的硅(soi)衬底的制造工艺 | |
| CN1153257C (zh) | 半导体衬底的处理方法和半导体衬底 | |
| CN1157768C (zh) | 腐蚀半导体工件的方法和制备半导体工件的方法 | |
| CN1090381C (zh) | 绝缘体上的硅衬底的制造方法 | |
| CN1528009A (zh) | 可拆除基片或可拆除结构及其生产方法 | |
| CN1473361A (zh) | 制造含有粘接于-目标基片上的-薄层的-叠置结构的方法 | |
| KR101299719B1 (ko) | 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스 | |
| CN1187792C (zh) | 清洗多孔体的方法 | |
| CN1959952A (zh) | 再循环外延施予晶片的方法 | |
| KR101828635B1 (ko) | 경화층을 갖는 유리-상-반도체 기판 및 이를 제조하는 방법 | |
| CN1058354C (zh) | 半导体部件的制造方法 | |
| CN1868054A (zh) | 制备和组装基材的方法 | |
| CN1781188A (zh) | 用于同时得到一对由有用层覆盖的衬底的方法 | |
| CN1914709A (zh) | 由选自半导体材料的材料层形成的多层晶片的表面处理 | |
| CN1541406A (zh) | 具有受控机械强度的可拆除基片及其生产方法 | |
| CN1209650A (zh) | 半导体装置及其制造方法 | |
| CN1115716C (zh) | 半导体衬底的处理方法和半导体衬底 | |
| CN1947240A (zh) | 制造芯片和相关支撑的方法 | |
| CN1204147A (zh) | 具有沟槽隔离结构的半导体器件及其制造方法 | |
| JPWO2006109614A1 (ja) | Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ | |
| KR20110052456A (ko) | 웨이퍼 접합 방법 | |
| CN1833315A (zh) | 包括抗化学处理保护层的结构的制造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SUTAIKE INC. Free format text: FORMER NAME: S.O.J. TEC SILICON ON INSULATOR TECHNOLOGIES |
|
| CP01 | Change in the name or title of a patent holder |
Address after: French Bernini Patentee after: SOITEC Address before: French Bernini Patentee before: S.O.J. Tec Silicon on Insulator Technologies |