CN104867814A - Ge薄膜键合制备绝缘层上锗的方法 - Google Patents

Ge薄膜键合制备绝缘层上锗的方法 Download PDF

Info

Publication number
CN104867814A
CN104867814A CN201510200903.9A CN201510200903A CN104867814A CN 104867814 A CN104867814 A CN 104867814A CN 201510200903 A CN201510200903 A CN 201510200903A CN 104867814 A CN104867814 A CN 104867814A
Authority
CN
China
Prior art keywords
film
polishing
germanium
wafer
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510200903.9A
Other languages
English (en)
Other versions
CN104867814B (zh
Inventor
陈松岩
刘翰辉
亓东锋
李成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen University
Original Assignee
Xiamen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen University filed Critical Xiamen University
Priority to CN201510200903.9A priority Critical patent/CN104867814B/zh
Publication of CN104867814A publication Critical patent/CN104867814A/zh
Application granted granted Critical
Publication of CN104867814B publication Critical patent/CN104867814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

Ge薄膜键合制备绝缘层上锗的方法，涉及绝缘层上锗。对Ge片进行离子注入，形成缺陷平面；用光固化胶将PDMS与处理后的Ge片绑定；在处理后的柔性支撑衬底上施加平行于剥离平面的剪切力，将表面Ge薄膜沿着缺陷平面与体Ge基底“撕开”，得柔性Ge薄膜；再进行抛光，得锗薄膜，然后与SiO2/Si晶片清洗，将清洗后的Ge薄膜与SiO2/Si晶片，利用等离子体与晶片表面进行撞击，同时对表面进行活化处理；将处理后的Ge薄膜与SiO2/Si晶片贴合；用滚压法将界面的空气充分地排出；处理后将样品预键合，随后将柔性衬底与GOI结构剥离，退火，以增强键合表面能，提高键合强度。

Description

Ge薄膜键合制备绝缘层上锗的方法
技术领域
本发明涉及绝缘层上锗，尤其是涉及一种对离子注入后的Ge晶片进行机械剥离获得柔性Ge薄膜，滚压柔性Ge膜将其与SiO2/Si表面贴合，结合低温键合技术的Ge薄膜键合制备绝缘层上锗的方法。
背景技术
GOI材料具有许多独特的物理性质，集合了Ge材料较高的载流子迁移率和SOI材料低功耗、抗辐射、耐高温等优点[1-3]，而且在制造技术上与目前较成熟的硅工艺是相兼容的，成为了一种极具吸引力的Si基新型材料。
超大规模集成电路的部分或完全耗尽型器件结构对晶片尺寸的要求为200mm和300mm，而对于MEMS，MOEMS，Smart Power来说，通常要求晶片4寸至6寸[4]，特别是要在大尺寸晶片上形成高质量的Ge层以实现高性能的MOSFETs[5]。此外，半导体产业降低成本的一条最有效途径就是扩大外延片尺寸。很多公司(包括飞利浦Lumileds、三星Samsung、LG、台湾晶电Epistar等)都在进行4英寸甚至更大尺寸外延片的技术研发。因此，制备大尺寸的GOI衬底具有重要的意义。
目前，关于GOI的制备方法的报道较多，但往往制备得到的GOI材料位错密度较高，导致迁移率低。而晶片键合是目前备受关注的制备低缺陷密度和较优单晶性能的GOI结构的最有效方法。然而晶片键合对于制备大尺寸GOI也存在一个关键技术瓶颈：晶片键合是将两片体晶片键合。体晶片直接贴合界面气泡较难排出，形成界面缺陷，在后续工艺过程难以消除，往往导致键合后表面微空洞[6]。此外，体晶片键合往往易碎，增大键合压力的控制难度。因此，该方法较难以制备出完整的4寸以上的GOI。
参考文献：
[1]J.Oh,P.Majhi,H.Lee,O.Yoo,S.Banerjee,C.Y.Kang,J.Yang,R.Harris,H.Tseng,andR.Jammy,IEEE Electron Device Lett.28,1044(2007).
[2]Hanhui Liu,Peng Wang,Dong feng Qi,Xin Li,Xiang Han,Chen Wang,Songyan Chen*,Cheng Li,and Wei Huang,Ohmic contact formation of metal/amorphous-Ge/n-Ge junctions withan anomalous modulation of Schottky barrier height,Appl.Phys.Lett.,105,192103,2014.
[3]T.Matsushita,C.Fukunaga,H.Ikeda,et al.Total-dose effects ofγ-ray irradiation onSOI-MOS transistors[J].Nuclear Instruments and Methods in Physics Research Section A:Accelerators,Spectrometers,Detectors and Associated Equipment,1995,366(2-3):366-371.
[4]SA S.Thin film transfer by Smarttechnology beyond SOI[C]//Silicon-on-insulatorTechnology and Devices XI:Proceedings of the International Symposium.The ElectrochemicalSociety,2003,2003:13.
[5]Mieda E,Maeda T,Yasuda T,et al.Large-scale Ge-on-Insulator wafers usinglow-temperature bonding and Epitaxial Lift-Off(ELO)technique[C]//Low Temperature Bondingfor 3D Integration(LTB-3D),20144th IEEE International Workshop on.IEEE,2014:22-22.
[6]Zhang X,Yang F,Ou Y,et al.The Study on defects of germanium-on-insulator fabricatedby a low temperature Smart-cut process[J].ECS Transactions,2013,50(7):85-90.
发明内容
本发明的目的在于针对晶片键合制备大尺寸GOI存在的表面微空洞与易碎等问题，提供一种Ge薄膜键合制备绝缘层上锗的方法。
本发明包括以下步骤：
1)对Ge片进行离子注入，形成缺陷平面；
2)用光固化胶将PDMS与步骤1)处理后的Ge片绑定；
3)在步骤2)处理后的柔性支撑衬底上施加一个平行于剥离平面的剪切力，将表面Ge薄膜沿着缺陷平面与体Ge基底“撕开”，得到厚度均匀的大面积柔性Ge薄膜；
4)对步骤3)处理后的柔性衬底上的薄锗层进行抛光，去除表面损伤层，得到厚度均匀，表面平整的锗薄膜；
5)将步骤4)处理后的Ge薄膜与SiO2/Si晶片进行清洗；
6)将步骤5)清洗后的Ge薄膜与SiO2/Si晶片，利用等离子体与晶片表面进行撞击，产生物理或化学反应，实现分子级的沾污去除，同时对表面进行活化处理，提高晶片表面亲水性；
7)将步骤6)处理后的Ge薄膜与SiO2/Si晶片进行贴合；充分利用柔性衬底的优势，采用滚压法，将界面的空气充分地排出；
8)在步骤7)处理后将样品预键合，随后将柔性衬底与GOI结构剥离，最后退火，以增强键合表面能，提高键合强度。
在步骤1)中，所述离子可为氢离子或氧离子等；形成缺陷平面后，可调整注入能量控制缺陷平面的位置。
在步骤3)中，所述Ge基底经过化学机械抛光后可重复利用。
在步骤4)中，所述抛光可采用三步法对Ge薄膜进行抛光，抛光的具体方法可为：
先用第一抛光液利用抛光机对锗表面进行第一次抛光，再用第二抛光液利用抛光机对锗表面进行第二次抛光，最后用第三抛光液利用抛光机对锗表面进行第三次抛光；所述第一抛光液按体积比的组成为Nalco2398∶H2O＝1∶20；所述第二抛光液按体积比的组成为Nalco2398∶H2O∶H2O2＝1∶20∶0.2；所述第三抛光液按体积比的组成为NP8040∶H2O∶H2O2＝1∶40∶0.2。
本发明对离子注入的体Ge晶片进行机械剥离，将体Ge晶片转变为柔性Ge薄膜，利用滚压的方式进行贴合，可以将界面空气充分排出，解决表面微空洞问题；而且柔性薄膜相比于体材料易碎性大大降低，减少了键合过程晶片碎裂的风险。
本发明创新性地提出柔性Ge膜键合技术。一方面，巧妙地将离子注入形成剥离界面与机械剥离相结合，可以通过控制注入条件可以获得厚度均匀可控的柔性Ge薄膜。另一方面，首次提出利用柔性薄膜滚压的优势，突破了传统体材料贴合的局限，极大程度上提高了界面气泡排出率，使大面积GOI制备成为可能。本发明是一种简易、低成本的制备大尺寸GOI的新方法。
具体实施方式
以下实施例将对本发明作进一步的说明。
1、首先，利用SRIM 2008软件(Stopping and Range of Ions in Matter)模拟氢离子在不同能量下的投影射程，然后根据所需的GOI顶层Ge厚度来确定氢离子的注入能量。注入前先用PECVD在其表面沉积90nm的SiO2，作为氢离子注入的保护层。然后，在室温下用LC-4型高能离子注入机进行氢离子注入，注入剂量为5×1016cm-2，注入能量为250keV。注入时靶室真空度级别为10-6Torr，离子束偏离样品法线7°以避免沟道效应；同时，为了防止束流过大产生自加热效应，将离子束流密度控制在0.8μA/cm2左右。注入后用稀释HF溶液把表面的SiO2腐蚀掉。
2、将注入后片子清洗烘干后，旋涂耐腐蚀SU8光固化胶。将洁净的PDMS与表面覆盖SU8的Ge片贴合，65℃热板烘2min，95℃热板烘7.5min，紫外曝光30s，65℃热板烘1.5min，95℃热板烘6.5min。待固化完后施加辅助机械力将Ge片表面剥离层与体Ge基底剥离，得到绑定在PDMS上的4寸柔性Ge薄膜。
3、采用三步抛光法对剥离后的Ge薄膜进行抛光：
a.抛光液为Nalco2398∶H2O＝1∶20，抛光2min。
b.在抛光液中添加H2O2，Nalco2398∶H2O∶H2O2＝1∶20∶0.2，抛光3min。
c.抛光液为NP8040∶H2O∶H2O2＝1∶40∶0.2，抛光4min。
4、对Ge膜与与SiO2/Si晶片进行干法亲水性处理：
a.将清洗后的晶片放于感应耦合等离子体刻蚀机中进行表面改性处理。设置氧气流量40sccm，功率100w，时间15s。再用氨水溶液(NH4OH∶H2O＝1∶10)浸泡30s。
b.对SiO2/Si进行跟Ge膜相同的干法亲水性处理条件进行表面处理。
5、活化完后在室温下利用滚轴滚压将柔性Ge薄膜贴到SiO2/Si表面。结合柔性滚压的优势，将界面的空气充分地排出。减少键合界面缺陷、气泡。
6、将滚压贴合后的片子放进键合机内，待真空达到将近10-5mbar后，开始缓慢升温，整个过程升温速率为5℃/min，升至100℃恒温2h，再升至150℃恒温2h，并施加3.75MPa压力实现预键合。
7、预键合后将片子泡在光固化胶溶剂中，待GOI结构与柔性衬底剥离。将GOI结构放入退火炉在600℃下退火1h。
经过上述步骤，最终获得了质量良好的大尺寸(4寸)GOI结构。以上所述仅为本发明的较佳实例。

Claims (4)

1.Ge薄膜键合制备绝缘层上锗的方法，其特征在于包括以下步骤：
1)对Ge片进行离子注入，形成缺陷平面；
2)用光固化胶将PDMS与步骤1)处理后的Ge片绑定；
3)在步骤2)处理后的柔性支撑衬底上施加一个平行于剥离平面的剪切力，将表面Ge薄膜沿着缺陷平面与体Ge基底“撕开”，得到厚度均匀的大面积柔性Ge薄膜；
4)对步骤3)处理后的柔性衬底上的薄锗层进行抛光，去除表面损伤层，得到厚度均匀，表面平整的锗薄膜；
5)将步骤4)处理后的Ge薄膜与SiO2/Si晶片进行清洗；
6)将步骤5)清洗后的Ge薄膜与SiO2/Si晶片，利用等离子体与晶片表面进行撞击，产生物理或化学反应，实现分子级的沾污去除，同时对表面进行活化处理，提高晶片表面亲水性；
7)将步骤6)处理后的Ge薄膜与SiO2/Si晶片进行贴合；充分利用柔性衬底的优势，采用滚压法，将界面的空气充分地排出；
8)在步骤7)处理后将样品预键合，随后将柔性衬底与GOI结构剥离，最后退火，以增强键合表面能，提高键合强度。
2.如权利要求1所述Ge薄膜键合制备绝缘层上锗的方法，其特征在于在步骤1)中，所述离子为氢离子或氧离子。
3.如权利要求1所述Ge薄膜键合制备绝缘层上锗的方法，其特征在于在步骤3)中，所述Ge基底经过化学机械抛光后重复利用。
4.如权利要求1所述Ge薄膜键合制备绝缘层上锗的方法，其特征在于在步骤4)中，所述抛光采用三步法对Ge薄膜进行抛光，抛光的具体方法为：
先用第一抛光液利用抛光机对锗表面进行第一次抛光，再用第二抛光液利用抛光机对锗表面进行第二次抛光，最后用第三抛光液利用抛光机对锗表面进行第三次抛光；所述第一抛光液按体积比的组成为Nalco2398∶H2O＝1∶20；所述第二抛光液按体积比的组成为Nalco2398∶H2O∶H2O2＝1∶20∶0.2；所述第三抛光液按体积比的组成为NP8040∶H2O∶H2O2＝1∶40∶0.2。
CN201510200903.9A 2015-04-24 2015-04-24 Ge薄膜键合制备绝缘层上锗的方法 Active CN104867814B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510200903.9A CN104867814B (zh) 2015-04-24 2015-04-24 Ge薄膜键合制备绝缘层上锗的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510200903.9A CN104867814B (zh) 2015-04-24 2015-04-24 Ge薄膜键合制备绝缘层上锗的方法

Publications (2)

Publication Number Publication Date
CN104867814A true CN104867814A (zh) 2015-08-26
CN104867814B CN104867814B (zh) 2017-09-22

Family

ID=53913575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510200903.9A Active CN104867814B (zh) 2015-04-24 2015-04-24 Ge薄膜键合制备绝缘层上锗的方法

Country Status (1)

Country Link
CN (1) CN104867814B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195534A (zh) * 2017-05-24 2017-09-22 中国科学院上海微系统与信息技术研究所 Ge复合衬底、衬底外延结构及其制备方法
CN108823531A (zh) * 2018-06-28 2018-11-16 苏州大学 柔性六角铁氧体薄膜及其制备方法
CN110660655A (zh) * 2019-09-30 2020-01-07 闽南师范大学 一种无气泡无穿透位错Ge/Si异质混合集成方法
CN110676158A (zh) * 2019-09-30 2020-01-10 闽南师范大学 一种实现晶格阻断的零气泡Ge/Si异质混合集成方法
CN110690108A (zh) * 2019-09-30 2020-01-14 闽南师范大学 一种无气泡坑超高质量SOI基Ge薄膜异质键合方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097850A (zh) * 2006-06-28 2008-01-02 中国科学院半导体研究所 半导体应变弛豫材料的制作方法
US20110133243A1 (en) * 2008-05-05 2011-06-09 June O Song Light emitting element and a production method therefor
CN102184882A (zh) * 2011-04-07 2011-09-14 中国科学院微电子研究所 一种形成复合功能材料结构的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097850A (zh) * 2006-06-28 2008-01-02 中国科学院半导体研究所 半导体应变弛豫材料的制作方法
US20110133243A1 (en) * 2008-05-05 2011-06-09 June O Song Light emitting element and a production method therefor
CN102184882A (zh) * 2011-04-07 2011-09-14 中国科学院微电子研究所 一种形成复合功能材料结构的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195534A (zh) * 2017-05-24 2017-09-22 中国科学院上海微系统与信息技术研究所 Ge复合衬底、衬底外延结构及其制备方法
CN107195534B (zh) * 2017-05-24 2021-04-13 中国科学院上海微系统与信息技术研究所 Ge复合衬底、衬底外延结构及其制备方法
CN108823531A (zh) * 2018-06-28 2018-11-16 苏州大学 柔性六角铁氧体薄膜及其制备方法
CN110660655A (zh) * 2019-09-30 2020-01-07 闽南师范大学 一种无气泡无穿透位错Ge/Si异质混合集成方法
CN110676158A (zh) * 2019-09-30 2020-01-10 闽南师范大学 一种实现晶格阻断的零气泡Ge/Si异质混合集成方法
CN110690108A (zh) * 2019-09-30 2020-01-14 闽南师范大学 一种无气泡坑超高质量SOI基Ge薄膜异质键合方法
CN110660655B (zh) * 2019-09-30 2022-05-03 闽南师范大学 一种无气泡无穿透位错Ge/Si异质混合集成方法

Also Published As

Publication number Publication date
CN104867814B (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
CN104867814B (zh) Ge薄膜键合制备绝缘层上锗的方法
EP2343729B1 (en) Method for manufacturing silicon thin film transfer insulating wafer
KR100709689B1 (ko) 에피택셜 공정을 사용한 ｓｏｉ 기판의 표면 마무리 방법
KR102120509B1 (ko) 복합 기판의 제조 방법 및 복합 기판
TWI694497B (zh) 具備氧化物單結晶薄膜之複合晶圓之製造方法
US7776719B2 (en) Method for manufacturing bonded wafer
WO2007094233A1 (ja) Ｓｏｉ基板およびｓｏｉ基板の製造方法
KR101526245B1 (ko) 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법
WO2010137589A1 (ja) 貼り合わせｓｏｓ基板
WO2007091639A1 (ja) Ｓｏｉ基板の製造方法
JP2001274368A (ja) 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
TWI567780B (zh) Method of manufacturing composite wafers
TW200952050A (en) Method for manufacturing bonded substrate
CN113421848A (zh) 一种功率绝缘体上的硅衬底的制备工艺
TW201908124A (zh) 高熱傳導性之元件基板及其製造方法
CN105118804B (zh) 超薄硅薄膜钝化制备绝缘体上锗的方法
JP5455445B2 (ja) 貼り合わせウェーハの製造方法
JP6643873B2 (ja) ２枚の基板を積層する方法
CN102832160A (zh) 一种soi硅片的制备方法
KR20180095842A (ko) 사파이어 복합 기재와 그 제조 방법
US20160284589A1 (en) Layer Transfer Technology for Silicon Carbide
Li et al. Room temperature wafer bonding by surface activated ALD-Al2O3
JP2000068172A (ja) 試料の分離装置及び分離方法
CN107154378B (zh) 绝缘层上顶层硅衬底及其制造方法
JP2010278342A (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant