CN101097850A - 半导体应变弛豫材料的制作方法 - Google Patents
半导体应变弛豫材料的制作方法 Download PDFInfo
- Publication number
- CN101097850A CN101097850A CNA2006100894476A CN200610089447A CN101097850A CN 101097850 A CN101097850 A CN 101097850A CN A2006100894476 A CNA2006100894476 A CN A2006100894476A CN 200610089447 A CN200610089447 A CN 200610089447A CN 101097850 A CN101097850 A CN 101097850A
- Authority
- CN
- China
- Prior art keywords
- silicon
- germanium
- substrate
- strain relaxation
- semiconductor strain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
一种半导体应变弛豫材料的制作方法，其特征在于，包括如下步骤：(1)在硅衬底上生长应变的锗硅薄膜；(2)在衬底上制作柔性键合介质；(3)将步骤(1)的锗硅薄膜/硅衬底与步骤(2)的衬底/柔性键合介质柔性键合，锗硅薄膜与柔性键合介质相对；(4)将硅衬底去除；(5)对去除硅衬底后的材料进行热处理，使锗硅薄膜的应变发生弛豫，形成锗硅半导体应变弛豫材料。
Description
技术领域
本发明涉及半导体薄膜材料的制备技术，更具体地说，本发明涉及到使生长的应变的半导体薄膜材料中的应力发生弛豫，获得高质量弛豫材料的方法。
背景技术
微电子技术的飞速发展彻底改变了我们的生活，为我们的工作生活带来了革命性的变化，是当代信息产业的支柱。其技术发展的核心就是减小集成器件的尺寸、提高芯片的集成度。为了满足人们对信息需求量的指数增长，微电子集成电路的速度、集成度进一步提高，但是随着微电子加工线宽向深亚微米和纳米量级发展，器件的短沟道效应和量子效应等越来越严重，成为制约微电子器件发展的一个重要因素。解决硅(Si)微电子技术所面临的挑战是科研工作者的迫切任务。应变Si技术是一项提高微电子芯片性能的强有力手段。它将应变引入Si材料中，从而可以大大提高载流子的迁移率，进而提高器件和电路的速度。与非应变的Si材料相比，如果器件采用相同的尺寸，用应变Si制作的器件的速度大约有30-60％的提高。
要制作应变Si，目前的方法是先在Si衬底上生长出应变弛豫的锗硅(SiGe)合金材料，然后在SiGe上生长应变的Si材料。由于锗(Ge)的原子半径比Si大，SiGe合金的晶格常数比Si的晶格常数要大。在弛豫的SiGe上生长Si时，在生长平面内，生长的Si薄膜将受到一个平行于生长面的张应变，从而得到应变的Si材料。制作应变Si材料的最大的难点是首先在Si衬底上获得弛豫的SiGe衬底材料。
目前制备弛豫SiGe材料的方法主要有两大类，一类是直接生长获得，如加入低温Si层、Ge组分渐变等；另一类是生长出应变的SiGe材料后用热退火、离子注入等加工工艺，使SiGe发生弛豫，获得弛豫的SiGe材料。以上方法中生长Ge组分渐变的SiGe材料，使其应变逐步释放，得到的弛豫SiGe材料的质量最好。但是该方法制作很复杂，成本也比较高。首先，为了保障好的晶体质量，Ge组分的增加梯度必须控制在0.1/μm以下，这样外延层的厚度必须比较厚，生长时间长，成本高，厚的组分渐变SiGe层也使得该种材料不适合于制作集成器件。另外，这样得到的材料的表面不平整，必须用化学机械抛光等工艺将其表面光滑化才能应用，工艺复杂、成本高。
本发明就是为了提供一种工艺简单、成本低、质量好的制作弛豫的SiGe材料的方法。
发明内容
本发明的目的是提供一种半导体应变弛豫材料的制作方法，本发明的核心思想是将应变的SiGe薄膜材料转移到新的衬底上，在转移过程中或者转移后，控制其应变的释放，从而获得弛豫的SiGe材料。
本发明一种半导体应变弛豫材料的制作方法，其特征在于，包括如下步骤：
(1)在硅衬底上生长应变的锗硅薄膜；
(2)在衬底上制作柔性键合介质；
(3)将步骤(1)的锗硅薄膜/硅衬底与步骤(2)的衬底/柔性键合介质柔性键合，锗硅薄膜与柔性键合介质相对；
(4)将硅衬底去除；
(5)对去除硅衬底后的材料进行热处理，使锗硅薄膜的应变发生弛豫，形成锗硅半导体应变弛豫材料。
其中应变锗硅薄膜的生长方法是固体源分子束外延、气体源分子束外延、化学束外延、化学汽相淀积。
其中柔性键合介质是掺磷或者同时掺有磷和硼的二氧化硅材料。
其中柔性键合介质是硅乳胶。
其中柔性键合介质是铟或其它熔点低于1000℃的金属材料。
其中键合前锗硅薄膜的表面也有柔性键合介质。
其中硅衬底的去除方法是智能剥离方法。
其中硅衬底的去除方法是背面减薄和腐蚀的方法。
其中衬底是硅半导体材料。
其中衬底的表面有绝缘介质层二氧化硅或氮化硅。
本发明的半导体应变弛豫材料的制作方法具有工艺简单、成本低、质量好的优点。
附图说明
为进一步说明本发明的具体技术内容，以下结合实施例及附图详细说明如后，其中：
图1是本发明的一个制备弛豫锗硅材料的工艺流程示意图。
具体实施方式
请参阅图1所示，本发明一种半导体应变弛豫材料的制作方法，包括如下步骤：
(1)在硅衬底11上生长应变的锗硅薄膜12；其中应变锗硅薄膜12的生长方法是固体源分子束外延、气体源分子束外延、化学束外延、化学汽相淀积；
(2)在衬底13上制作柔性键合介质14；其中柔性键合介质14是掺磷或者同时掺有磷和硼的SiO2材料；该柔性键合介质14是硅乳胶；该柔性键合介质14是铟或其它熔点低于1000℃的金属材料；其中衬底13是硅半导体材料；其中衬底13的表面有绝缘介质层二氧化硅或氮化硅；
(3)将步骤(1)的锗硅薄膜12/硅衬底11与步骤(2)的衬底13/柔性键合介质14柔性键合，锗硅薄膜12与柔性键合介质14相对；其中键合前锗硅薄膜12的表面也有柔性键合介质；
(4)将硅衬底11去除；其中硅衬底11的去除方法是智能剥离方法；其中硅衬底11的去除方法是背面减薄和腐蚀的方法；
(5)对去除硅衬底11后的材料进行热处理，使锗硅薄膜12的应变发生弛豫，形成锗硅半导体应变弛豫材料。下面举例说明本发明的实施步骤：
图1是本发明的一个制备弛豫锗硅材料工艺流程示意图。可以由以下步骤来完成：
步骤(1)：在硅衬底11上生长应变的锗硅薄膜12(如图1A)。为了保持锗硅薄膜12具有好的晶格质量，其厚度一般应小于临界厚度。
步骤(2)：在衬底13上制作柔性键合介质14(如图1B)。柔性键合介质14在较高的温度下比较软，具有一定的横向流动性。
步骤(3)：将步骤(1)制备的硅衬底11/锗硅薄膜12与步骤(2)制作的衬底13/柔性键合介质14实现键合(如图1C)。键合后使两材料成为一块材料。
步骤(4)：将硅衬底11去除(如图1D)。去除硅衬底11后，应变的锗硅薄膜12的一个面暴露出来，成为自由的表面，而另一面与柔性键合介质结合，在一定的条件下，其结合的强度比较弱，它的应力可以得到释放，成为应力弛豫的锗硅材料。
步骤(5)：对材料进行热处理，使锗硅薄膜12的应变发生弛豫。在热处理过程中控制好加热速度和温度，使锗硅薄膜材料在弛豫的过程中保持好的晶格质量。另外，加热过程中也可能使柔性键合介质14的性质发生变化。热处理还可以强化键合强度。
以上只是举出一个实施的例子，在制备过程中键合的媒质可以有很多种，如可以用Si乳胶、低熔点金属材料如金属铟等。用铟作为键合介质时，由于铟在较低温度下就可以软化，用它作为键合介质，在一定温度下可以使锗硅层在其上有一定的横向活动自由度，使锗硅中的应变发生弛豫。
本发明的核心思想是用键合的方法将生长在硅衬底11上的应变的锗硅薄膜12转移到新的衬底13上，在去除硅衬底11的过程中或者在去除硅衬底11后，使锗硅薄膜12的应变发生弛豫，从而获得弛豫的锗硅材料。其中的键合应该是柔性的，使锗硅的应变弛豫过程中保持较好的晶体质量。
Claims (10)
1、一种半导体应变弛豫材料的制作方法，其特征在于，包括如下步骤：
(1)在硅衬底上生长应变的锗硅薄膜；
(2)在衬底上制作柔性键合介质；
(3)将步骤(1)的锗硅薄膜/硅衬底与步骤(2)的衬底/柔性键合介质柔性键合，锗硅薄膜与柔性键合介质相对；
(4)将硅衬底去除；
(5)对去除硅衬底后的材料进行热处理，使锗硅薄膜的应变发生弛豫，形成锗硅半导体应变弛豫材料。
2、根据权利要求1所述的一种半导体应变弛豫材料的制作方法，其特征在于，其中应变锗硅薄膜的生长方法是固体源分子束外延、气体源分子束外延、化学束外延、化学汽相淀积。
3、根据权利要求1所述的一种半导体应变弛豫材料的制作方法，其特征在于，其中柔性键合介质是掺磷或者同时掺有磷和硼的二氧化硅材料。
4、根据权利要求1所述的一种半导体应变弛豫材料的制作方法，其特征在于，其中柔性键合介质是硅乳胶。
5、根据权利要求1所述的一种半导体应变弛豫材料的制作方法，其特征在于，其中柔性键合介质是铟或其它熔点低于1000℃的金属材料。
6、根据权利要求1所述的一种半导体应变弛豫材料的制作方法，其特征在于，其中键合前锗硅薄膜的表面也有柔性键合介质。
7、根据权利要求1所述的一种半导体应变弛豫材料的制作方法，其特征在于，其中硅衬底的去除方法是智能剥离方法。
8、根据权利要求1所述的一种半导体应变弛豫材料的制作方法，其特征在于，其中硅衬底的去除方法是背面减薄和腐蚀的方法。
9、根据权利要求1所述的一种半导体应变弛豫材料的制作方法，其特征在于，其中衬底是硅半导体材料。
10、根据权利要求1所述的一种半导体应变弛豫材料的制作方法，其特征在于，其中衬底的表面有绝缘介质层二氧化硅或氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006100894476A CN101097850A (zh) | 2006-06-28 | 2006-06-28 | 半导体应变弛豫材料的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006100894476A CN101097850A (zh) | 2006-06-28 | 2006-06-28 | 半导体应变弛豫材料的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101097850A true CN101097850A (zh) | 2008-01-02 |
Family
ID=39011549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006100894476A Pending CN101097850A (zh) | 2006-06-28 | 2006-06-28 | 半导体应变弛豫材料的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101097850A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102629552A (zh) * | 2012-04-13 | 2012-08-08 | 南京理工大学 | 应用于非制冷红外焦平面的硅锗薄膜平行转移方法 |
| CN104867814A (zh) * | 2015-04-24 | 2015-08-26 | 厦门大学 | Ge薄膜键合制备绝缘层上锗的方法 |
-
2006
- 2006-06-28 CN CNA2006100894476A patent/CN101097850A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102629552A (zh) * | 2012-04-13 | 2012-08-08 | 南京理工大学 | 应用于非制冷红外焦平面的硅锗薄膜平行转移方法 |
| CN104867814A (zh) * | 2015-04-24 | 2015-08-26 | 厦门大学 | Ge薄膜键合制备绝缘层上锗的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6602613B1 (en) | Heterointegration of materials using deposition and bonding | |
| Eranna | Crystal Growth and Evaluation of Silicon for VLSI and ULSI | |
| CN106711027B (zh) | 晶圆键合方法及异质衬底制备方法 | |
| Zubia et al. | Nanoheteroepitaxial growth of GaN on Si by organometallic vapor phase epitaxy | |
| KR100400808B1 (ko) | 그레이드된 ＧｅＳｉ층 및 평탄화를 사용한 Ｓｉ상의 Ｇｅ의 쓰레딩 전위 밀도 제어 | |
| CN101714505B (zh) | 应用硬化剂对应变材料层的松弛 | |
| CN105895576A (zh) | 一种离子注入剥离制备半导体材料厚膜的方法 | |
| CN1799136A (zh) | 通过在硅锗合金熔点附近进行退火而制造sgoi的方法 | |
| CN105957831A (zh) | 一种用于制造支撑衬底上的单晶材料薄层结构的方法 | |
| CN102633258A (zh) | 一种无需衬底转移的制备石墨烯的方法 | |
| TW200539374A (en) | Yield improvement in silicon-germanium epitaxial growth | |
| CN108028222A (zh) | 用于转移单晶块的方法 | |
| US6750130B1 (en) | Heterointegration of materials using deposition and bonding | |
| JP2010528970A (ja) | 半導体素材から欠陥を除去する方法 | |
| CN102383192B (zh) | 锗衬底的生长方法以及锗衬底 | |
| CN101620983B (zh) | 薄膜制造方法 | |
| Huang et al. | Depth-dependent etch pit density in Ge epilayer on Si substrate with a self-patterned Ge coalescence island template | |
| CN101097850A (zh) | 半导体应变弛豫材料的制作方法 | |
| CN1172376C (zh) | 一种类似绝缘层上硅结构的材料及制备方法 | |
| CN102254829B (zh) | 一种具有高弛豫度SiGe缓冲层的制备方法 | |
| CN1638133B (zh) | 半导体基片及其制造方法 | |
| CN102347267B (zh) | 一种利用超晶格结构材料制备的高质量sgoi及其制备方法 | |
| Wei et al. | Cross-stacked carbon nanotubes assisted self-separation of free-standing GaN substrates by hydride vapor phase epitaxy | |
| EP1437328A1 (en) | Method for creating silicon dioxide film | |
| CN100552887C (zh) | 薄膜的分离方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080102 |