CN108028222A - 用于转移单晶块的方法 - Google Patents

用于转移单晶块的方法 Download PDF

Info

Publication number
CN108028222A
CN108028222A CN201680053949.5A CN201680053949A CN108028222A CN 108028222 A CN108028222 A CN 108028222A CN 201680053949 A CN201680053949 A CN 201680053949A CN 108028222 A CN108028222 A CN 108028222A
Authority
CN
China
Prior art keywords
substrate
described piece
block
transfer method
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680053949.5A
Other languages
English (en)
Other versions
CN108028222B (zh
Inventor
布鲁诺·吉瑟兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN108028222A publication Critical patent/CN108028222A/zh
Application granted granted Critical
Publication of CN108028222B publication Critical patent/CN108028222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate

Abstract

本发明涉及一种转移方法，该转移方法包括以下步骤：a、提供中间基板(10)，该中间基板(10)在其一个表面上包括多个块(20)，所述块(20)由单晶材料制成，所述块(20)包括脆化区域(50)，该脆化区域(50)限定旨在用于被转移到最终基板(60)上的块部分(70)；b、通过使块(20)中的每个的自由表面(40)接触所述最终基板(60)来执行组装步骤；以及c、在该组装步骤之后，在块(20)中的每个的脆化区域(50)处执行分离；该转移方法的特征在于，在该组装步骤期间，该中间基板(10)变形，使得所述块(20)的自由表面变为共面的。

Description

用于转移单晶块的方法
技术领域
本发明涉及用于在最终基板的表面上将基板重建为单晶块阵列的改良转移方法。
本发明还涉及由该转移方法获得的堆叠物。
背景技术
从美国专利案6,562,127B1中所述和图1中所示的现有技术已知的转移方法包括以下步骤：
a、提供中间基板1，该中间基板1在其一个面上包括根据第一主面3组装到该中间基板1上的多个块2，所述块2具有与该第一主面3相反的自由表面4且是单晶材料，所述块2包括脆化区域5，每个块2的脆化区域5和自由表面4界定旨在被转移到最终基板6上的块部分7；
b、通过使块2中的每个的自由表面4接触该最终基板6来执行组装步骤；
c、在块2中的每个块的脆化区域5处执行分离，以便将块2中的每个块的块部分7转移到该最终基板6上。
“块”表示包括两个大致平行主面的实体，该块2的两个平行面均通过侧表面连接。该块2的两个主面均可具有规则或不规则的任何可能形状。
在该转移方法结束时，所述块部分7被转移到该最终基板6上，如图2所示。
因此该最终基板6的表面被块部分7覆盖，可在所述块部分7上制造用于微电子学、光子学、光电子学、太阳光电的装置。
所述块2可包括具有例如正方形、或矩形、或六边形、或多边形或圆形的平行面，且在该中间基板1上规则地定位成例如网。因此所述块部分7也可规则地定位在该最终基板6上。
当构成所述块2的材料只能关于所考虑的工业应用形成为具有不足尺寸(小直径)的基板时，该转移方法特别重要。
特别地，磷化铟(InP)基板目前只能作为具有100mm直径的基板使用。目前电路生产线中的这种InP基板根本不可能用到200mm基板上。
根据相关材料，且就对应材料的市场出售的成熟度而言，该限制尺寸会随着时间改变。例如，就硅而言是300mm。
用于该方法的感兴趣材料列表特别地包括：例如，SiC、GaN、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO3、LiNbO3、钻石、蓝宝石、MgO、CeO2、YSZ、SrTiO3、BaTiO3、LaAlO3。
该列表也可包括确定通常可以以大直径但不按照某些特性或规格供应的材料。例如硅事实上现在可以以300mm的直径供应，但它无法利用只容许极低残余氧含量的熔融区域型铸块成长技术以该直径获得。
一个或多个小尺寸基板可切成多个块2。
所述块2然后被组装在中间基板1上。
最后，将如美国专利6,562,127B1中所述的方法所限定的块部分7转移在最终基板6上。该最终基板6可具有任何尺寸和形状。
因此，不论形成所述块2的基板的尺寸如何，均可将给定材料的块部分7转移到具有大于200mm直径或甚至大于300mm直径的尺寸的圆形基板上。
由于成本的原因，微电子、光子、光电子装置的制造商不断地想要在具有大于200mm直径或甚至大于300mm直径的尺寸的基板上制造所述装置，因此该技术更令人关注。
但是，这方法无法令人满意。
事实上，为了确保将所有块2组装在该最终基板6的其中一个面上，必须进行机械化学抛光步骤或双面抛光步骤以使所述块2的自由表面共面。
事实上，所述块2通常具有不同厚度(块2的厚度被定义为在其两个平行面之间的距离)。
如图1所示，组装在相同中间基板1上的块2的厚度差使得通过使每个块2的自由表面4与该最终基板6接触的组装步骤不可能实现，较小厚度的块2无法粘附到最终基板6的表面上。此外，只有某些块2可出现且粘附在其表面的仅一部分(即最厚的部分)上。由此观点来看，任何局部过度厚度均可能是障碍。
通过机械化学抛光或双面抛光的该平坦化步骤可以克服该问题。
目前，该平坦化步骤一定会影响该转移方法的产量。
此外，该平坦化步骤可能使所述块2的自由表面4劣化。
另外，该平坦化步骤可能使该转移方法产生额外成本，且由于例如SiC的相关材料难以抛光，超支成本会更高。
发明内容
本发明的目的在于通过提出避免使用用于使所述块平坦化的步骤或容许简化或减少该步骤的转移方法来克服现有技术的这些限制。
本发明涉及一种转移方法，该转移方法包括以下步骤：
a、提供中间基板，该中间基板在其一个面上包括通过第一主面组装到该中间基板上的多个块，所述块具有与该第一主面相反的自由表面且为单晶材料，所述块包括脆化区域，每个块的脆化区域和自由表面界定旨在被转移到最终基板上的块部分；
b、通过使每个块的自由表面接触该最终基板来执行组装步骤；
c、在该组装步骤之后，在每个块的脆化区域处执行分离，以便将每个块的块部分转移到该最终基板上。
该转移方法是出色的，在于在该组装步骤时，该中间基板变形，使得所述块的自由表面变为共面的。
根据一实施方式，该组装步骤b是分子粘附步骤。
根据一实施方式，在该组装步骤b之前，将组装层插入该最终基板与所述块之间。
根据一实施方式，所述块具有等于所述块的第一主面与自由表面之间的距离的厚度，且在最薄块与最厚块之间的厚度差小于50μm，优选地小于5μm。
根据一实施方式，每个块的脆化区域通过植入离子物质(ionic species)形成。
根据一实施方式，该分离步骤c包括热处理。
根据一实施方式，该中间基板包括以下列表中包括的至少一种材料：聚合物、BCB、PDMS、聚酰亚胺、硅氧烷树脂、环氧树脂、弹性体、铝膜、铜膜、钼膜、钨膜、镍膜、不锈钢膜、玻璃、多晶材料、陶瓷材料、烧结材料、氧化物、氧化铝、氮化物、硅酸盐、碳化物。
根据一实施方式，该中间基板包括以下列表中包括的结构：网结构、织物结构、泡沫结构、多孔结构、复合材料。
根据一实施方式，该中间基板是层叠的且包括能够变形的至少一个附加层。
根据一实施方式，所述块包括以下列表中包括的至少一种材料：SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO3、LiNbO3、钻石、蓝宝石、MgO、CeO2、YSZ、SrTiO3、BaTiO3、LaAlO3、硅。
根据一实施方式，所述块包括第一类型块和具有与该第一类型块不同的化学性质的第二类型块。
根据一实施方式，所述块的自由表面具有正方形、矩形、圆形或六边形形状。
根据一实施方式，该最终基板包括以下列表中包括的至少一种材料：Si、Ge、GaAs、蓝宝石、氧化铝、玻璃、石英、陶瓷、塑料、金属、SiC、AlN。
本发明还涉及一种堆叠物，所述堆叠物包括：
第一基板，其在主面上包括根据第一主面组装到该第一基板上的多个块，当该第一基板处于自由状态时，该第一基板的该主面是平坦的，所述块为单晶材料且包括脆化区域，
该堆叠物是出色的，在于它包括根据所述块的第二主面组装的第二基板，该第二主面与所述块的该第一主面相反，该第一基板的该主面变形，使得所述块的所述第二主面是共面的。
“自由状态”在本文中表示在该第一基板组装至该第二基板之前该第一基板的状态。
根据一实施方式，该第二基板通过分子粘附被组装在所述块的第二面上。
根据一实施方式，所述块具有等于在该块的第一面与第二面之间的距离的厚度，且在最薄块与最厚块之间的厚度差小于50μm，优选地小于5μm。
根据一实施方式，所述块包括脆化区域，每个块的脆化区域和第二面界定旨在被转移到该第二基板上的块部分，且每个块的脆化区域通过植入离子物质形成。
根据一实施方式，所述块包括以下列表中包括的至少一种材料：SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO3、LiNbO3、钻石、蓝宝石、MgO、CeO2、YSZ、SrTiO3、BaTiO3、LaAlO3、硅。
根据一实施方式，该最终基板包括以下列表中包括的至少一种材料：Si、Ge、GaAs、蓝宝石、氧化铝、玻璃、石英、陶瓷、塑料、金属、SiC、AlN。
根据一实施方式，该第一基板包括以下列表中包括的至少一种材料：聚合物、BCB、PDMS、聚酰亚胺、硅氧烷树脂、环氧树脂、弹性体、铝膜、铜膜、钼膜、钨膜、镍膜、不锈钢膜、玻璃、多晶材料、陶瓷材料、烧结材料、氧化物、氧化铝、氮化物、硅酸盐、碳化物。
附图说明
本发明可通过本发明的特定且非限制实施方式的以下说明参照附图更好地了解，其中：
图1是根据现有技术的转移方法的视图；
图2是根据现有技术获得的包括多个块的最终基板的俯视图；
图3是根据本发明的转移方法的示意图；
图4是根据本发明的方法的示意图。
具体实施方式
就不同实施方式而言，为了简化说明，使用相同符号表示相同组件或确保相同功能。
根据本发明的转移方法包括步骤a，步骤a包括提供中间基板10。
如接着将在本发明的说明中说明的，该中间基板10能够变形。
变形具有在相同平均平面上减少全部块20的正面或进一步允许所述块20稍微枢转(图4)或其组合的目的。
中间基板10的性质
该中间基板10可为具有任何形状和尺寸的基板。特别地，它可以为圆形且具有大于100毫米(例如200毫米或甚至300毫米)的直径。它可为正方形或矩形且具有相等尺寸。
该中间基板10包括所谓正面的第一面。
该中间基板10可为整块基板或被层叠或进一步由具有某些互相相对移动性的子组件构成。
与在技术领域中一般用于在晶圆级组装基板和/或芯片且因此所述基板被视为不可变形的情形不同，在此将寻求该中间支撑件经受某些变形的可能性。
该变形可以为构成该中间支撑件的其中一种材料的弹性和/或塑性变形和/或可由该中间支撑件的某些子组件的移动产生。
当该中间支撑件是整块基板时，期望变形可为弹性变形、塑性变形或组合。
在第一种情况下，该中间基板10可弹性变形的能力通过其杨氏模数量化。该中间基板10的弹性变形是可逆的，因此当释放施加在该中间基板10上的应力时，该中间基板10回复至其初始形状。
相反地，该中间基板10的塑性变形不可逆。但该支撑件通常可通过新塑性或弹性变形或其组合而再变形。
虽然它应满足非常严格的要求，例如可与该分离步骤c所要求的温度兼容，但仍有大范围的材料可用于选择构成该中间支撑件的材料的性质。
当所要求的使用温度不是非常高，通常小于150℃至200℃时，该材料可为聚合物。例如，它可选自于本领域技术人员已知的以下长列表：BCB(苯环丁烯)、PDMS(聚二甲基硅氧烷)、聚酰亚胺、硅氧烷树脂、环氧树脂、弹性体等。对于在30μm与500μm之间的典型厚度而言，这些基板可通过各种传统生产技术(例如通过模制、铸造或丝网印刷)获得。
该保持材料可为金属膜，例如，铝、铜、钼、钨、镍、不锈钢膜。这些膜中的某些膜也被已知为纸张，例如“铝箔纸”。这些膜的厚度通常在20μm与80μm之间。
对要求高温(超过200℃)的操作而言，诸如烧结或未烧结的玻璃和/或多晶材料的无机非晶质材料是优选的，这些材料可为氧化物、氧化铝、氮化物、硅酸盐、碳化物且更一般地为陶瓷材料。在这些情况下，厚度限于150μm以下，或甚至80μm是优选的。
所述支撑基板的可变形性也可通过感兴趣材料的某种纹理化(texturation)来获得。例如，可舍弃均质材料以保持通风结构。这可例如为利用感兴趣材料的线形成的网结构，且特别以线直径和线间距离为特征。所述线的直径通常在30μm与300μm之间，而该线间距离通常在50μm与1mm之间。40μm至150μm的该中间支撑件的总厚度是合适的。
例如，可选择铝、镍、铜、钼、或进一步不锈钢网，但不限于金属线。可考虑用于制造这些网的以下多种技术：模制、轧制、焊接、编织等。
例如，也可朝向由诸如氧化铝的陶瓷纤维制成或基于其它耐火材料制成的纸或织物转移。
存在特征为比规则网更无序的组织的等效系统。例如，已知为泡沫(铝、铜、镍泡沫等)的结构对应于真实缠结物。通风结构也可对应于多孔材料，只要通过用于制造后者的方法或通过诸如电化学蚀刻的后续处理形成该中间基板10，就可获得孔隙度。该多孔材料的性质可改变。例如，它可为金属，如多孔镍。例如，这也可为如多孔硅的半导体。
除了结构化或未结构化的均质材料以外，构成该基板的材料可为复合材料或本质上为非均质的。举例来说，可通过将第一材料的粒子分散在第二材料的基质中来获得其复合物。该第一材料可以多种形式呈现，例如纳米粒子、SiO2或其它材料。
另一例子是该中间基板10可具有嵌入基质中的框架。例如，前述金属网或泡沫可浸渍有诸如聚合物或陶瓷的第二材料。
该中间基板10也可被层叠。层叠基板表示包括支撑基板和附加层的堆叠物的中间基板10。
在为层叠基板的情况下，该中间基板10的正面是由该附加层的自由表面形成的面。
在层叠基板的情况下，该变形不被强制地施加在整个结构上，而是可优先局部施加在一个或多个附加层中。
例如，该中间支撑件可包括提供某些可变形性的70μm的附加PDMS层、以725μm的厚度沉积在硅支撑件上的相对硬很多的PDMS层。PDMS可以用诸如弹性体或其它聚合物的其它材料(例如BCB)来代替。
该中间基板10的变形不仅可以为由材料元件的变形获得的变形，而且可通过释放该中间基板10的某些子组件的相对移动来获得。为了再采用层叠基板的示例，腔体可以被制成且局部地定位在该附加层下方的相关位置，使其变形更容易。所述腔体可被密封或不密封，且在控制压力下含有空气或气体。凹腔体也可填充如聚合物等本质上可变形的材料，或如泡沫等结构上可变形的材料。移动的自由度也可变为在某些致动器或微型马达的控制下的强制移动。所述中间支撑件可利用从MEMS微技术推导的技术有利地制造。
导致该中间基板10变形的应力
该变形可由多种类型的应力产生。对于该组装通过传播粘附接合波陆续完成时的情况，如在通过分子粘附来接合的情况下，一般可通过在该组装过程中陆续进入的部件的自然靠近移动来获得变形。该变形也可由重力(例如，在所述块20和/或该中间基板10的本身重量下)产生，且在该情况下，所述块20和/或该中间基板10宜放在该最终基板60上方。该变形也可由其它外部、整体或局部力产生。因此操作者可陆续地或同时地垂直按压每个块20。使辊类型的工具通过可以具有该效果。该操作也可通过机器自动地执行。也可借助于例如压缩空气来施加压力，且该压缩空气的压力可根据要组装的表面和该组装方法方便地调整。该应力也可由在所述块20与该最终基板60的接收表面之间的吸引现象产生。例如，在阳极接合的情况下，可使用静电吸引力。
所述块20的性质
根据本发明的步骤a，多个块20通过第一主面30组装在该中间基板10的正面上。
所述块20包括与该第一主面30相反的自由表面40。
在中间基板10为层叠基板的情况下，所述块20因此被定位在该附加层的自由表面上。
所述块20的自由表面40可具有正方形、矩形、六边形、多边形或圆形形状。
圆形块20的自由表面40可具有在几分之一mm与数十mm之间的直径。
正方形块20的自由表面40可具有在几分之一mm与数百mm之间的边。
矩形块20的自由表面40可具有在几分之一mm与数百mm之间(例如在0.5mm与5mm之间，或甚至0.5mm与10mm之间)的长度，并且在几分之一mm与数百mm之间(例如在0.5mm与5mm之间，或甚至0.5mm与10mm之间)的宽度，且极端形状因子接近正方形的形状因子或相反地非常长的矩形，例如，5mm×200mm。
所述块20可规则地定位在该中间基板10上，以便形成网。所述块20的分布可按照其它周期结构，例如交错分布。在六边形块20的情况下，紧密六边形分布可使该覆盖表面优化。
在两个相邻块20之间的距离可选地由零变化至几mm(例如在0.1mm与1mm之间，或甚至在0.1mm与2mm之间)。通过在1mm的范围内将该距离选择为大值可真正有助于在该组装步骤b时适应该中间支撑件的期望变形。
所述块20可包括选自以下列表的至少一种材料：SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO3、LiNbO3、钻石、蓝宝石、MgO、CeO2、YSZ、SrTiO3、BaTiO3、LaAlO3、硅。
如果所述块20来自相同制造批次或来自类似批次，在最薄块20与最厚块20之间的厚度差通常小于50μm，或甚至小于2μm。关于所述块20的正面的定位，这些块20在该中间支撑件上的组装技术可增加等效变化性。总之，在组装步骤b期间将被补偿的定位差因此通常包括在0与50μm之间。该中间支撑件的变形应允许补偿这些值。
在特定实施方式中，所有块20具有相同性质。
在其它实施方式中，将组合不同性质的块20，例如两个块中的一个块20为GaAs且另一个块为InP。在该情况下，所述块20的各表面可不同，例如，对于InP块20为1mm×10mm且对于GaAs块20为9mm×10mm。在该情况下，相应额定厚度也可不同，例如，对于InP块20，厚度可为625μm，且对于GaAs块，厚度可为575μm。在该情况下，将补偿的厚度差的平均值为50μm。代替使用用于弥补该偏差的材料移除步骤，本发明基于该中间基板10的等效变形。
不同性质的块20还应表示当是相同材料但具有至少一种不同性质(例如结晶方位、掺杂、氧含量、合金含量)时的情形。例如，具有低氧含量的Si块20与具有低氧含量的Si块20组合，或进一步具有20％Ge含量的SiGe块20与具有40％Ge含量的SiGe块20组合。当它们来自铸块和/或不同源或具有不同特性时，事实上可预期在该情况下，该差通过所述初始块20的厚度差传递。
此外，在具有不同性质的块20的情况下，在如在现有技术US 6,562,127B1中所述的机械化学抛光步骤期间，所有块20都没有相同的抛光速率。
将所述块20粘附在该中间支撑件上
所述块20可通过分子粘附保持在该中间基板10上。
可形成一个或多个粘附结合层以便促进分子粘附。该层可通过沉积获得。它可在该分子粘附步骤之前，沉积在所述块20上和/或该中间基板10上。这层可以例如为SiO2层。在该沉积步骤之后可实现用于平滑的稍微退火或进一步机械化学抛光，其目的不是追赶高度差而是改善该沉积已劣化的表面状态。
将所述块20分子粘附在该中间基板10上也可通过在组装之后热退火来加强。
例如，具有5cm的边的正方形单晶GaN块20被定位在钼的中间基板10上，后者呈现为具有25μm的厚度的金属膜。9个GaN基板以正方形配置3垂直×3水平被组装在该膜上。在两个相邻正方形之间的距离是2mm，因此产生大约20×20cm2的总钼表面积。
最初，通过沉积厚度为150nm的SiO2层来覆盖将接触的每个表面。在使它们接触且随着辊动移动施加小应力之后，在5分钟与2小时之间的一段时间内将该组件加热至800℃与1200℃之间的温度。
所述块20也可通过粘附材料保持在该中间基板10上。特别是在该分离步骤c期间的处理温度而言要求较低的情况下，该粘附材料可为相对标准的粘合剂。因此它们可选自于聚合物粘合剂、环氧树脂、丙烯酸树脂、硅氧烷树脂、聚酰亚胺。特别是对于比较不能耐受温度的情况而言，该粘附材料也可选自于其它粘合剂群，例如接合剂或进一步基于例如氧化铝、或二氧化硅、或氮化铝、或氧化锆、或氧化镁或碳化硅的陶瓷粘合剂。
根据示例，2×2cm2的单晶YSZ的正方形块20被组装在中间基板10上，该中间基板10呈现为具有60μm厚度的挠性镍网。该组装可通过基于氧化铝的陶瓷粘合剂来实现，其进一步具有将该支撑件浸渍成网的优点。接着例如在250℃与600℃之间将整个退火至少2小时。
代替借助于组装所述块20与已形成的中间基板10，也可通过在已预先定位的整个块20上沉积或模制该中间基板10来形成该中间基板10。
根据示例，问题在于组装具有限定尺寸的单晶InP六边形块20，使得每个六边形包括在具有50mm直径的圆中。所述六边形被预先定位在平面支撑件上以便形成紧密六边形晶格，且每个块20的边缘分开1mm的距离。在这些块20上，接着通过模制形成具有80μm厚度的PDMS的中间支撑件。
组装步骤b
根据本发明的方法包括用于组装所述块20的自由表面40与最终基板60的步骤b。
根据现有技术，所述块20不是均具有相同厚度。块20的厚度被定义为在该块20的第一主面30与自由表面40之间的距离。
因此，在该组装步骤期间，该中间基板10变形，使得所述块20的自由表面变为共面的。该中间基板10的变形如在“导致变形的应力”部分中所述的那样起作用。
因此，存在于中间基板10上的所述块20的所有自由表面在该组装步骤结束时与该最终基板60接触。
该组装步骤b以与在粘附地接合连续基板(不作为块)以便转移层的范围内使用的类似的方式实现。
特别地，它可包括分子粘附步骤。可形成一个或多个粘附层以便促进分子粘附。该层可通过热沉积或氧化或任何其它等效处理来获得。它可在该分子粘附步骤之前沉积在覆盖该中间支撑件的块20上和/或在该最后支撑件上。该层可为例如SiO2层。用于平滑的稍微退火或进一步机械化学抛光可在该沉积步骤之后实现。将所述块20分子粘附在该中间基板10上也可通过在组装之后热退火来加强。
在该组装步骤b之前，根据本发明的方法可包括在所述块20的自由表面40上和/或在该最终基板60的一个面上形成组装层。
因此，在该组装步骤b结束时，发现该组装层被插在该最终基板60与所述块20的自由表面40之间。
该组装层可包括聚合物粘合剂或接合剂。
但是该组装步骤b也可为本领域技术人员已知的以下任何其它等效技术：阳极接合、共熔接合、粘附结合等。例如，可参考教科书“Wafer bonding:applications andtechnology”,M.Alexe,U.(Eds.),Springer series in materials science,ISSN0933–033X；75。
分离步骤c
根据步骤a，所述块20均包括脆化区域50。
每个块20的脆化区域50大致平行于所述块20的自由表面40。
就每个块20而言，该脆化区域50和该自由表面40界定旨在转移到最终基板60上的块部分70。
该脆化区域50可通过植入离子物质而形成。例如，所述离子物质可包括选自于以下中的至少一种：氢、氦、惰性气体。
在这方面，本领域技术人员可参考美国专利5,374,564B1。
该脆化也可通过其它手段获得。例如，这可为多孔埋入层。例如，在硅的情况下，可制成单晶硅以便通过在HF-乙醇浴中的电化学阳极处理形成局部多孔状。在这方面，本领域技术人员可参考专利US 5 854 123。
特别地，如果两种不同材料中的一种材料由于其结晶晶格参数相对于其成长基板的差而受到应力，该脆化也可对应于在埋入层内或进一步在两种不同材料之间的界面处的组成变化。例如，这可为在通过外延制造Si/SiGe堆叠物时发生的情况。
该脆化也可在激光照射后实现，因此在某深度产生缺陷区域。
通过例如利用退火使该脆化区域50熟化，通常可导致大致沿该脆化区域的分离。也可接着施加外机械应力，如剪力、剥离、牵引力等。该应力也可部分地由开始作用的材料的热膨胀差产生。该分离也可由使用给予可选择地蚀刻埋入层或腐蚀埋入界面的化学次蚀刻(经常被称为剥离(lift-off))实现。
最终基板60
该最终基板60的选择以类似于在粘附接合非铺设基板以便转移多个层的范围内实现的方式执行。这选择大部分由后者的使用条件和最后应用引导。
根据情况，该最终基板60可为刚性或非刚性、可为任何形状和尺寸、可为有机或非有机、可为单晶、多晶、非晶质。它可包括在以下列表中包括的至少一种材料：Si、Ge、GaAs、蓝宝石、氧化铝、玻璃、石英、陶瓷、塑料、金属、SiC、AlN。
产物
因此，在该组装步骤b之后，获得堆叠物，其包括：
第一基板，其在主面上包括根据第一主面30组装到该第一基板上的多个块20，当该第一基板处于自由状态时，该第一基板的该主面是平坦的，所述块20为单晶材料且包括脆化区域50。
该堆叠物还包括根据所述块20的第二主面组装的第二基板，而该第二主面与所述块的该第一主面30相反，该第一基板的该主面变形，使得所述块20的所述第二主面是共面的。
该第二基板可通过分子粘附组装到所述块20的第二面上。
所述块20可具有等于在该块20的第一面与第二面之间的距离的厚度，在最薄块20与最厚块20之间的厚度差小于50μm，优选小于5μm。
所述块20可包括脆化区域50，每个块20的脆化区域50和第二面界定旨在被转移到该第二基板上的块部分70，每个块20的脆化区域50通过植入离子物质而形成。
所述块20可包括在以下列表中包括的至少一种材料：SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO3、LiNbO3、钻石、蓝宝石、MgO、CeO2、YSZ、SrTiO3、BaTiO3、LaAlO3、硅。
该最终基板60可包括在以下列表中包括的至少一种材料：Si、Ge、GaAs、蓝宝石、氧化铝、玻璃、石英、陶瓷、塑料、金属、SiC、AlN。
该第一基板可包括以下列表中包括的至少一种材料：聚合物、BCB、PDMS、聚酰亚胺、硅氧烷树脂、环氧树脂、弹性体、铝膜、铜膜、钼膜、钨膜、镍膜、不锈钢膜、玻璃、多晶材料、陶瓷材料、烧结材料、氧化物、氧化铝、氮化物、硅酸盐、碳化物。
参考文献
US 6,562,127
Wafer bonding:applications and technology,M.Alexe,U.(Eds.),Springer series in materials science,ISSN 0933–033X；75
US 5,374,564
US 5,854,123

Claims (20)

1.一种转移方法，所述转移方法包括以下步骤：
a、提供中间基板(10)，所述中间基板(10)在其一个面上包括通过第一主面(30)组装到所述中间基板(10)上的多个块(20)，所述块(20)具有与所述第一主面(30)相反的自由表面(40)且为单晶材料，所述块(20)包括脆化区域(50)，每个块的所述脆化区域(50)和所述自由表面(40)界定旨在被转移到最终基板(60)上的块部分(70)；
b、通过使所述块(20)中的每个块的所述自由表面(40)接触所述最终基板(60)来执行组装步骤；
c、在所述组装步骤之后，在所述块(20)中的每个块的所述脆化区域(50)处执行分离，以便将所述块(20)中的每个块的所述块部分(70)转移到所述最终基板(60)上，
所述转移方法的特征在于，在所述组装步骤期间，所述中间基板(10)变形，以使得所述块(20)的所述自由表面变为共面的。
2.根据权利要求1所述的转移方法，其中，所述组装步骤b是分子粘附步骤。
3.根据权利要求1所述的转移方法，其中，在所述组装步骤b之前，将组装层插入所述最终基板(60)与所述块(20)之间。
4.根据权利要求1至3中的一项所述的转移方法，其中，所述块(20)具有等于所述块(20)的所述第一主面(30)与所述自由表面(40)之间的距离的厚度，在最薄块(20)与最厚块(20)之间的厚度差小于50μm，优选小于5μm。
5.根据权利要求1至4中的一项所述的转移方法，其中，所述块(20)中的每个块的所述脆化区域(50)通过植入离子物质形成。
6.根据权利要求5所述的转移方法，其中，所述分离步骤c包括热处理。
7.根据权利要求1至6中的一项所述的转移方法，其中，所述中间基板(10)包括以下列表中包括的至少一种材料：聚合物、BCB、PDMS、聚酰亚胺、硅氧烷树脂、环氧树脂、弹性体、铝膜、铜膜、钼膜、钨膜、镍膜、不锈钢膜、玻璃、多晶材料、陶瓷材料、烧结材料、氧化物、氧化铝、氮化物、硅酸盐、碳化物。
8.根据权利要求1至7中的一项所述的转移方法，其中，所述中间基板(10)包括以下列表中包括的结构：网结构、织物结构、泡沫结构、多孔结构、复合材料。
9.根据权利要求1至8中的一项所述的转移方法，其中，所述中间基板(10)是层叠的且包括能够变形的至少一个附加层。
10.根据权利要求1至9中的一项所述的转移方法，其中，所述块(20)包括以下列表中包括的至少一种材料：SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO3、LiNbO3、钻石、蓝宝石、MgO、CeO2、YSZ、SrTiO3、BaTiO3、LaAlO3、硅。
11.根据权利要求1至10中的一项所述的转移方法，其中，所述块(20)包括第一类型块(20)和具有与所述第一类型块(20)不同的化学性质的第二类型块(20)。
12.根据权利要求1至11中的一项所述的转移方法，其中，所述块(20)的所述自由表面(40)具有正方形、矩形、圆形或六边形形状。
13.根据权利要求1至12中的一项所述的转移方法，其中，所述最终基板(60)包括以下列表中包括的至少一种材料：Si、Ge、GaAs、蓝宝石、氧化铝、玻璃、石英、陶瓷、塑料、金属、SiC、AlN。
14.一种堆叠物，所述堆叠物包括：
第一基板，所述第一基板在主面上包括根据第一主面(30)组装到所述第一基板上的多个块(20)，当所述第一基板处于自由状态时，所述第一基板的所述主面是平坦的，所述块(20)为单晶材料且包括脆化区域(50)，
所述堆叠物的特征在于，所述堆叠物包括根据所述块(20)的第二主面组装的第二基板，所述第二主面与所述块的所述第一主面(30)相反，所述第一基板的所述主面变形以使得所述块(20)的所述第二主面是共面的。
15.根据权利要求14所述的堆叠物，其中，所述第二基板通过分子粘附被组装到所述块(20)的所述第二面上。
16.根据权利要求14或15所述的堆叠物，其中，所述块(20)具有等于在所述块(20)的所述第一面与所述第二面之间的距离的厚度，且最薄块(20)与最厚块(20)之间的厚度差小于50μm，优选小于5μm。
17.根据权利要求14至16中的一项所述的堆叠物，其中，所述块(20)包括脆化区域(50)，每个块(20)的所述脆化区域(50)和所述第二面界定旨在被转移到所述第二基板上的块部分(70)，所述块(20)中的每个块的所述脆化区域(50)通过植入离子物质形成。
18.根据权利要求14至17中的一项所述的堆叠物，其中，所述块(20)包括以下列表中包括的至少一种材料：SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO3、LiNbO3、钻石、蓝宝石、MgO、CeO2、YSZ、SrTiO3、BaTiO3、LaAlO3、硅。
19.根据权利要求14至18中的一项所述的堆叠物，其中，所述最终基板(60)包括以下列表中包括的至少一种材料：Si、Ge、GaAs、蓝宝石、氧化铝、玻璃、石英、陶瓷、塑料、金属、SiC、AlN。
20.根据权利要求14至19中的一项所述的堆叠物，其中，所述第一基板包括以下列表中包括的至少一种材料：聚合物、BCB、PDMS、聚酰亚胺、硅氧烷树脂、环氧树脂、弹性体、铝膜、铜膜、钼膜、钨膜、镍膜、不锈钢膜、玻璃、多晶材料、陶瓷材料、烧结材料、氧化物、氧化铝、氮化物、硅酸盐、碳化物。
CN201680053949.5A 2015-09-18 2016-09-19 用于转移单晶块的方法 Active CN108028222B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1558810A FR3041364B1 (fr) 2015-09-18 2015-09-18 Procede de transfert de paves monocristallins
FR1558810 2015-09-18
PCT/FR2016/052363 WO2017046548A1 (fr) 2015-09-18 2016-09-19 Procede de transfert de paves monocristallins

Publications (2)

Publication Number Publication Date
CN108028222A true CN108028222A (zh) 2018-05-11
CN108028222B CN108028222B (zh) 2022-04-29

Family

ID=54707956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680053949.5A Active CN108028222B (zh) 2015-09-18 2016-09-19 用于转移单晶块的方法

Country Status (8)

Country Link
US (1) US10453739B2 (zh)
EP (1) EP3350828B1 (zh)
JP (1) JP6779987B2 (zh)
KR (1) KR102556421B1 (zh)
CN (1) CN108028222B (zh)
FR (1) FR3041364B1 (zh)
TW (1) TWI705511B (zh)
WO (1) WO2017046548A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3073082B1 (fr) 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un support presentant une surface non plane
FR3073083B1 (fr) 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible
FR3079534B1 (fr) * 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau gaas et substrat pour croissance par epitaxie d'une couche monocristalline de materiau gaas
FR3079533B1 (fr) * 2018-03-28 2021-04-09 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau lno et substrat pour croissance par epitaxie d'une couche monocristalline de materiau lno
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
FR3079531B1 (fr) 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau pzt et substrat pour croissance par epitaxie d'une couche monocristalline de materiau pzt
FR3137491A1 (fr) * 2022-06-30 2024-01-05 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé de fabrication d’une structure pavée
FR3140707A1 (fr) * 2022-10-06 2024-04-12 Soitec Procede de fabrication d’une structure composite comprenant des paves

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050003650A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Three-dimensional stacked substrate arrangements
US20080293185A1 (en) * 2000-11-27 2008-11-27 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor substrates having useful and transfer layers
US20100207212A1 (en) * 2007-12-27 2010-08-19 Michiko Takei Method for producing semiconductor device and semiconductor device produced by same method
US20110244613A1 (en) * 2010-04-02 2011-10-06 John Heck WAFER-LEVEL In-P Si BONDING FOR SILICON PHOTONIC APPARATUS
CN103828036A (zh) * 2011-09-27 2014-05-28 索泰克公司 在3d集成处理中转移材料层的方法以及相关结构和装置
CN103828021A (zh) * 2011-09-15 2014-05-28 信越化学工业株式会社 制造复合晶片的方法
CN103875062A (zh) * 2011-10-04 2014-06-18 法国原子能及替代能源委员会 双层转移方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3352340B2 (ja) 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
FR2839199B1 (fr) * 2002-04-30 2005-06-24 Soitec Silicon On Insulator Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe
JP2007500055A (ja) * 2003-05-08 2007-01-11 エコ−アールエックス， インコーポレイテッド 気体状の流体から汚染物質を浄化および除去するためのシステム
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
JP5250228B2 (ja) 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
KR101767100B1 (ko) * 2010-11-10 2017-08-10 삼성전자주식회사 발광 디바이스 및 그 제조방법
JP2015053429A (ja) 2013-09-09 2015-03-19 株式会社島津製作所 電子デバイスの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080293185A1 (en) * 2000-11-27 2008-11-27 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor substrates having useful and transfer layers
US20050003650A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Three-dimensional stacked substrate arrangements
US20100207212A1 (en) * 2007-12-27 2010-08-19 Michiko Takei Method for producing semiconductor device and semiconductor device produced by same method
US20110244613A1 (en) * 2010-04-02 2011-10-06 John Heck WAFER-LEVEL In-P Si BONDING FOR SILICON PHOTONIC APPARATUS
CN103828021A (zh) * 2011-09-15 2014-05-28 信越化学工业株式会社 制造复合晶片的方法
CN103828036A (zh) * 2011-09-27 2014-05-28 索泰克公司 在3d集成处理中转移材料层的方法以及相关结构和装置
CN103875062A (zh) * 2011-10-04 2014-06-18 法国原子能及替代能源委员会 双层转移方法

Also Published As

Publication number Publication date
EP3350828B1 (fr) 2019-10-30
EP3350828A1 (fr) 2018-07-25
WO2017046548A1 (fr) 2017-03-23
TWI705511B (zh) 2020-09-21
FR3041364B1 (fr) 2017-10-06
FR3041364A1 (fr) 2017-03-24
US20180182661A1 (en) 2018-06-28
JP2018534223A (ja) 2018-11-22
JP6779987B2 (ja) 2020-11-04
KR102556421B1 (ko) 2023-07-17
KR20180054753A (ko) 2018-05-24
TW201724317A (zh) 2017-07-01
US10453739B2 (en) 2019-10-22
CN108028222B (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
CN108028222A (zh) 用于转移单晶块的方法
TW554452B (en) Method for making a substrate in particular for optics, electronics or optoelectronics and resulting substrate
CN100435278C (zh) 具有受控机械强度的可拆除基片及其生产方法
TWI310795B (en) A method of fabricating an epitaxially grown layer
CN104718599B (zh) 具有改善的单晶材料使用效率的伪衬底
US8822309B2 (en) Heterogeneous integration process incorporating layer transfer in epitaxy level packaging
KR101568890B1 (ko) 컴포지트 구조물 위에 에피택시얼하게 성장된 층을 제조하는 방법
US8420506B2 (en) Process for cleaving a substrate
KR102654904B1 (ko) 다이아몬드 또는 이리듐 재질의 단결정 층을 제조하는 방법 및 다이아몬드 또는 이리듐 재질의 단결정 층의 에피택셜 성장을 위한 기판
CN102349148B (zh) 应变材料层的晶格参数的调节
US20230416940A1 (en) Process for manufacturing a two-dimensional film of hexagonal crystalline structure using epitaxial growth on a transferred thin metal film
KR102640296B1 (ko) AlN 재질의 단결정 층을 제조하는 방법 및 AlN 재질의 단결정 층의 에피택셜 성장을 위한 기판
JP2009149474A (ja) 成型用金型及び該金型の製造方法
JP2013526030A (ja) 少なくとも１層のマイクロテクノロジカル層の移行方法
CN106415795A (zh) 用于产生大面积的固体层的方法
CN111954730A (zh) GaAs材料单晶层的制造方法和外延生长GaAs材料单晶层的衬底
CN113130376B (zh) 一种多层异质单晶薄膜衬底的制备方法
KR102665386B1 (ko) GaAs 재질의 단결정 층을 제조하는 방법 및 GaAs 재질의 단결정 층의 에피택셜 성장을 위한 기판
KR102636118B1 (ko) Lno 재질의 단결정 층을 제조하는 방법 및 lno 재질의 단결정 층의 에피택셜 성장을 위한 기판
US20230420252A1 (en) Method for producing a freestanding and stress-free epitaxial layer starting from a disposable substrate patterened in etched pillar array
US10343902B2 (en) Structure for device with integrated microelectromechanical systems
JP2006323088A (ja) ドナー基板および微小構造体の製造方法、およびドナー基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant