TWI705511B - 用來轉移單晶塊的方法 - Google Patents

用來轉移單晶塊的方法 Download PDF

Info

Publication number
TWI705511B
TWI705511B TW105130137A TW105130137A TWI705511B TW I705511 B TWI705511 B TW I705511B TW 105130137 A TW105130137 A TW 105130137A TW 105130137 A TW105130137 A TW 105130137A TW I705511 B TWI705511 B TW I705511B
Authority
TW
Taiwan
Prior art keywords
blocks
substrate
block
transfer method
main surface
Prior art date
Application number
TW105130137A
Other languages
English (en)
Other versions
TW201724317A (zh
Inventor
布倫諾 吉賽倫
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW201724317A publication Critical patent/TW201724317A/zh
Application granted granted Critical
Publication of TWI705511B publication Critical patent/TWI705511B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/24—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement by concurrent transfer of multiple parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Laminated Bodies (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本發明係有關於一轉移方法，其包含以下步驟： a.提供一中間基材，該中間基材在其中一面上包含多數塊，該等塊係一單晶材料，且該等塊包含一脆化區域，該脆化區域界定欲轉移至一最後基材上之一塊部分； b.藉由使各塊之自由表面接觸該最後基材來實行一組裝步驟；及 c.在該組裝步驟後，在各塊之脆化區域實行分離。 該轉移方法之特徵在於，在該組裝步驟時，該中間基材變形使得該等塊之自由表面變成共平面。

Description

用來轉移單晶塊的方法
發明領域 本發明係有關於用來在一最後基材之表面上重建一基材為一單晶塊陣列的一改良轉移方法。
本發明亦有關於由該轉移方法獲得之一堆疊物。
發明背景 美國專利案6,562,127 B1中所述及圖1中所示之習知技術已知的一轉移方法包含以下步驟： a.提供一中間基材1，該中間基材1在其中一面上包含依據一第一主面3組裝在該中間基材1上之多數塊2，該等塊2具有與該第一主面3相對之一自由表面4且係一單晶材料，該等塊2包含一脆化區域5，各塊2之脆化區域5及自由表面4界定欲轉移至一最後基材6上之一塊部分7； b.藉由使各塊2之自由表面4接觸該最後基材6來實行一組裝步驟；及 c.在各塊2之脆化區域5實行分離，以便將各塊2之塊部分7轉移至該最後基材6上。
在此「塊」表示包含二大致平行主面之一實體，而該塊2之二平行面均透過一側表面連接。該塊2之二主面均可具有規則或不規則之任何可能形狀。
在該轉移方法結束時，該等塊部分7被轉移至該最後基材6上，如圖2所示。
因此該最後基材6之表面被塊部分7覆蓋，且用於微電子學、光子學、光電子學、太陽光電之裝置可在該等塊部分7上製成。
該等塊2可包含具有例如一正方形、矩形、六邊形、多邊形或圓形之平行面，且在該中間基材1上規則地定位成例如一網。因此該等塊部分7亦可規則地定位在該最後基材6上。
當構成該等塊2之材料只能在所考慮之工業應用中形成為具有一不足尺寸(小直徑)的基材時，該轉移方法特別重要。
特別地，磷化銦(InP)基材目前只能作為具有一100mm之直徑的一基材使用。在目前電路之生產線中，該等InP基材根本不可能用到一200mm基材上。
依據相關材料，且就對應材料之市場出售的成熟度而言，該限制尺寸會隨著時間改變。例如，就矽而言係300mm。
用於該方法之所考慮材料清單特別地包含：例如，SiC、GaN、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO3 、LiNbO3 、鑽石、藍寶石、MgO、CeO2 、YSZ、SrTiO3 、BaTiO3 、LaAlO3 。
這清單亦可包含確定通常可以一大直徑，但非按照某些特性或規格供應的材料。例如矽事實上現在可以一300mm之直徑供應，但它無法利用只容許極低殘餘氧含量之一熔融區域型錠成長技術以這直徑獲得。
一或數個小尺寸基材可切成多數塊2。
該等塊2可接著組裝在一中間基材1上。
最後，將如美國專利案6,562,127 B1中所述方法所界定之塊部分7轉移在一最後基材6上。該最後基材6可具有任何尺寸及形狀。
因此，不論形成該等塊2之基材的尺寸為何，均可將一預定材料之塊部分7轉移至具有大於200mm之直徑，或甚至大於300mm之直徑的一圓形基材上。
由於成本的緣故，微電子、光子、光電子裝置之製造商不斷地想要在具有大於200mm之直徑，或甚至大於300mm之直徑尺寸的基材上製造該等裝置，因此這技術更為重要。
但是，這方法並無法令人滿意。
事實上，為了確保將所有塊2組裝在該最後基材6之其中一面上，必須進行一機械化學拋光步驟或一雙面拋光步驟以使該等塊2之自由表面共平面。
事實上，該等塊2通常具有不同厚度(一塊2之厚度係定義為在其二平行面間之距離)。
如圖1所示，組裝在一相同中間基材1上之塊2的厚度差使藉由使各塊2之自由表面4與該最後基材6接觸的組裝步驟不可能達成，較小厚度之塊2無法黏在最後基材6之表面上。此外，只有某些塊2可出現且只在其表面之一部分，即最厚的部分上黏著。由此觀點來看，任何局部過度厚度均可能是一障礙。
藉由機械化學拋光或雙面拋光之該平坦化步驟可克服這問題。
目前，該平坦化步驟一定會影響該轉移方法之產率。
此外，該平坦化步驟會使該等塊2之自由表面4劣化。
另外，該平坦化步驟可使該轉移方法產生額外成本，且由於例如SiC之相關材料難以拋光，一超支成本會更高。
發明目的及發明之簡要說明 本發明之目的在於藉由提出避免使用用以使該等塊平坦化之一步驟，或容許簡化或減少該步驟之一轉移方法來克服習知技術的這些限制。
本發明係有關於一種轉移方法，其包含以下步驟： a.提供一中間基材，該中間基材在其中一面上包含藉由一第一主面組裝在該中間基材上之多數塊，該等塊具有與該第一主面相對之一自由表面且係一單晶材料，該等塊包含一脆化區域，各塊之脆化區域及自由表面界定欲轉移至一最後基材上之一塊部分； b.藉由使各塊之自由表面接觸該最後基材來實行一組裝步驟；及 c.在該組裝步驟後，在各塊之脆化區域實行分離，以便將各塊之塊部分轉移至該最後基材上。
該轉移方法之特徵在於在該組裝步驟時，該中間基材變形使得該等塊之自由表面變成共平面。
依據一實施例，該組裝步驟b係一分子黏著步驟。
依據一實施例，在該組裝步驟b前，將一組裝層插入該最後基材與該等塊之間。
依據一實施例，該等塊具有等於該塊之第一主面與自由表面間之距離的一厚度，且在最薄塊與最厚塊間之厚度差小於50µm，且宜小於5µm。
依據一實施例，各塊之脆化區域係藉由植入離子種而形成。
依據一實施例，該分離步驟c.包含一熱處理。
依據一實施例，該中間基材包含在以下清單中包含之至少一材料：聚合物、BCB、PDMS、聚醯亞胺、矽氧樹脂、環氧樹脂、彈性體、鋁薄膜、銅薄膜、鉬薄膜、鎢薄膜、鎳薄膜、不鏽鋼薄膜、玻璃、多晶材料、陶瓷材料、燒結材料、氧化物、氧化鋁、氮化物、矽酸鹽、碳化物。
依據一實施例，該中間基材包含在以下清單中包含之一結構：網結構、織物結構、發泡結構、多孔結構、複合材料。
依據一實施例，該中間基材積層且包含可變形之至少一另一層。
依據一實施例，該等塊包含在以下清單中包含之至少一材料：SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO3 、LiNbO3 、鑽石、藍寶石、MgO、CeO2 、YSZ、SrTiO3 、BaTiO3 、LaAlO3 、矽。
依據一實施例，該等塊包含第一種塊及具有與該第一種塊不同化學性質之第二種塊。
依據一實施例，該等塊之自由表面具有一正方形、矩形、圓形或六邊形。
依據一實施例，該最後基材包含在以下清單中包含之至少一材料：Si、Ge、GaAs、藍寶石、氧化鋁、玻璃、石英、陶瓷、塑膠、金屬、SiC、AlN。
本發明亦有關於一種堆疊物，其包含： 一第一基材，其在一主面上包含依據一第一主面組裝在該第一基材上之多數塊，當該第一基材在自由狀態時，該第一基材之該主面呈平面狀，該等塊係一單晶材料且包含一脆化區域， 該堆疊物之特徵在於它包含依據該等塊之一第二主面組裝的一第二基材，而該第二主面與該等塊之該第一主面相對，且該第一基材之該主面變形使得該等塊之該等第二主面共平面。
「自由狀態」在本文中表示在該第一基材組裝至該第二基材前的狀態。
依據一實施例，該第二基材係藉由分子黏著組裝在該等塊之第二面上。
依據一實施例，該等塊具有等於在該塊之第一面與第二面間之距離的一厚度，且在最薄塊與最厚塊間之厚度差小於50µm，且宜小於5µm。
依據一實施例，該等塊包含一脆化區域，各塊之脆化區域及第二面界定欲轉移至該第二基材上之一塊部分，且各塊之脆化區域係藉由植入離子種而形成。
依據一實施例，該等塊包含在以下清單中包含之至少一材料：SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO3 、LiNbO3 、鑽石、藍寶石、MgO、CeO2 、YSZ、SrTiO3 、BaTiO3 、LaAlO3 、矽。
依據一實施例，該最後基材包含在以下清單中包含之至少一材料：Si、Ge、GaAs、藍寶石、氧化鋁、玻璃、石英、陶瓷、塑膠、金屬、SiC、AlN。
依據一實施例，該第一基材包含在以下清單中包含之至少一材料：聚合物、BCB、PDMS、聚醯亞胺、矽氧樹脂、環氧樹脂、彈性體、鋁薄膜、銅薄膜、鉬薄膜、鎢薄膜、鎳薄膜、不鏽鋼薄膜、玻璃、多晶材料、陶瓷材料、燒結材料、氧化物、氧化鋁、氮化物、矽酸鹽、碳化物。
一實施例之詳細說明 就不同實施例而言，為簡化說明，使用相同符號表示相同元件或獲得相同功能。
依據本發明之轉移方法包含一步驟a.，其包含提供一中間基材10。
如接著將在本發明之說明中說明地，該中間基材10可變形。
該變形可用以在相同平均平面上減少全部塊20之前面，或進一步容許該等塊20稍微樞轉(圖4)，或其組合。
中間基材10之性質 該中間基材10可為具有任何形狀及尺寸之一基材。它可特別地為圓形且具有大於100毫米，例如200毫米或甚至300毫米之一直徑。它可為正方形或矩形且具有相等尺寸。
該中間基材10包含所謂前面之一第一面。
該中間基材10可為一整塊基材或積層或進一步由具有某些互相相對移動性之次元件構成。
與在技術領域中一般用來以一晶圓級組裝基材及/或晶片且因此該等基材被視為不可變形之情形不同，在此將尋求該中間支持物進行某些變形之可能性。
該變形可為構成該中間支持物之其中一材料的一彈性及/或塑性變形及/或可由這中間支持物之某些次組成的移動產生。
當該中間支持物係一整塊基材時，所需之變形可為彈性變形、塑性變形或一組合。
在第一種情形中，該中間基材10可彈性變形之能力係藉由其楊氏模數量化。該中間基材10之一彈性變形是可逆的，因此當釋放施加在該中間基材10上之一應力時，該中間基材10回復至其初始形狀。
相反地，該中間基材10之一塑性變形不可逆。但該支持物通常可藉由新塑性或彈性變形或其組合而再變形。
雖然它應達成非常嚴格之要求，例如可與該分離步驟c.所需之溫度配合，但仍有大範圍之材料可供選擇構成該中間支持物之材料的性質。
當所需之使用溫度不是非常高，通常小於150至200℃時，該材料可為一聚合物。例如，它可選自於所屬技術領域中具有通常知識者習知之一以下長清單：BCB(苯環丁烯)、PDMS(聚二甲基矽氧烷)、聚醯亞胺、矽氧樹脂、環氧樹脂、彈性體等。就在30與500µm間之典型厚度而言，這些基材可藉由各種習知生產技術，例如藉由模製、鑄造或網版印刷獲得。
該保持材料可為一金屬薄膜，例如，一鋁、銅、鉬、鎢、鎳、不鏽鋼薄膜。這些薄膜中之某些薄膜亦以紙為名著稱，例如「鋁箔紙」)。這些薄膜之厚度通常在20與80µm之間。
對需要高溫，超過200℃之操作而言，如燒結或未燒結之玻璃及/或多晶材料的無機非晶質材料是較佳的，而這些材料可為氧化物、氧化鋁、氮化物、矽酸鹽、碳化物且更一般地為陶瓷材料。在這些情形中，厚度限於150µm以下，或甚至80µm是較佳的。
該等支持基材之可變形性亦可藉由所考慮材料之某種結構化(texturation)來獲得。例如，可捨棄均質材料以保有一通氣結構。這可例如為利用所考慮材料之線形成的一網結構，且特別以一線直徑及一線間距離為特徵。該等線之直徑通常在30µm與300µm之間，而該線間距離通常在50µm與1mm之間。由40至150µm之該中間支持物的總厚度是合適的。
例如，可選擇鋁、鎳、銅、鉬、或進一步不鏽鋼網，但不限於金屬網。可考慮以下數種用以製造這些網之技術：模製、軋製、焊接、編織等。
例如，亦可轉換成由如氧化鋁之陶瓷纖維製成或以其他耐火材料為基礎之紙或織物。
另外，有特徵為比一規則網更無序之組織的等效系統。例如，以發泡體為名著稱(鋁、銅、鎳發泡體等)之結構對應於一真實纏結物。一通氣結構亦可對應於一多孔材料，且藉由用以製造後者之方法，或藉由如電化學蝕刻之後續處理形成該中間基材10，就可獲得孔隙度。該多孔材料之性質可改變。例如，它可為一金屬，如多孔鎳。例如，這亦可為如多孔矽之一半導體。
除了一結構化或未結構化之均質材料以外，構成該基材之材料可為一複合材料或本質上為非均質。舉例來說，可藉由將一第一材料之粒子分散在一第二材料之基質中來獲得其組成。該第一材料可以數種形式呈現，例如奈米粒子、SiO2 或其他材料。
另一例子是該中間基材10可具有埋在一基質中之一框架。例如，前述金屬網或發泡體可浸滲有如一聚合物或一陶瓷之一第二材料。
該中間基材10亦可積層。積層基材表示包含一支持基材及另一層之堆疊物的一中間基材10。
若為一積層基材，該中間基材10之前面係由該另一層之自由表面形成的面。
在一積層基材之情形中，該變形亦非強制地施加在整個結構上，而是可優先局部施加在一或數個另外層中。
例如，該中間支持物可包含提供某些可變形性之70µm之另一PDMS層、以一725mm之厚度沈積在一矽支持物上比較硬很多的一PDMS層。PDMS可以如彈性體或其他聚合物之其他材料，例如BCB來取代。
該中間基材10之變形不僅可為由一材料元件之變形獲得之一變形，而且可藉由釋放這中間基材10之某些次總成的相對移動來獲得。為了再採用積層基材之例子，多數空腔可形成且局部地定位在該另一層下方的相關位置，使其變形更容易。該等空腔可密封或未密封，且含有空氣或在一控制壓力下之氣體。該等凹空腔亦可填充如一聚合物等本質上可變形之一材料，或如發泡體等結構上可變形之一材料。移動之自由度亦可變成在某些致動器或微型馬達之控制下的一強制移動。該等中間支持物可利用來自MEMS微技術之技術有利地製成。
造成該中間基材10變形之應力 該變形可由數種應力產生。在該組裝藉由傳播一黏接波陸續地完成時的情形中，如在藉由分子黏著來接合之情形中一般，可藉由在該組裝程序中陸續地進入之部件的自然靠近移動來獲得一變形。該變形亦可由重力，例如，在該等塊20及/或該中間基材10之本身重量下產生，且在這情形中，該等塊20及/或該中間基材10宜放在該最後基材60上方。該變形亦可由其他外部、整體或局部力產生。因此一操作者可陸續地或同時地垂直加壓各塊20。使軋輥之一工具通過可具有這效果。這操作亦可藉由一機器自動地實行。亦可借助於例如利用壓縮空氣來加壓，且該壓縮空氣之一壓力可依據欲組裝之表面及該組裝方法方便地調整。該應力亦可由在該等塊20與該最後基材60之接受表面間之吸引現象產生。例如，在陽極接合之情形中，可利用靜電吸引力。
該等塊20之性質 依據本發明之步驟a.，多數塊20係藉一第一主面30組裝在該中間基材10之前面上。
該等塊20包含與該第一主面30相對之一自由表面40。
在一中間基材10為一積層基材之情形中，該等塊20因此定位在該另一層之自由表面上。
該等塊20之自由表面40可具有一正方形、矩形、六邊形、多邊形或圓形。
一圓形塊20之自由表面40可具有在數分之一mm與數十mm間之一直徑。
一正方形塊20之自由表面40可具有在數分之一mm與數百mm間之一邊。
一矩形塊20之自由表面40可具有在數分之一mm與數百mm間(例如在0.5mm與5mm間，或甚至0.5mm與10mm間)之一長度，及在數分之一mm與數百mm間(例如在0.5mm與5mm間，或甚至0.5mm與10mm間)之一寬度，且極端形狀因子接近一正方形之形狀因子或相反地非常長之矩形，例如，5mm´200mm。
該等塊20可規則地定位在該中間基材10上，以便形成一網。該等塊20之分布可按照其他周期結構，例如一交錯分布。若為六邊形塊20，一緊密六邊形分布可使該覆蓋表面最佳化。
在二相鄰塊20間之距離可任選地由零變化至數mm(例如在0.1mm與1mm之間，或甚至在0.1mm與2mm之間)。藉由在1mm之範圍內選擇這距離為大數值，可真正有助於在該組裝步驟b時配合該中間支持物之所需變形。
該等塊20可包含選自於以下清單之至少一材料：SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO3 、LiNbO3 、鑽石、藍寶石、MgO、CeO2 、YSZ、SrTiO3 、BaTiO3 、LaAlO3 、矽。
若該等塊20來自相同製造批次或由類似批次，在最薄塊20與最厚塊20間之厚度差通常小於50µm，或甚至小於2µm。關於該等塊20之前面的定位，這些塊20在該中間支持物上之組裝技術可增加等效變化性。總之，在組裝步驟b時欲補償之定位差因此通常在0與50µm之間。該中間支持物之變形應可補償這些值。
在一特定實施例中，所有塊20具有相同性質。
在其他實施例中，可組合不同性質之塊20，例如二塊中之一塊20為GaAs且另一塊為InP。在這情形中，該等塊20之各表面可不同，例如，InP塊20為1mm´10mm且GaAs塊20為9mm´10mm。在這情形中，各額定厚度亦可不同，例如，InP塊20厚度可為625µm且GaAs塊厚度可為575µm。在這情形中，欲補償之厚度差的平均值為50µm。不使用用以補償這偏差之一材料移除步驟，本發明係以該中間基材10之一等效變形為基礎。
不同性質之塊20應亦表示當這是相同材料但具有至少一不同性質，例如結晶方位、摻雜、氧含量、合金含量時的情形。例如，具有低氧含量Si塊20與具有低氧含量Si塊20組合，或進一步具有20%Ge含量之SiGe塊20與具有40%Ge含量之SiGe塊20組合。當它們來自鑄塊及/或不同來源，或具有不同特性時，事實上可預期在這情形中這差係以該等初始塊20之一厚度差傳遞。
此外，若為不同性質之塊20，在如在習知技術US6,562,127 B1中所述之一機械化學拋光步驟中，所有塊20沒有相同之拋光速度。
將該等塊20黏在該中間支持物上 該等塊20可藉由分子黏著保持在該中間基材10上。
可形成一或數黏接層以便促進分子黏著。該層可藉由沈積獲得。它可在該分子黏著步驟前沈積在該等塊20上及/或該中間基材10上。這層可例如為一SiO2 層。在該沈積步驟後可實施用以平滑化之稍微退火或進一步一機械化學拋光，其目的比較不是補上一高度差而是改善該沈積已劣化之一表面狀態。
將該等塊20分子黏著在該中間基材10上亦可藉由在組裝後熱退火來加強。
例如，具有一5cm之邊的正方形單晶塊GaN塊20定位在鉬之一中間基材10上，後者呈現為具有25µm之一厚度的一金屬薄膜。9GaN基材以一正方形組態3垂直´3水平地組裝在這薄膜上。在二相鄰正方形間之距離是2mm，因此產生大約20´20cm2 之總鉬表面積。
起初，藉由以一150nm之厚度沈積一SiO2 層來覆蓋欲接觸之各表面。在使它們接觸且配合一輥軋移動稍微施加應力後，將該總成加熱至800與1,200℃間之一溫度並加熱5分鐘與2小時間之一段時間。
該等塊20亦可透過一黏著材料保持在該中間基材10上。特別在就該分離步驟c.時之處理溫度而言要求較低之情形中，這黏著材料可為一比較標準之黏著劑。因此它們可選自於聚合物黏著劑、環氧樹脂、丙烯酸樹脂、矽氧樹脂、聚醯亞胺。特別就比較不能耐受溫度的情形而言，這黏著劑亦可選自於其他黏著劑群，例如膠著劑或進一步以例如氧化鋁、二氧化矽、氮化鋁、氧化鋯、氧化鎂或碳化矽為基礎之陶瓷材料。
依據一例子，2´2cm2 之單晶YSZ的正方形塊20組裝在一中間基材10上，且該中間基材10呈現為具有一60µm之厚度的一可撓鎳網。該組裝可藉由以氧化鋁為基礎之一陶瓷黏著劑來達成，其進一步具有浸滲該支持物成為一網的優點。接著例如在250與600℃之間將全體退火至少2小時。
不借助組裝該等塊20與一已形成之中間基材10，亦可藉由在已預先定位之全部塊20上沈積或模製該中間基材10來形成該中間基材10。
依據一例子，問題在於組裝具有一預定尺寸之單晶InP六邊形塊20，使得各六邊形包含在具有一50mm之直徑的圓中。該等六邊形被預先定位在一平面支持物上以便形成一緊密六邊形晶格，且各塊20之邊緣分開1mm之一距離。在這些塊20上，接著藉由模製形成具有一80µm之厚度的一PDMS中間支持物。
組裝步驟b 依據本發明之方法包含用以組裝該等塊20之自由表面40與一最後基材60的一步驟b.。
依據習知技術，該等塊20沒有相同厚度。一塊20之厚度係定義為在該塊20之第一主面30與自由表面40間之距離。
因此，在該組裝步驟中，該中間基材10變形使得該等塊20之自由表面變成共平面。該中間基材10之變形如在「造成變形之應力」段中所述地產生作用。
因此，存在一中間基材10上的該等塊20之所有自由表面在該組裝步驟結束時與該最後基材60接觸。
該組裝步驟b.係以與在黏接連續基材(與塊不同)以便轉移層之範圍內使用者類似的一方式實施。
詳而言之，它可包含一分子黏著步驟。可形成一或數黏接層以便促進分子黏著。該層可藉由熱沈積或氧化或任何其他等效處理來獲得。它可在該分子黏著步驟前沈積在覆蓋該中間支持物之塊20上及/或在該最後支持物上。這層可為例如一SiO2 層。用以平滑化之稍微退火或進一步機械化學拋光可在該沈積步驟後實施。將該等塊20分子黏著在該中間基材10上亦可藉由在組裝後熱退火來加強。
在該組裝步驟b前，依據本發明之方法可包含在該等塊20之自由表面40上及/或在該最後基材60之一面上形成一組裝層。
因此，在該組裝步驟b結束時，該組裝層被插在該最後基材60與該等塊20之自由表面40之間。
該組裝層可包含一聚合物黏著劑或一膠著劑。
但是該組裝步驟b.亦可為所屬技術領域中具有通常知識者習知之以下任何其他等效技術：陽極接合、共熔接合、黏接等。例如，可參考教科書「Wafer bonding: applications and technology」, M. Alexe, U. Gösele (Eds.), Springer series in materials science, ISSN 0933–033X; 75。
分離步驟c.
依據步驟a.，該等塊20各包含一脆化區域50。
各塊20之脆化區域50大致平行於該等塊20之自由表面40。
就各塊20而言，該脆化區域50及該自由表面40界定欲轉移至一最後基材60上之一塊部分70。
該脆化區域50可藉由植入離子種而形成。例如，該等離子種可包含選自於以下之至少一種：氫、氦、惰性氣體。
在這方面，所屬技術領域中具有通常知識者可參考美國專利5,374,564 B1。
該脆化亦可藉由其他手段獲得。例如，這可為一多孔埋入層。例如，若為矽，可製成單晶矽以便藉由在一HF-乙醇浴中之電化學陽極處理形成局部多孔狀。在這方面，所屬技術領域中具有通常知識者可參考美國專利5 854 123。
特別地，若二不同材料中之一材料由於其結晶晶格參數相對於其成長基材之差而受到應力，該脆化亦可對應於在一埋入層內或進一步在二不同材料間之一界面的組成變化。例如，這可為在藉由磊晶製造Si/SiGe堆疊物時發生之情形。
該脆化亦可在雷射照射後達成，因此在某深度產生一缺陷區域。
藉由例如利用退火使該脆化區域50熟化，通常可達成大致沿該脆化區域之分離。亦可接著施加一外機械應力，如一剪力、一剝離、牽引力等。這應力亦可部分地由開始作用之材料的熱膨脹差產生。該分離亦可由使用可選擇地蝕刻一埋入層或腐蝕一埋入界面之化學次蝕刻(經常被稱為剝離(lift-off))達成。
最後基材60 該最後基材60之選擇係以類似於在黏接非鋪設基材以便轉移多數層之範圍內達成者的一方式進行。這選擇大部分由後者之使用條件及最後應用來引導。
依據情形不同，該最後基材60可為剛性或非剛性、可為任何形狀及尺寸、可為有機或非有機、可為單晶、多晶、非晶質。它可包含在以下清單中包含之至少一材料：Si、Ge、GaAs、藍寶石、氧化鋁、玻璃、石英、陶瓷、塑膠、金屬、SiC、AlN。 產物 因此，在該組裝步驟b.後，獲得一堆疊物，其包含：
一第一基材，其在一主面上包含依據一第一主面30組裝在該第一基材上之多數塊20，當該第一基材在自由狀態時，該第一基材之該主面呈平面狀，該等塊20係一單晶材料且包含一脆化區域50。
該堆疊物亦包含依據該等塊20之一第二主面組裝的一第二基材，而該第二主面與該等塊之該第一主面30相對，且該第一基材之該主面變形使得該等塊20之該等第二主面共平面。
該第二基材可藉由分子黏著組裝在該等塊20之第二面上。
該等塊20可具有等於在該塊20之第一面與第二面間之距離的一厚度，且在最薄塊20與最厚塊20間之厚度差小於50µm，且宜小於5µm。
該等塊20可包含一脆化區域50，各塊20之脆化區域50及第二面界定欲轉移至該第二基材上之一塊部分70，且各塊20之脆化區域50係藉由植入離子種而形成。
該等塊20可包含在以下清單中包含之至少一材料：SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO3 、LiNbO3 、鑽石、藍寶石、MgO、CeO2 、YSZ、SrTiO3 、BaTiO3 、LaAlO3 、矽。
該最後基材60可包含在以下清單中包含之至少一材料：Si、Ge、GaAs、藍寶石、氧化鋁、玻璃、石英、陶瓷、塑膠、金屬、SiC、AlN。
該第一基材可包含在以下清單中包含之至少一材料：聚合物、BCB、PDMS、聚醯亞胺、矽氧樹脂、環氧樹脂、彈性體、鋁薄膜、銅薄膜、鉬薄膜、鎢薄膜、鎳薄膜、不鏽鋼薄膜、玻璃、多晶材料、陶瓷材料、燒結材料、氧化物、氧化鋁、氮化物、矽酸鹽、碳化物。 參考文獻 US 6,562,127 Wafer bonding: applications and technology, M. Alexe, U. Gösele (Eds.), Springer series in materials science, ISSN 0933–033X; 75 US 5,374,564 US 5,854,123
10‧‧‧中間基材 20‧‧‧塊 30‧‧‧第一主面 40‧‧‧自由表面 50‧‧‧脆化區域 60‧‧‧最後基材 70‧‧‧塊部分
圖式簡單說明 本發明可透過本發明之特定且非限制實施例之以下說明參照附圖更佳地了解，其中： 圖1係依據習知技術之轉移方法的圖； 圖2係依據習知技術獲得之包含多數塊的最後基材的俯視圖； 圖3係依據本發明之轉移方法的示意圖； 圖4係依據本發明之方法的示意圖。
10‧‧‧中間基材
20‧‧‧塊
50‧‧‧脆化區域
60‧‧‧最後基材
70‧‧‧塊部分

Claims (20)

  1. 一種轉移方法，其包含以下步驟：a.提供一可變形中間基材，該可變形中間基材在其中一面上包含藉由一第一主面組裝在該可變形中間基材上之多數塊，該等塊具有與該第一主面相對之一自由表面且係一單晶材料，該等塊包含一脆化區域，各塊之該脆化區域及該自由表面界定欲轉移至一最後基材上之一塊部分；b.一包含該可變形中間基材與該最後基材之接合的組裝步驟，其係藉由使該可變形中間基材的各塊之該自由表面接觸該最後基材來實行，其中，該可變形中間基材變形，以至於該等塊各者之該自由表面變成共平面且在該接合之步驟結束時接觸該最後基材；及c.在該組裝步驟後，在各塊之該脆化區域實行分離，以便將各塊之該塊部分轉移至該最後基材上。
  2. 如請求項1之轉移方法，其中該組裝步驟b係一分子黏著步驟。
  3. 如請求項1之轉移方法，其中在該組裝步驟b前，將一組裝層插入該最後基材與該等塊之間。
  4. 如請求項1至3中任一項之轉移方法，其中該等塊具有等於該塊之該第一主面與該自由表面間之距離的一厚度，在最薄塊與最厚塊間之厚度差係小於50μm，較佳小於5μm。
  5. 如請求項1至3中任一項之轉移方法，其中各塊之該脆化區域係藉由離子物種的植入而形成。
  6. 如請求項5之轉移方法，其中該分離步驟c.包含一熱處理。
  7. 如請求項1至3中任一項之轉移方法，其中該可變形中間基材包含至少一含在以下清單中之材料：聚合物、BCB、 PDMS、聚醯亞胺、矽氧樹脂、環氧樹脂、彈性體、鋁薄膜、銅薄膜、鉬薄膜、鎢薄膜、鎳薄膜、不鏽鋼薄膜、玻璃、多晶材料、陶瓷材料、燒結材料、氧化物、氧化鋁、氮化物、矽酸鹽、碳化物。
  8. 如請求項1至3中任一項之轉移方法，其中該可變形中間基材包含一含在以下清單中之結構：網結構、織物結構、發泡結構、多孔結構、複合材料。
  9. 如請求項1至3中任一項之轉移方法，其中該可變形中間基材係積層的且包含至少一可變形之另一層。
  10. 如請求項1至3中任一項之轉移方法，其中該等塊包含至少一含在以下清單中之材料：SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO3、LiNbO3、鑽石、藍寶石、MgO、CeO2、YSZ、SrTiO3、BaTiO3、LaAlO3、矽。
  11. 如請求項1至3中任一項之轉移方法，其中該等塊包含一第一種塊及一具有與該第一種塊不同化學性質之第二種塊。
  12. 如請求項1至3中任一項之轉移方法，其中該等塊之該自由表面具有一正方形、矩形、圓形或六邊形的形狀。
  13. 如請求項1至3中任一項之轉移方法，其中該最後基材包含至少一含在以下清單中之材料：Si、Ge、GaAs、藍寶石、氧化鋁、玻璃、石英、陶瓷、塑膠、金屬、SiC、AlN。
  14. 一種堆疊物，其包含：一第一基材，其在一主面上包含依據一第一主面組裝在該第一基材上之多數塊，當該第一基材在自由狀態時，該第一基材之該主面呈平面狀，該等塊係一單晶材料且包含一脆化區域，該堆疊物之特徵在於它包含依據該等塊之一第二主面所組裝的一第二基材，該第二主面與該等塊之該第一主面相對，該第一基材之該主面變形以至於該等塊之該等第二主面係共平面的。
  15. 如請求項14之堆疊物，其中該第二基材係藉由分子黏著組裝在該等塊之該第二面上。
  16. 如請求項14或15之堆疊物，其中該等塊具有等於在該等塊之該第一面與該第二面間之距離的一厚度，且最薄塊與最厚塊間之厚度差係小於50μm，較佳小於5μm。
  17. 如請求項14或15之堆疊物，其中該等塊包含一脆化區域，各塊之該脆化區域及該第二面界定欲轉移至該第二基材上之一塊部分，各塊之該脆化區域係藉由離子物種的植入而形成。
  18. 如請求項14或15之堆疊物，其中該等塊包含至少一含在以下清單中之材料：SiC、GaN、GaAs、InP、GaSb、GaP、InAs、Ge、ZnO、LiTaO3、LiNbO3、鑽石、藍寶石、MgO、CeO2、YSZ、SrTiO3、BaTiO3、LaAlO3、矽。
  19. 如請求項14或15之堆疊物，其中該最後基材包含至少一含在以下清單中之材料：Si、Ge、GaAs、藍寶石、氧化鋁、玻璃、石英、陶瓷、塑膠、金屬、SiC、AlN。
  20. 如請求項14或15之堆疊物，其中該第一基材包含至少一含在以下清單中之材料：聚合物、BCB、PDMS、聚醯亞胺、矽氧樹脂、環氧樹脂、彈性體、鋁薄膜、銅薄膜、鉬薄膜、鎢薄膜、鎳薄膜、不鏽鋼薄膜、玻璃、多晶材料、陶瓷材料、燒結材料、氧化物、氧化鋁、氮化物、矽酸鹽、碳化物。
TW105130137A 2015-09-18 2016-09-19 用來轉移單晶塊的方法 TWI705511B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1558810 2015-09-18
FR1558810A FR3041364B1 (fr) 2015-09-18 2015-09-18 Procede de transfert de paves monocristallins

Publications (2)

Publication Number Publication Date
TW201724317A TW201724317A (zh) 2017-07-01
TWI705511B true TWI705511B (zh) 2020-09-21

Family

ID=54707956

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105130137A TWI705511B (zh) 2015-09-18 2016-09-19 用來轉移單晶塊的方法

Country Status (8)

Country Link
US (1) US10453739B2 (zh)
EP (1) EP3350828B1 (zh)
JP (1) JP6779987B2 (zh)
KR (1) KR102556421B1 (zh)
CN (1) CN108028222B (zh)
FR (1) FR3041364B1 (zh)
TW (1) TWI705511B (zh)
WO (1) WO2017046548A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3073082B1 (fr) 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un support presentant une surface non plane
FR3073083B1 (fr) 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible
FR3079532B1 (fr) 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
FR3079531B1 (fr) 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau pzt et substrat pour croissance par epitaxie d'une couche monocristalline de materiau pzt
FR3079534B1 (fr) * 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau gaas et substrat pour croissance par epitaxie d'une couche monocristalline de materiau gaas
FR3079533B1 (fr) 2018-03-28 2021-04-09 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau lno et substrat pour croissance par epitaxie d'une couche monocristalline de materiau lno
FR3094559B1 (fr) * 2019-03-29 2024-06-21 Soitec Silicon On Insulator Procédé de transfert de paves d’un substrat donneur sur un substrat receveur
US12036712B2 (en) * 2020-06-05 2024-07-16 Jtekt Corporation Molding conditions determination assist device and resin state estimation device
FR3137491B1 (fr) * 2022-06-30 2024-10-18 Commissariat Energie Atomique Procédé de fabrication d’une structure pavée
FR3140707A1 (fr) * 2022-10-06 2024-04-12 Soitec Procede de fabrication d’une structure composite comprenant des paves
KR20260085441A (ko) * 2023-10-06 2026-06-09 소이텍 미세전자공학, 광학 또는 광전자공학을 위한 복합 구조체의 제조 방법
FR3160050B1 (fr) * 2024-03-08 2026-02-06 Soitec Silicon On Insulator Procédé de fabrication d’un substrat donneur pavé, impliquant une technique de fabrication additive

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050003650A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Three-dimensional stacked substrate arrangements
US20110244613A1 (en) * 2010-04-02 2011-10-06 John Heck WAFER-LEVEL In-P Si BONDING FOR SILICON PHOTONIC APPARATUS

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
FR2839199B1 (fr) * 2002-04-30 2005-06-24 Soitec Silicon On Insulator Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe
JP2007500055A (ja) * 2003-05-08 2007-01-11 エコ−アールエックス， インコーポレイテッド 気体状の流体から汚染物質を浄化および除去するためのシステム
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
JP5250228B2 (ja) 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8207046B2 (en) * 2007-12-27 2012-06-26 Sharp Kabushiki Kaisha Method for producing semiconductor device and semiconductor device produced by same method
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
KR101767100B1 (ko) * 2010-11-10 2017-08-10 삼성전자주식회사 발광 디바이스 및 그 제조방법
JP5417399B2 (ja) * 2011-09-15 2014-02-12 信越化学工業株式会社 複合ウェーハの製造方法
TWI573198B (zh) * 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
FR2980919B1 (fr) * 2011-10-04 2014-02-21 Commissariat Energie Atomique Procede de double report de couche
JP2015053429A (ja) 2013-09-09 2015-03-19 株式会社島津製作所 電子デバイスの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050003650A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Three-dimensional stacked substrate arrangements
US20110244613A1 (en) * 2010-04-02 2011-10-06 John Heck WAFER-LEVEL In-P Si BONDING FOR SILICON PHOTONIC APPARATUS

Also Published As

Publication number Publication date
KR102556421B1 (ko) 2023-07-17
FR3041364A1 (fr) 2017-03-24
EP3350828B1 (fr) 2019-10-30
TW201724317A (zh) 2017-07-01
WO2017046548A1 (fr) 2017-03-23
CN108028222A (zh) 2018-05-11
US10453739B2 (en) 2019-10-22
EP3350828A1 (fr) 2018-07-25
JP6779987B2 (ja) 2020-11-04
JP2018534223A (ja) 2018-11-22
US20180182661A1 (en) 2018-06-28
CN108028222B (zh) 2022-04-29
KR20180054753A (ko) 2018-05-24
FR3041364B1 (fr) 2017-10-06

Similar Documents

Publication Publication Date Title
CN108028222B (zh) 用于转移单晶块的方法
KR101299719B1 (ko) 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스
US8501589B2 (en) Method in the microelectronics fields of forming a monocrystalline layer
TWI767788B (zh) 工程基板結構
TWI610373B (zh) 以更佳效能應用單晶材料之類底材
US8420506B2 (en) Process for cleaving a substrate
Kajari-Schröder et al. Lift-off of free-standing layers in the kerfless porous silicon process
US20040171230A1 (en) Method of making a hybride substrate having a thin silicon carbide membrane layer
TWI552205B (zh) 用以形成薄層體之方法與裝置
CN115280487A (zh) 用于制造堆叠结构的方法
JP2016146449A (ja) 半導体装置の製造方法
KR20170104404A (ko) 집적형 마이크로 전자기계 시스템을 가진 장치를 위한 구조
KR20200136437A (ko) 다이아몬드 또는 이리듐 재질의 단결정 층을 제조하는 방법 및 다이아몬드 또는 이리듐 재질의 단결정 층의 에피택셜 성장을 위한 기판
KR102640296B1 (ko) AlN 재질의 단결정 층을 제조하는 방법 및 AlN 재질의 단결정 층의 에피택셜 성장을 위한 기판
CN101479651A (zh) 形成绝缘体上半导体结构的方法
JP2010089993A (ja) ２つの部材の接合方法、および接合体
KR102224058B1 (ko) 박막의 상변화를 이용한 물리적 박리를 통한 유연 전자소자의 제조 방법
KR20200136434A (ko) GaAs 재질의 단결정 층을 제조하는 방법 및 GaAs 재질의 단결정 층의 에피택셜 성장을 위한 기판
CN101147253A (zh) 包括至少一个厚半导体材料膜的异质结构的制作工艺
CN121569613A (zh) 用于制备多材料基材的方法
JP2012049448A (ja) 窒化物半導体基板の製造方法