CN105244255A - 一种碳化硅外延材料及其生产方法 - Google Patents

一种碳化硅外延材料及其生产方法 Download PDF

Info

Publication number
CN105244255A
CN105244255A CN201510533951.XA CN201510533951A CN105244255A CN 105244255 A CN105244255 A CN 105244255A CN 201510533951 A CN201510533951 A CN 201510533951A CN 105244255 A CN105244255 A CN 105244255A
Authority
CN
China
Prior art keywords
epitaxial loayer
silicon carbide
epitaxial
production method
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510533951.XA
Other languages
English (en)
Other versions
CN105244255B (zh
Inventor
芦伟立
李佳
房玉龙
尹甲运
冯志红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201510533951.XA priority Critical patent/CN105244255B/zh
Publication of CN105244255A publication Critical patent/CN105244255A/zh
Application granted granted Critical
Publication of CN105244255B publication Critical patent/CN105244255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种碳化硅外延材料及其生产方法，涉及半导体技术领域，本发明碳化硅外延材料顺次包括碳化硅衬底、第一外延层和第二外延层，本发明生产方法包括第一次外延生长、电感耦合等离子体刻蚀和第二次外延生长等步骤，能够降低第二外延层中的基矢面位错密度，并提高碳化硅外延材料的整体质量，极具推广前景。

Description

一种碳化硅外延材料及其生产方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种碳化硅外延材料。
背景技术
碳化硅（SiC）作为一种宽禁带半导体材料，具有高热导率、高击穿电场、高饱和电子漂移速率和高键合能等突出优点，其优异的性能能够满足现代电子技术对高温、高频、高功率和抗辐射等方面的要求。
由于碳化硅衬底材料的质量和表面不能够满足直接制造器件的要求，因此需要在SiC晶圆的表面外延生长碳化硅外延层，该层具有更高的质量，其电学性能优于SiC晶圆，并且具有更好的可控性和可重复性。
现有技术中，外延生长碳化硅的方法有很多种，其中化学气相沉积法（CVD）生长技术由于其可重复性好、薄膜质量好及生产效率相对较高等优势，成为目前大批量生产SiC外延薄膜所广泛使用的方法。
但是，外延过程中，SiC衬底中的部分位错缺陷会延伸至外延层中，因此SiC外延材料中仍然存在数种位错缺陷，其中基矢面位错（BPD）对SiC双极型功率器件的影响十分严重。BPD会导致正向电压降漂移，同时还为堆垛层错的生长提供了成核位，使得BPD转化为堆垛层错。此外，在偏晶向SiC衬底上进行同质外延时，外延层中的基矢面位错也主要来自于衬底。统计表明，SiC衬底中70%～90%的基矢面位错会转化为螺旋刃位错（TED），而剩余的10%～30%的基矢面位错会由衬底延伸至外延层中，因此，碳化硅外延层基矢面位错的密度大约在103cm-2量级，即每平方厘米的个数在1000～10000个左右。
现有技术中，Chen（J.Appl.Phys.2005.98,114907）等人报道了在较小偏角度衬底上外延可以有效降低SiC外延材料中的基矢面位错密度，但是该方法受限于SiC衬底，缺乏通用性，并不能从根本上解决问题。
发明内容
本发明要解决的技术问题是：针对上述现有技术的不足，提供一种碳化硅外延材料，该材料具有两层外延层，且对第一外延层上的基失面位错区域进行电感耦合等离子体刻蚀处理，从而不仅能够降低第二外延层中的基矢面位错密度和数量，还能提高第一外延层的表面形貌，进而大大提升SiC外延材料的整体品质和质量。
针对上述现有技术的不足，本发明还提供一种碳化硅外延材料的生产方法，该方法采用电感耦合等离子体刻蚀技术对外延生长中出现的基矢面位错区域进行优先刻蚀，刻蚀过程简便可控、易于操作且具有通用性，刻蚀能够在第一外延层上形成微观刻蚀坑形貌，从而有利于使基矢面位错转化为刃位错，起到降低基矢面位错的效果，并能提高SiC外延材料的整体质量。
为解决上述技术问题，本发明所采取的技术方案是：
一种碳化硅外延材料，其在结构上顺次包括碳化硅衬底、第一外延层和第二外延层，其中，第一外延层上的基失面位错区域经过电感耦合等离子体刻蚀处理，第二外延层的基矢面位错密度小于104cm-2。进一步地，第二外延层的基矢面位错密度为102cm-2量级，即每平方厘米的个数为100～1000个。
由于第一外延层只是为了给刻蚀提供条件，因此其厚度只要满足刻蚀要求即可，不宜过厚或过薄，作为优选，第一外延层的厚度为1～10微米。
上述碳化硅外延材料的生产方法，其包括如下步骤：
（1）采用化学气相沉积法在碳化硅衬底上生长第一外延层，第一外延层具有若干基矢面位错区域；
（2）对第一外延层的基矢面位错区域进行电感耦合等离子体刻蚀，形成刻蚀坑；
（3）使用化学气相沉积法在经过步骤（2）处理的第一外延层上继续进行外延生长，形成第二外延层。
进一步地，上述步骤（1）和步骤（3）中外延生长的温度为1350～1650℃，外延生长的压力为100～900毫巴，步骤（1）和步骤（3）中化学气相沉积法的载气为氢气，该氢气的流量为5～60slm（standardlitreperminute）。
进一步地，上述步骤（2）中电感耦合等离子体刻蚀的气氛为SF6和氧气的混合气，该混合气中氧气的体积分数为5%～50%，该混合气的流量为10～100sccm（standardcubiccentimeterperminute）。
进一步地，上述步骤（2）中电感耦合等离子体刻蚀的时间为1～30分钟，刻蚀时间的长短将影响刻蚀坑的深度和大小。
进一步地，上述步骤（1）或步骤（3）中外延生长所用的生长源由硅源和碳源组成，其中，硅源为硅烷、二氯硅烷和三氯硅烷三者中的单一一种或几种组合，碳源为丙烷、乙烯和一氯甲烷三者中的单一一种或几种组合。
进一步地，上述第一外延层和第二外延层在生长过程中接触有N型掺杂源或P型掺杂源，其中N型掺杂源为氮气，P型掺杂源为三甲基铝。
采用上述技术方案所产生的有益效果在于：
本发明碳化硅外延材料具有三层结构，依次是碳化硅衬底、第一外延层和第二外延层，其中第一外延层上的基失面位错区域经过电感耦合等离子体刻蚀处理，该处理能够使第一外延层具有良好的表面形貌，同时又避免了位错缺陷向第二外延层的进一步传递，从而降低了第二外延层中的基矢面位错密度，并提高了第二外延层的整体品质，使得碳化硅外延材料的质量相比于现有技术得到了极大提升。
本发明生产方法的创新之处在于进行两次外延生长，且第一次外延生长后对外延层中的基矢面位错区域进行优先刻蚀，防止了基矢面位错向第二外延层的进一步延伸，降低了第二外延层中的基失面位错密度；并且，本方法的刻蚀方式为电感耦合等离子体刻蚀，该刻蚀技术操作简便，易于控制，不会造成材料表面的形貌恶化，从而避免了由于形貌恶化导致的第二外延层品质下降。本方法能够大幅提升碳化硅外延材料的质量，并且具有简单易操作的特点，极具推广前景。
具体实施方式
下面结合具体实施方式对本发明作进一步详细的说明。
实施例一：
一种碳化硅外延材料生产方法，该方法包括以下步骤：
（1）衬底准备：选取4寸偏<11-20>方向4°的(0001)硅面碳化硅衬底，对其进行标准清洗并待用；
（2）将碳化硅衬底放进CVD设备反应室并抽真空至5×10-6mbar以下；
（3）在载气氢气流量为60slm、压力为控制100mbar的条件下升温至1650℃，通入硅烷生长源和丙烷生长源进行外延生长，生长时所用的N型掺杂源为氮气；第一次生长结束后，得到的第一外延层厚度为1微米；
（4）取出晶圆进行电感耦合等离子体刻蚀，刻蚀气氛为SF6和O2的混合气，混合气中SF6和O2的体积比为95:5，混合气流量为10sccm，刻蚀时间为1min；刻蚀后晶圆表面基本无变化；
（5）再次外延生长：对步骤（4）刻蚀后的样品再次通入硅烷生长源和丙烷生长源进行外延生长，外延生长温度为1650℃，外延生长压力为100mbar，载气氢气的流量为60slm，外延生长时间为120min；生长结束后，第二外延层的厚度为20微米。
使用该方法得到的碳化硅外延材料，其第二外延层上的基矢面位错密度约为900cm-2。
实施例二：
一种碳化硅外延材料生产方法，该方法包括以下步骤：
（1）衬底准备：选取3寸偏<11-20>方向4°的(0001)硅面碳化硅衬底，对其进行标准清洗并待用；
（2）将碳化硅衬底放进CVD设备反应室并抽真空至5×10-6mbar以下；
（3）在载气氢气流量为30slm、压力为控制900mbar的条件下升温至1500℃，通入二氯硅烷生长源和乙烯生长源进行外延生长，生长时所用的P型掺杂源为三甲基铝，得到的第一外延层厚度约5微米；
（4）取出晶圆进行电感耦合等离子体刻蚀，刻蚀气氛为SF6和O2的混合气，混合气中SF6和O2的体积比为50:50，混合气流量为50sccm，刻蚀时间为15min；
（5）再次外延生长：对步骤（4）刻蚀后的样品通入二氯硅烷生长源和乙烯生长源进行再次外延生长，外延生长温度为1650℃，外延生长压力为100mbar，载气氢气的流量为60slm，外延生长时间为60min，第二外延层的厚度为10微米。
使用该方法得到的碳化硅外延材料，其第二外延层上的基矢面位错密度约为500cm-2。
实施例三：
一种碳化硅外延材料生产方法，该方法包括以下步骤：
（1）衬底准备：选取4寸偏<11-20>方向8°的(0001)硅面碳化硅衬底，对其进行标准清洗并待用；
（2）将碳化硅衬底放进CVD设备反应室并抽真空至5×10-6mbar以下；
（3）在载气氢气流量为5slm、压力为控制500mbar的条件下升温至1350℃，通入三氯硅烷生长源和一氯甲烷生长源进行外延生长，生长时间为30min，不加入掺杂源，第一次生长结束后，得到的第一外延层厚度为10微米；
（4）取出晶圆进行电感耦合等离子体刻蚀，刻蚀气氛为SF6和O2的混合气，混合气中SF6和O2的体积比为50:50，混合气流量为100sccm，刻蚀时间为30min；刻蚀后晶圆表面出现较为明显的刻蚀坑；
（5）再次外延生长：对步骤（4）刻蚀后的样品通入三氯硅烷生长源和一氯甲烷生长源进行再次外延生长，外延生长温度为1650℃，外延生长压力为100mbar，载气氢气的流量为60slm，外延生长时间为180min，第二外延层的厚度约为27微米。
使用该方法得到的碳化硅外延材料，其第二外延层上的基矢面位错密度约为200cm-2，由于刻蚀时间较长，其外延层的表面形貌相对前述实施例较差，但依然优于现有技术的水平。
此外，硅源采用硅烷和二氯硅烷的组合、硅烷和三氯硅烷的组合、二氯硅烷和三氯硅烷的组合，或硅烷、二氯硅烷和三氯硅烷的组合均可；碳源采用丙烷和乙烯的组合、丙烷和一氯甲烷的组合、乙烯和一氯甲烷的组合，或丙烷、乙烯和一氯甲烷的组合均可。
通过以上实施例可以看出，本方法简单易行，便于操作，使用该方法后能够降低最终外延层表面的基失面位错密度，大幅提升碳化硅外延材料的整体质量，非常值得推广应用。
需要指出的是，以上具体实施方式只是本专利实现方案的具体个例，没有也不可能覆盖本专利的所有实现方式，因此不能视作对本专利保护范围的限定；凡是与以上案例属于相同构思的实现方案，均在本专利的保护范围之内。

Claims (10)

1.一种碳化硅外延材料，其特征在于：其结构顺次包括碳化硅衬底、第一外延层和第二外延层，所述第二外延层的基矢面位错密度小于104cm-2，所述第一外延层上的基失面位错区域是经过电感耦合等离子体刻蚀处理的。
2.根据权利要求1所述的碳化硅外延材料，其特征在于：所述第二外延层的基矢面位错密度为102cm-2量级。
3.根据权利要求1所述的碳化硅外延材料，其特征在于：所述第一外延层的厚度为1～10微米。
4.如权利要求1、2或3所述碳化硅外延材料的生产方法，其特征在于：包括如下步骤：
（1）采用化学气相沉积法在碳化硅衬底上生长第一外延层，第一外延层具有若干基矢面位错区域；
（2）对第一外延层的基矢面位错区域进行电感耦合等离子体刻蚀，形成刻蚀坑；
（3）使用化学气相沉积法在经过步骤（2）处理的第一外延层上继续进行外延生长，形成第二外延层。
5.根据权利要求4所述的生产方法，其特征在于：所述步骤（1）和步骤（3）中外延生长的温度为1350～1650℃，外延生长的压力为100～900毫巴，化学气相沉积法的载气为氢气，氢气的流量为5～60slm。
6.根据权利要求4所述的生产方法，其特征在于：所述步骤（2）中电感耦合等离子体刻蚀的气氛为SF6和氧气的混合气，混合气中氧气的体积分数为5%～50%。
7.根据权利要求6所述的生产方法，其特征在于：所述混合气的流量为10～100sccm。
8.根据权利要求4所述的生产方法，其特征在于：所述步骤（2）中电感耦合等离子体刻蚀的时间为1～30分钟。
9.根据权利要求4所述的生产方法，其特征在于：所述步骤（1）或步骤（3）中外延生长所用的生长源由硅源和碳源组成，所述硅源为硅烷、二氯硅烷和三氯硅烷三者中的单一一种或几种组合，所述碳源为丙烷、乙烯和一氯甲烷三者中的单一一种或几种组合。
10.根据权利要求4所述的生产方法，其特征在于：所述第一外延层和第二外延层在生长过程中接触有N型掺杂源或P型掺杂源，所述N型掺杂源为氮气，所述P型掺杂源为三甲基铝。
CN201510533951.XA 2015-08-27 2015-08-27 一种碳化硅外延材料及其生产方法 Active CN105244255B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510533951.XA CN105244255B (zh) 2015-08-27 2015-08-27 一种碳化硅外延材料及其生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510533951.XA CN105244255B (zh) 2015-08-27 2015-08-27 一种碳化硅外延材料及其生产方法

Publications (2)

Publication Number Publication Date
CN105244255A true CN105244255A (zh) 2016-01-13
CN105244255B CN105244255B (zh) 2019-03-05

Family

ID=55041855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510533951.XA Active CN105244255B (zh) 2015-08-27 2015-08-27 一种碳化硅外延材料及其生产方法

Country Status (1)

Country Link
CN (1) CN105244255B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107578988A (zh) * 2017-09-13 2018-01-12 中国电子科技集团公司第十三研究所 碳化硅外延层钝化方法
WO2018108006A1 (zh) * 2016-12-15 2018-06-21 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
CN109270065A (zh) * 2018-09-25 2019-01-25 南方科技大学 一种碳化硅位错检测方法
CN111074342A (zh) * 2019-12-27 2020-04-28 季华实验室 一种利用碳化硅外延生长设备制备载盘涂层的方法
CN113122922A (zh) * 2020-06-09 2021-07-16 北京世纪金光半导体有限公司 一种大尺寸碳化硅晶体生长用籽晶
EP3854916A4 (en) * 2018-09-21 2022-06-22 Toyo Tanso Co., Ltd. PROCESS FOR MANUFACTURING A WAFER FOR FABRICATION OF DEVICES

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1856862A (zh) * 2003-09-22 2006-11-01 克里公司 在双极型器件中减少堆垛层错成核点和减小Vf漂移的方法
CN1926266A (zh) * 2004-03-01 2007-03-07 克里公司 减少碳化硅外延中的胡萝卜缺陷
CN1949463A (zh) * 2006-11-09 2007-04-18 厦门大学 减少ICP刻蚀SiC表面损伤的方法
US20090050929A1 (en) * 2007-08-24 2009-02-26 Miin-Jang Chen Semiconductor substrate with nitride-based buffer layer for epitaxy of semiconductor opto-electronic device and fabrication thereof
CN102185067A (zh) * 2011-05-06 2011-09-14 西安神光安瑞光电科技有限公司 发光二极管及其制备方法
CN104851781A (zh) * 2015-06-08 2015-08-19 国网智能电网研究院 一种n型低偏角碳化硅外延片的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1856862A (zh) * 2003-09-22 2006-11-01 克里公司 在双极型器件中减少堆垛层错成核点和减小Vf漂移的方法
CN1926266A (zh) * 2004-03-01 2007-03-07 克里公司 减少碳化硅外延中的胡萝卜缺陷
CN1949463A (zh) * 2006-11-09 2007-04-18 厦门大学 减少ICP刻蚀SiC表面损伤的方法
US20090050929A1 (en) * 2007-08-24 2009-02-26 Miin-Jang Chen Semiconductor substrate with nitride-based buffer layer for epitaxy of semiconductor opto-electronic device and fabrication thereof
CN102185067A (zh) * 2011-05-06 2011-09-14 西安神光安瑞光电科技有限公司 发光二极管及其制备方法
CN104851781A (zh) * 2015-06-08 2015-08-19 国网智能电网研究院 一种n型低偏角碳化硅外延片的制备方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018108006A1 (zh) * 2016-12-15 2018-06-21 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
CN107578988A (zh) * 2017-09-13 2018-01-12 中国电子科技集团公司第十三研究所 碳化硅外延层钝化方法
WO2019052139A1 (zh) * 2017-09-13 2019-03-21 中国电子科技集团公司第十三研究所 碳化硅外延层钝化方法
US11183385B2 (en) 2017-09-13 2021-11-23 The 13Th Research Institute Of China Electronics Method for passivating silicon carbide epitaxial layer
EP3854916A4 (en) * 2018-09-21 2022-06-22 Toyo Tanso Co., Ltd. PROCESS FOR MANUFACTURING A WAFER FOR FABRICATION OF DEVICES
CN109270065A (zh) * 2018-09-25 2019-01-25 南方科技大学 一种碳化硅位错检测方法
CN111074342A (zh) * 2019-12-27 2020-04-28 季华实验室 一种利用碳化硅外延生长设备制备载盘涂层的方法
CN111074342B (zh) * 2019-12-27 2021-11-09 季华实验室 一种利用碳化硅外延生长设备制备载盘涂层的方法
CN113122922A (zh) * 2020-06-09 2021-07-16 北京世纪金光半导体有限公司 一种大尺寸碳化硅晶体生长用籽晶

Also Published As

Publication number Publication date
CN105244255B (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
EP3547349B1 (en) Method for reducing silicon carbide epitaxial basal plane dislocation density
CN105244255A (zh) 一种碳化硅外延材料及其生产方法
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
JP2017523950A5 (zh)
US10253426B2 (en) Method for manufacturing diamond substrate
CN103715069B (zh) 一种减少碳化硅外延薄膜中缺陷的方法
WO2012144614A1 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
CN105826186A (zh) 高表面质量碳化硅外延层的生长方法
CN111029246A (zh) 一种降低SiC外延层中三角形缺陷的方法
CN108010995A (zh) 一种基于石墨烯蓝宝石衬底的高光效led芯片
RU2008145801A (ru) Способ выращивания полупроводникового кристалла нитрида iii группы, способ получения полупроводниковой кристаллической подложки из нитрида iii руппы и полупроводниковая кристаллическая подложка из нитрида iii руппы
CN106711022B (zh) 一种生长掺杂界面清晰的碳化硅外延薄膜的制备方法
RU2008130820A (ru) Способ роста кристаллов нитрида галлия, подложки из кристаллов нитрида галлия, способ получения эпитаксиальных пластин и эпитаксиальные пластины
CN104867818B (zh) 一种减少碳化硅外延材料缺陷的方法
CN106783540A (zh) 减少外延片表面划痕的方法
JP5910430B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
CN106544643A (zh) 一种氮化物薄膜的制备方法
CN112466745B (zh) 一种碳化硅外延生长的控制方法及碳化硅外延片
Chen et al. Vertical high quality mirrorlike facet of GaN-based device by reactive ion etching
CN104328390B (zh) 一种GaN/金刚石膜复合片的制备方法
von Känel et al. Defect reduction in epitaxial 3C-SiC on Si (001) and Si (111) by deep substrate patterning
JP2014114192A (ja) 炭化珪素エピタキシャルウェハの製造方法
EP3112504B1 (en) Method for producing epitaxial silicon carbide wafer
US20230118623A1 (en) Buffer layer on silicon carbide substrate, and method for forming buffer layer
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant