JP2005260218A - ＳｉＣ単結晶基材及びその製造方法、半導体膜形成基材 - Google Patents

Abstract

【課題】 例えばＳｉＣ、ＧａＮなどの半導体膜を気相から合成してエピタキシャル成長させていくときに、欠陥や異常成長が生じるのを抑制する。
【解決手段】 表面に、半導体膜が気相から合成されてエピタキシャル成長させられていくＳｉＣ単結晶基材において、表面に存在している２００ｎｍ以下の波長を有する凹凸のＰ−Ｖを２ｎｍ以下に設定する。
【選択図】 なし

Description

本発明は、ＳｉＣ単結晶基材に関し、とくに、ＳｉＣやＧａＮなどの半導体膜を気相から合成してエピタキシャル成長させていくときに用いられるＳｉＣ単結晶基材に関するものである。

ＳｉＣ（炭化珪素）は、Ｓｉ（シリコン）に比べて耐熱性、熱伝導率に優れ、バンドギャップが広く（Ｓｉの約３倍）、高温動作が可能で高い絶縁破壊耐性を有することから大電流化が可能なパワー半導体素子としての応用が期待されている。
また、光デバイス向けに開発が進められているＧａＮ（窒化ガリウム）では、これをエピタキシャル成長させるための基材にサファイアが多く用いられるが、ＳｉＣはサファイアに比べＧａＮとの格子のミスフィットが小さく、ＧａＮ膜の下地として適することからＧａＮ膜形成用基材としても注目を集めている。

ところで、パワー素子等に応用するための結晶性の良好なＳｉＣ、ＧａＮエピタキシャル膜を成長させるためのＳｉＣ単結晶基材には、当然のように、無欠陥で、原子レベルで平坦な表面が要求されるので、通常ダイヤモンド砥粒を用いた機械研磨を施すことにより、ＳｉＣ単結晶基材の表面を加工して平坦化するようにしている。

また、ＳｉＣの研磨方法として、上記ダイヤモンド砥粒を用いた機械研磨以外に、酸化クロム砥粒を用いた乾式研磨（いわゆるメカノケミカル研磨）が知られており、特許文献１には、このメカノケミカル研磨を用い、研磨定盤にマイクロビッカース硬さ（Ｈｖ）１０００〜２０００を使用することにより平坦度が向上することが開示されている。これは、表面を所望の平坦度に加工されたビッカース硬さ１０００〜２０００の研磨定盤を用いることで、砥粒と被加工面との接触が安定化し、固相反応で生成した反応層を、ＳｉＣウエハ表面の平坦度を維持しつつ除去するものである。

さらに、ＳｉＣの研磨方法として特許文献２には、ＳｉＯ_２粒子、いわゆるコロイダルシリカを用いた研磨方法が開示されている。これは、Ｘ線マスク用ブランクスのＳｉＣ膜の研磨に関するものであって、不織研磨布に粒径６０ｎｍ〜８０ｎｍのコロイダルシリカを分散させ、ＳｉＣ膜をこの研磨布にあてがって１８０〜２００ｇ／ｃｍ^２の荷重をかけて研磨することで、ＳｉＣ膜表面に存在する傷の幅を０．２５μｍ以下に抑えるようにしたものである。
特開平７−８０７７０号公報 特開平１０−２７５７５８号公報

しかしながら、ＳｉＣ単結晶基材の表面をダイヤモンド砥粒で研磨する加工方法は、ＳｉＣより高硬度のダイヤモンド粒子で機械的に表面を削る、つまり所定寸法以下の傷を導入していく加工方法であり、砥粒を段階的に微粒化することで傷の寸法を微細にしてゆき、表面粗さを向上させていくものであることから、表面の平坦化は進むものの砥粒により導入される加工傷（スクラッチ）及び砥粒が機械的に作用することで生じた表面変質層を回避することができない。

また、ＳｉＣ単結晶基材の表面を酸化クロム砥粒で研磨する場合については、スクラッチがなく、平滑な表面が得られると特許文献１に記載されているが、加工時の面圧が９００ｋｇｆ／ｃｍ^２と極めて高圧のため、砥粒接触部分で局所的に摩擦による高温が生じ、加工変質層の生成、加工時のウエハ破損等のおそれがある。

さらに、特許文献２に開示されたＳｉＣの研磨技術はその研磨対象をＸ線用マスクブランクスとしたものであり、このようなマスク用ブランクスでは、パターンのＬ／Ｓ（配線幅と配線間のピッチ）にもよるが、膜強度を損なわず、欠陥検査で検出されない（換言すれば、マスク製作時及び露光時にパターンに悪影響を及ぼさない）加工傷ならば、膜表面に残留していても事実上問題はない。そのため、特許文献２に開示された研磨技術は、０．２５μｍ以上の幅の傷を除去することを目的としており、さらに微細な加工傷を対象としていない。
一方、半導体や光学向け等、結晶性の良好な膜が要求される用途における基材では、基材上に存在する加工傷は、寸法の大小に拘らず成長時の欠陥生成要因となるため、極力排除されなければならず、理想的としてはスクラッチフリーの表面が求められる。しかしながら、上記の研磨方法では、コロイダルシリカの乾燥、凝集しやすい性質によって、研磨時、研磨布が局部的に乾燥することで発生したシリカ研磨粒子の凝集体が研磨布と基材との界面に侵入し、研磨面に作用するため、０．２５μｍ以上の幅の傷は除去できるが、スクラッチフリーの研磨面を得ることはできない。

以上のように、ＳｉＣ単結晶基材の表面に対するダイヤモンド砥粒の機械的作用による研磨はもちろんだが、化学的な作用を併用した研磨方法においても、酸化クロム砥粒による研磨では、研磨後も加工面にスクラッチが残留する、砥粒との局所的な接触により加工損傷層を生じる恐れがあるといった問題がある。また、コロイダルシリカによる研磨でも０．２５μｍ以下の幅の加工傷が残ることから、いずれの研磨方法でも欠陥や異常成長を十分に抑えることができず、結晶性のよい、ＳｉＣ、ＧａＮエピタキシャル膜を得るための大きな障害となっていた。

本発明者らは、上記のような課題を解決すべく種々検討した結果、ＳｉＣ、ＧａＮなどの半導体膜のエピタキシャル成長に際し、欠陥や異常成長を生じさせる要因が、ＳｉＣ単結晶基材の表面に存在している様々な波長を有する凹凸のうち、比較的長い波長を有する凹凸にあるのではなく、２００ｎｍ以下の短い波長を有する凹凸（傷を含む）にあることに着目した。
すなわち、半導体膜のエピタキシャル成長の阻害要因となる２００ｎｍ以下の短い波長の凹凸を、変質層を生じさせることなく除去する（あるいは小さくする）ことにより、微視的にほぼ平坦面と見なすことが可能となり、エピタキシャル成長を阻害する要因を減らすことができ、良質なＳｉＣ、ＧａＮ膜等が得られることを見出したのである。

そして、ＳｉＣ単結晶基材の表面に存在している２００ｎｍ以下の短い波長を有する凹凸をなくすための方法として、本発明者らが採用したのは、ＳｉＣとほぼ同硬度を有するＳｉＯ_２スラリーを研磨液として用いた湿式研磨である。

コロイダルシリカなどのＳｉＯ_２スラリーに含まれる粒子は、ＳｉＣとほぼ同硬度であるとともに球形であるため、ダイヤモンド砥粒を用いた機械研磨では不可避であったスクラッチを生じさせることなく、ＳｉＣ単結晶基材の平坦化が可能である。
しかも、この研磨方法では、酸化クロム砥粒によるメカノケミカル研磨に比べ、はるかに低い面圧でＳｉＣ基材の平坦化が可能であり、１／１０００以下の低負荷でＳｉＣの平坦化が可能であるのに加えて、湿式研磨のためスラリー中の水分が放熱媒体として作用することが期待でき、研磨中の熱損傷を抑制することができる。
さらに、ＳｉＣ単結晶基材の研磨面を常にＳｉＯ_２スラリー中に浸漬した状態とすることにより、研磨クロスもスラリーに浸漬された状態となるため、スラリー固形分の乾燥、凝集がなくなり、通常のコロイダルシリカを用いた研磨では研磨面界面にシリカ粒子の凝集体が侵入することで発生していたスクラッチを回避して、スクラッチフリーと見なしてよい研磨加工面を得ることができる。

このようにしてなされた本発明のＳｉＣ単結晶基材は、表面に存在している２００ｎｍ以下の波長を有する凹凸のＰ−Ｖが２ｎｍ以下に設定されていることを特徴とするものであり、とくに、前記表面に、ＳｉＣやＧａＮなどの半導体膜が気相から合成されてエピタキシャル成長させられていくことを特徴とするものである。
また、本発明のＳｉＣ単結晶基材の製造方法は、ＳｉＯ_２スラリーを研磨液として用い、ＳｉＣ単結晶基材の表面が前記ＳｉＯ_２スラリーに浸漬された状態で前記ＳｉＣ単結晶基材の表面に対して湿式研磨を施すことにより、前記表面に存在している２００ｎｍ以下の波長を有する前記凹凸のＰ−Ｖを２ｎｍ以下に設定することを特徴とするものである。
また、本発明の半導体膜形成基材は、本発明のＳｉＣ単結晶基材の製造方法によって製造されたＳｉＣ単結晶基材の表面に、ＳｉＣやＧａＮなどの半導体膜が気相から合成されてエピタキシャル成長させられていることを特徴とするものである。

本発明において、小さくすべき凹凸を、２００ｎｍ以下の波長を有するものに限定した理由は、これよりも長い波長を有する凹凸を小さくしたとしても、ＳｉＣ、ＧａＮなどの半導体膜をエピタキシャル成長させるときの主たる阻害要因をなくしたことにはならず、高品質のＳｉＣ、ＧａＮなどの半導体膜を製造することができないおそれがあるからである。
ここで、凹凸とは、ＳｉＣ単結晶基材の表面に存在している波状の溝山のことを示し、その波長とは、対象とする表面に存在している凹凸において、任意の凹部分底部（あるいは凸部分頂部）から、隣接する凹部分底部（あるいは凸部分頂部）までの平面上の距離のことを示しているのであり、波長が小さくなるほど、上記の凹凸は細かい波状の溝山となる。
なお、小さくすべき凹凸の対象としては、１００ｎｍ以下の波長を有する凹凸であることがより好ましい。逆に、波長の下限については、波長の短い凹凸ほどＳｉＣ、ＧａＮなどの半導体膜のエピタキシャル成長において、欠陥や転位の生成要因となることから、ないといっても差し支えない。

また、本発明において、短い波長を有する凹凸のＰ−Ｖを２ｎｍ以下に限定した理由は、これよりもＰ−Ｖが大きくなってしまうと、短い波長を有する凹凸を十分に小さくできているとは言えなくなり、ＳｉＣ、ＧａＮなどの半導体膜をエピタキシャル成長させるときの主たる阻害要因をなくすことができなくなって、高品質のＳｉＣ、ＧａＮなどの半導体膜を製造することができないおそれがあるからである。
ここで、凹凸のＰ−Ｖ（Peak To Valley）とは、対象とする表面の任意の１０μｍ×１０μｍ面内を測定した表面粗さデータをフーリエ変換して得られる、各波長の凹凸の高さの差の最大値を示している、つまり、対象とする表面に存在している各波長の凹凸において、最も高さが異なっている凹部分底部と隣接する凸部分頂部とについての、これらの高さの差のことを示しているのであり、Ｐ−Ｖが小さくなるほど、上記の凹凸は小さくなっていく。
なお、Ｐ−Ｖの下限としては、現時点での技術的な限界を考慮すると、０．５ｎｍ以上となる。

さらに、本発明においては、２００ｎｍ以下の短い波長を有する凹凸のＰ−Ｖを２ｎｍ以下に設定するだけでも十分な効果を発揮することができるのであるが、さらなる効果の増大を期待するのであれば、２００ｎｍより大きい比較的長い波長を有する凹凸についても、そのＰ−Ｖを小さく、例えば１０ｎｍ以下に設定することがより好ましい。
加えて、湿式研磨を施した後の表面粗さについては、１０μｍ×１０μｍ面内で０．５ｎｍＲms以下（ただし、マイクロパイプと呼ばれる中空パイプ状の欠陥の影響を除く）に設定されていることが好ましい。

なお、本発明は、２００ｎｍ以下の波長を有する凹凸の全てについて、そのＰ−Ｖが２ｎｍ以下に設定されていることが厳密に必要となるのではなく、例えば、２００ｎｍ以下の波長を有する凹凸の８０％以上について、そのＰ−Ｖが２ｎｍ以下になっていれば、本発明の効果を十分に期待することができる。

本発明によれば、ＳｉＣ単結晶基材の表面に存在している２００ｎｍ以下の波長を有する凹凸のＰ−Ｖが２ｎｍ以下に設定されていることから、例えばその表面にＳｉＣ、ＧａＮをエピタキシャル成長させていくときの阻害要因を減らすことができ、欠陥や異常成長が生じるのを抑制して、高品質のＳｉＣ、ＧａＮエピタキシャル膜を得ることができる。

以下、本発明のＳｉＣ単結晶基材及びその製造方法、半導体膜形成基材について、実施の形態により具体的に説明する。
まず、例えばＣＶＤ法（昇華法）によって製造された４Ｈ−ＳｉＣ単結晶基材（例えば、（０００１）面、８°オフカット）を用意する。
次に、このＳｉＣ単結晶基材の表面に対して、ダイヤモンド砥粒を用いた機械研磨を施した。この状態では、ＳｉＣ単結晶基材の表面は、表面粗さ３ｎｍＲms程度となり、この表面に存在している凹凸のうち、２００ｎｍ以下の波長を有する凹凸のＰ−Ｖは、例えば３０ｎｍとなっている。

そして、ダイヤモンド砥粒を用いた機械研磨が施された後のＳｉＣ単結晶基材の表面に対して、ＳｉＯ_２スラリー（水系スラリー、平均粒径１００ｎｍ以下、固形分濃度：１０〜４０％、ＰＨ：７〜１０）を研磨液として用いて研磨パッド（Ｒｏｄｅｌ社Ｓｕｂａ８００）で湿式研磨を施した。
ここで、研磨時のＳｉＣ単結晶基材は、例えば容器中でＳｉＯ_２スラリーに浸漬された状態を維持できるようにし、研磨中にスラリー外に露出することがないように基材加工面とスラリーの液面高さとの差を１０ｍｍに設定した（研磨方法Ａ）。比較として、ダイヤモンド砥粒による研磨のみを施したＳｉＣ単結晶基材（研磨方法Ｂ）と、研磨中、スラリーに浸漬させず、パッド上にＳｉＯ_２スラリーを滴下しながら研磨したＳｉＣ単結晶基材とを作製した（研磨方法Ｃ）。

なお、湿式研磨時の面圧は、いずれの研磨方法においても２０〜３００ｇ／ｃｍ^２とし、研磨時間は５〜６０ｈｒとした。ここで、湿式研磨時の面圧を２０〜３００ｇ／ｃｍ^２としたのは、面圧が２０ｇ／ｃｍ^２よりも小さくなると、湿式研磨を施した後の表面粗さを上述した好ましい範囲である０．５ｎｍＲms以下に設定することが困難となるおそれがあり、逆に、面圧が３００ｇ／ｃｍ^２よりも大きくなると、過負荷により加工中にＳｉＣ単結晶基材表面に損傷を与えるおそれがあり、また、研磨パッドの消耗が激しく、実質的に研磨加工を継続することが困難となるためである。
これにより、いずれの研磨方法でも、ＳｉＣ単結晶基材の表面が、表面粗さ０．４ｎｍＲms〜１．０ｎｍＲms程度になった。

以下、上述のようにして製造されたＳｉＣ単結晶基材の表面に対し、ＣＶＤ法によりＳｉＣを気相から合成してエピタキシャル成長させる試験を行った。

ダイヤモンド砥粒による機械研磨とＳｉＯ_２スラリーに浸漬させた状態での湿式研磨とを施すことによって得たＳｉＣ単結晶基材（試料Ａ）、ダイヤモンド砥粒による機械研磨のみを施すことによって得たＳｉＣ単結晶基材（試料Ｂ）、及び、ダイヤモンド砥粒による機械研磨とＳｉＯ_２スラリーに浸漬させない状態での湿式研磨とを施すことによって得たＳｉＣ単結晶基材（試料Ｃ）をそれぞれＡＦＭによって観察し、その表面状態を比較した。測定には、ＳＩＩ社製ＳＰＩ３７００を使用し、測定エリアは１０μｍ×１０μｍとした。

ダイヤモンド砥粒のみで研磨した試料Ｂでは、研磨後の表面から１０μｍ×１０μｍの観察エリアにおいて多数のスクラッチが検出された。ＡＦＭの測定データをもとにこの表面に存在するスクラッチの周波数解析をしたところ、２００ｎｍ以下の波長の凹凸が含まれることが分かり、各波長での凹凸の高さの差（Ｐ−Ｖ）は１０ｎｍ以上となっていた。試料Ｃの観察では、１０μｍ×１０μｍの観察エリアにおいて数個のスクラッチが検出され、周波数解析の結果、２００ｎｍ以下の波長の凹凸が存在し、その凹凸の高さの差は５ｎｍ以上となっていた。これに対し、浸漬研磨を行った試料Ａでは、研磨後の表面にスクラッチはなく、周波数解析からは数μｍの長波長のうねりだけが検出された。このうねりの凹凸の高さの差は２ｎｍ以下であった。
この結果から、ダイヤモンド砥粒による研磨ではスクラッチの生成が不可避であること、スクラッチの発生は研磨時のスラリーの状態、具体的には基材がスラリーに浸漬しているか否かに大きく左右されることが分かる。また、試料Ｃにおけるスクラッチは、パッドの被加工領域に局部的に乾燥状態が生じ、そこで発生したスラリー固形分（ＳｉＯ_２）の凝集体が研磨中のＳｉＣ単結晶基材／パッド界面に侵入し、導入されたものと考えられる。

そして、作製した試料Ａ〜ＣのＳｉＣ単結晶基材の表面のそれぞれに、横型ホットウォール式ＣＶＤ法によって、ＳｉＣを気相（ガス）から合成してエピタキシャル成長させていった。
使用した成膜装置は、石英製のチューブ内に黒鉛製のホットウォールが設置されたＣＶＤ炉であり、原料ガスはＳｉ源にＳｉＨ_４、Ｃ源にＣ_３Ｈ_８を用い、キャリアガスにはＨ_２を用いた。Ｈ_２流量は、３０ｓｌｍとし、ガス流れは横方向である。成長温度１５５０°Ｃ、チャンバ圧力２５０ｍｂａｒとし、この条件でいずれの基材にも１０μｍのＳｉＣエピタキシャル膜を合成した。

エピタキシャル成長させられたＳｉＣエピタキシャル膜の膜表面を光学顕微鏡で観察した。
ダイヤモンド砥粒による研磨だけで作製した試料Ｂで得られた膜では、エピタキシャル成長後のＳｉＣ膜表面に基材のスクラッチに起因するピットが基材のスクラッチに沿って多数並んでいるのが観察された。また、試料Ｃを基材としたエピタキシャル膜の表面でも同様の欠陥組織が観察された。しかし、試料Ａを基材としてエピタキシャル成長させたＳｉＣ膜表面では、このスクラッチに起因する特徴的な欠陥は検出されなかった。
この結果から、ＳｉＯ_２スラリーによる湿式研磨及びＳｉＯ_２スラリーに基材を浸漬した状態での研磨はＳｉＣのエピタキシャル成長において欠陥生成の抑制効果があることが分かる。これは、スラリー浸漬研磨により、短波長の凹凸がなく、数μｍの長い波長の凹凸（うねり）を含んだ、ほぼスクラッチフリーとみなせる表面が得られたことによると考えられる。

なお、本発明のＳｉＣ単結晶基材は、とくにＳｉＣ、ＧａＮをエピタキシャル成長させるのに用いられるＳｉＣ単結晶基材として説明されているが、これに限定されることはなく、例えば、欠陥の発生を極力抑えることを要求されるＳｉＣ材料に適用することも可能である。

Claims (5)

1. 表面に存在している２００ｎｍ以下の波長を有する凹凸のＰ−Ｖが２ｎｍ以下に設定されていることを特徴とするＳｉＣ単結晶基材。
2. 請求項１に記載のＳｉＣ単結晶基材において、
   前記２００ｎｍ以下の波長を有する凹凸のうち、８０％以上の凹凸のＰ−Ｖが２ｎｍ以下に設定されていることを特徴とするＳｉＣ単結晶基材。
3. 請求項１または請求項２に記載のＳｉＣ単結晶基材において、
   前記表面に、半導体膜が気相から合成されてエピタキシャル成長させられていくことを特徴とするＳｉＣ単結晶基材。
4. 請求項１ないし請求項３のいずれかに記載のＳｉＣ単結晶基材の製造方法であって、
   ＳｉＯ_２スラリーを研磨液として用い、ＳｉＣ単結晶基材の表面が前記ＳｉＯ_２スラリーに浸漬された状態で前記ＳｉＣ単結晶基材の表面に対して湿式研磨を施すことにより、
   前記表面に存在している２００ｎｍ以下の波長を有する前記凹凸のＰ−Ｖを２ｎｍ以下に設定することを特徴とするＳｉＣ単結晶基材の製造方法。
5. 請求項４に記載のＳｉＣ単結晶基材の製造方法によって製造されたＳｉＣ単結晶基材の表面に、半導体膜が気相から合成されてエピタキシャル成長させられていることを特徴とする半導体膜形成基材。