JPH01283944A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ フィールド酸化膜の下にチャネルカット領域を備えた半
導体装置の製造方法に関し。

より狭い面積に正確にチャネルカット領域を作ることの
できる半導体装置の製造方法を堤供することを目的とし
。

半導体基板の表面上にフィールド酸化膜を形成する工程
と。

該半導体基板上にマスク部材を形成する工程と。

マスク部材を用いてフィールド酸化膜を選択的にエツチ
ングしてフィールド酸化膜中に酸化膜厚が薄くなった窓
部を形成する工程と。

この窓部を介して不純物を半導体基板にドープする工程
と を含むように構成する。

［産業上の利用分野］ 本発明は半導体装置の製造方法に関し、特にフィールド
酸化膜の下にチャネルカット領域を備えた半導体装置の
製造方法に関する。

半導体集積装置の素子分離の方法として、素子間にフィ
ールド酸化膜を形成し、その下に誘導チャネル防止用の
チャネルカット領域を形成することが広く行われている
。

［従来の技術］ 半導体メモリ等の半導体装置において近年高集積化が進
んでいる。高集積化の際、解決すべき問題の１つにチャ
ネルカット領域の占める割合の減少がある。

特に高電圧のかかるＥＰＲＯＭ、ＥＥＰＲＯＭ等の不揮
発性半導体記憶装置において、チャネルカット領域をい
かに狭い面積に形成するかは大きな問題である。

チャネルカット領域がソース／ドレイン領域と接触して
しまうと、高不純物濃度領域の接触によりソース／ドレ
イン接合の耐圧は低下し、また高不純物濃度領域の接触
による寄生容量の増大により動作速度の低下を起こす、
高集積度を実現しつつ、このような不都合を起こさない
ようにするには、チャネルカット領域をなるべく狭い範
囲に。

しかも必要な深さ作成する必要がある。

たとえば、不揮発性半導体記憶装置の製造においては、
チャネルカット領域を作成するため、フィールド酸化膜
形成前、または形成の途中でマスクを用いたイオン打込
みによりフィード酸化腰下に不純物をドーグしていた。

ドープされた不純物はその後の加熱工程において横方向
にも拡散する。

横方向拡散を避けるために、厚いフィールド酸化膜を形
成後、高ドース量の不純物を基板中にイオン打込みする
のは難しい、そこで、フィールド酸化の前か途中、酸化
膜厚があまり厚くならない時点でチャネルカット用イオ
ン打込みを行っていた。

その後のフィールド酸化工程では横方向拡散が進む、更
に高集積化に伴いフィールド酸化膜の面積　　゛が小さ
くなってきているため、活性領域間のフィールド酸化膜
下に作成すべきチャネルカット領域の位置合わせにより
一層の高い精度が要求されるようになっている。一方、
チャネルカット作成イオン打込み用の窓開きは露光限界
に近付いており。

これ以上小さくはできない段階であるので１位置合わせ
の余裕は少なくなってきている。

Ｃ発明が解決しようとする課Ｕ］ 本発明の目的はより狭い面積に正確にチャネルカット領
域を作ることのできる半導体装置の製造方法を提供する
ことである。

［課題を解決するための手段］ 本発明によれば、第１図を参照して、基板（１）上にフ
ィールド酸化膜（２）を形成した後、マスク部材（３）
を形成し、マスク部材（３）を用いたエツチングにより
、フィールド酸化Ｍ（２）中に、チャネルカット領域作
成用の窓部（４）を形成し、その窓部（４）を用いてフ
ィールド酸化膜（２）下の半導体基板（１）中に不純物
（５）をドープし、チャネルカット領域（６）を形成す
る。

また、第２図を参照して、フィールド酸化膜（２）上に
ポリシリコン等の導電層（７）を形成する場合、窓部（
４）形成用のマスク部材（３）として、ポリシリコン層
（７）のバターニングに用いたマスク（８）と選択エッ
チされたポリシリコン層（７）をそのままチャネルカッ
ト作成に用いることができる。

［作用］ フィールド酸化膜を選択的にエッチして酸化膜厚の薄い
窓部を形成してから不純物をドープするので狭く深い不
純物ドーピングを行える。

また、ポリシリコン膜とチャネルカット領域が同一マス
クで形成でき、高い位置精度を実現する。

［実施例ｊ 第１図は本発明の基本実施例を説明するための断面図で
ある。

シリコンなどの半導体から成る基板１の表面にフィール
ド酸化［２を形成する。活性領域には薄い酸化膜が形成
されている。このフィールド酸化膜２を覆ってチャネル
カット領域６作成用のマスり部材３を形成し、フィール
ド酸化［２を途中まで選択エッチして酸化膜厚の薄くな
った窓部４を形成する。この窓部４を介して不純物５を
ドープする。不純物は酸化膜厚の薄い窓部を介してドー
プされるので窓部形状にしたがって正確に、所望の濃度
ドープできる。窓部４はその後低温で形成できる保護材
料で埋めることができる。高温の熱処理工程を避けるこ
とによりドープした不純物の拡散による拡がりを低減で
きる。この様にして。

狭い面積に精度よくチャネルカット領域を形成できる。

つぎに、第２図、第３図にポリシリコン層のフローティ
ングゲートを有する半導体装置の場合の基本概念を示す
。

半導体基板１の表面にフィールド酸化膜２を形成した後
、その上に、ポリシリコン層７を形成する。その上に、
ポリシリコン層７を選択エッチするためのマスク８をホ
トレジスト等で形成し、ポリシリコン層７を選択エッチ
によってバターニングする。このポリシリコン層バター
ニング用のマスク８を除去せずにそのままフィールド酸
化膜２をエツチングする。この時のフィールド酸化ＷＡ
２のエツチングは少なくとも半導体基板表面を露出しな
いよう部分的なものである。窓部４に残す酸化膜厚はエ
ツチング精度とイオン打込みのイオン種、加速エネルギ
１等チャネルカット領域のドープ条件によって定められ
る。多少エツチング量のばらつきがあってもチャネルカ
ット領域として機能すれば、素子特性に影響はない、ポ
リシリコン層７に対して位置ずれのないチャネルカット
領域４が同一のマスクを用いて形成できる。

第３図はポリシリコン層７と、フィールド酸化膜２との
配置を上面図で示す、ポリシリコン層７はフィールド酸
化膜２を形成した基板表面全面の上に形成される。つぎ
に、チャネルカット領域６を形成したい部分（破線で示
す）にフィールド酸化膜２の途中まで届く窓をあける。

この窓開けされた部分を介してイオン打込みなどの不純
物ドーグを行う、その後、さらにポリシリコン層をパタ
ーンニングすることによって、フローティングゲートと
してＲ能するポリシリコン層７を形成する。

第４図により具体的な不揮発性半導体メモリの製造プロ
セスの主要工程を示す。

まず半導体基板１上にフィールド酸化膜２を選択的に膜
Ｎ、４０００人ないし５０００人形成し。

チャネル領域の表面濃度調整用のイオン打込をドース量
的１０１２ａｔｏｆｌｓ／ｃｄ行った後、全面に導電性
ポリシリコン層７をＣＶＤ等により約２０００人形成す
る（第４図（ａ））。

ポリシリコン層７上に、たとえばノボラック樹脂である
。ホトレジストのマスク８を、１例としては厚さ１ミク
ロン、塗布し、パターンニングして下のポリシリコン層
７を選択的にエッチする（第４図（ｂ））、さらにこの
ホトレジストのマスク８を用いてフィールド酸化膜２を
弗素系ガスで異方性にエツチングして窓部４を形成する
（第４図（ｃ））、窓部４において酸化膜は膜厚５００
Å以上残すのがプロセスの安全性上好ましい。

イオン打込みの加速エネルギが高い場合は厚く残せる。

薄くされたフィールド酸化膜２を介して不純物イオン５
を打込み、チャネルカット領域６を形成する（第４図（
ｄ））、この時、窓部４を囲むホトレジストのマスク８
．ポリシリコン層７゜フィールド酸化ＷＡ２がマスクと
して面＜、このようにしてチャネルカット領域６を形成
した後、ＣＶＤ５ＩＯ２１０を堆積してフィールド酸化
ＷＡ２に開けられている窓部４を埋める。（第４図（ｅ
））、不要部分に堆積した酸化膜１ｏをドライエツチン
グでエッチバックして除去、シ、ポリシリコン層７を露
呈させる。露呈したポリシリコン層７の表面をＡｒ分圧
の塩酸酸化などによって酸化して眉間絶縁層１１を形成
する（第４図（ｆ））、眉間絶縁層１１の上に第２層目
のポリシリコン層１２をＣＶＤ等によって堆積する（第
４図（ｇ））。

フローティングゲートとして働く第１層目のポリシリコ
ン層７の上に形成される第２層目のポリシリコン層１２
は制御ゲート（ワード線）として■く。

以上の工程に従えばチャネルカット領域作成用の別個の
マスクが不要なので工程が省略でき、コストダウンが可
能となる。

また、チャネルカット領域形成用のマスク工程がないの
で位置合わせマージンが必要な〜＼、高集積化が可能と
なる。

また、エッチバックにより表面が平坦化されるので、第
２層目のポリシリコン層の段切れを防止できる。

第５図は第４図の製造プロセスの一部変更である他の実
施例を示す、第４図に示す実施例と比較して、さらに細
いチャネルカット領域を形成するための変更実施例であ
る。第５図（ａ）は第４図（Ｃ）に続く工程である。第
４図（Ｃ）では、ポリシリコン層７のパターンニング用
のマスク８を用いてフィールド酸化ＷＡ２を部分的に工
・ツチした、状態である。この後直ちにイオン打込を行
う代わりに、第５図（ａ）に示すようにホトレジストの
マスク８を除去１．、ＣＶＤによる５１０２ＷＡ１４を
窓部４の側面を含む全面に堆積する。窓部４で狭い溝１
５が形成されている。このようなＣＶＤによる５１０２
膜１４を異方性ドライエ・ノチングでエッチバックし、
ポリシリコン層７の表面を露呈する（第５図（ｂ））、
すると窓部４に前よりも狭い消１６ができる。この狭い
？ｌ！１６をマスクとして利用してイオン打込を行い（
第５図（Ｃ））、狭いチャネルカット領域６を形成する
。窓部の側壁にもほぼ等友釣に堆積を生じさせたｆ＆　
、垂直異方性のエツチングをすることにより窓部の幅を
狭くすることができる。

第６図はさらに他の実施例を示す、第６図（ａ）は第４
図（ｃ）に対応するものであるが、異方性エツチングが
矩形断面を残すものでなくテーバ状断面を残すエツチン
グである点が異なる。たとえば、弗素系ガスの流量比の
調整でテーバ形状の制御ができる。このテーバ形状を利
用してイオン打込を行う（第６図（ｂ））、１部４の端
部ではフィールド酸化膜２が厚く残っているので打込ま
れたイオンは半導体領域１まで到達せずにフィールド酸
化ｒｌＡ２中で止まる。窓部４中夫のフィールド酸化［
２の薄くなった部分に打込まれたイオンのみがフィール
ド酸化ｒｆ！Ａ２を貫通して半導体１中に到達する。こ
のようにしてテーバ形状先端部に従った断面形状を持つ
イオン打込領域６が形成される。

第５図、第６図の変更実施例においてはチャネルカット
領域６をさらに狭く打つことができるので、耐圧低下や
寄生容量発生のためのスピード低下の起こる可能性をさ
らに減少できる。

［発明の効果］ 本発明によれば、精度よく狭いチャネルカット領域を形
成できる。

また、ソース／ドレイン領域とチャネルカット領域との
異状接近が防止でき、耐圧低下、動作速度低下などを防
止できる。

【図面の簡単な説明】

第１図、第２図、第３図は本発明の詳細な説明する半導
体装置の断面図と上面図。 第４図（ａ）−（ｆ）は本発明の具体的実施例による半
導体装置の製造プロセスを示す半導体装置の断面図。 第５図（ａ）−（ｃ）は本発明の他の実施例を示す半導
体装置の断面図。 第６図（ａ）、（ｂ）は本発明の他の実施例を示す半導
体装置の断面図である。 図において。 １　　　基板 ２　　　フィールド酸化膜 ３　　　マスク部材 ４　　　窓部 ５　　　不純物 ７　　　ポリシリコン層 ８　　　マスク １０　　　窓部埋め込み用の５ＩＯ２ １１層間絶縁膜 １２　　　第２層のポリシリコン層 １４　　　窓部を狭くするための８１０２僅物５　　　
　　　　　８“１４　フィールトド酸イ畿摸２　　　　
　。 第　　　１　　　図 ポリシリコン層 ポリシリコン７０−ティングゲートを有する半導体装置
第　　２　　図 ポリシリコン層とフィールド酸ｆびくへ配置第　　３　
　　図 レジストマスク８ 第　　４　　　図 手続補正書（方式）

Claims (2)

【特許請求の範囲】
1. （１）、半導体基板（１）の表面にフィールド酸化膜（
   ２）を形成する工程と、 該半導体基板（１）上にマスク部材（３）を形成する工
   程と、 マスク部材（３）を用いてフィールド酸化膜（２）を選
   択的にエッチングしてフィールド酸化膜（２）中に酸化
   膜厚が薄くなつた窓部（４）を形成する工程と、 この窓部（４）を介して不純物（５）を半導体基板（１
   ）にドープする工程と を含むことを特徴とする半導体装置の製造方法。
2. （２）、前記マスク部材（３）がフィールド酸化膜（２
   ）上の導電層（７）を選択エッチングするためのマスク
   を兼ねることを特徴とする請求項１記載の半導体装置の
   製造方法。