KR0137428B1 - 플래쉬 이이피롬 제조방법 - Google Patents
플래쉬 이이피롬 제조방법Info
- Publication number
- KR0137428B1 KR0137428B1 KR1019940022561A KR19940022561A KR0137428B1 KR 0137428 B1 KR0137428 B1 KR 0137428B1 KR 1019940022561 A KR1019940022561 A KR 1019940022561A KR 19940022561 A KR19940022561 A KR 19940022561A KR 0137428 B1 KR0137428 B1 KR 0137428B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- field oxide
- common source
- line
- flash
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 24
- 239000010410 layer Substances 0.000 claims description 18
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 abstract description 17
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 240000006829 Ficus sundaica Species 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 산화막 제조방법에 관한 것으로, 실리콘 기판에 필드 산화막 및 게이트 등 소자형성 일부를 완료한 후 소오스/드레인 마스크 작업으로 필드 산화막 선택식각 및 N+이온주입으로 공통 소오스라인과 비트라인의 확산층을 동시에 형성하므로 기존의 BN+확산층으로 이루어 지는 비트라인 형성시 측면확산을 방지할 수 있는 플래쉬 이이피롬 제조방법에 관한 것이다.
Description
제 1 도는 실렉트 게이트형 플래쉬 이이피롬의 레이아웃도.
제 2 및 3도는 상기 제 1 도의 X-X'선 및 Y-Y'선을 따라 절단한 종래 소자의 단면도.
제 4A도 내지 4C도 및 제5A도 내지 5C도는 상기 제 1 도의 X-X'선 및 Y-Y'선을 따라 절단했을 때의 공정단계별로 도시한 본 발명에 의한 소자의 단면도.
*도면의 주요부분에 대한 부호의 설명
21 : 실리콘 기판22 : 필드 산화막
23 : 터널 산화막24 : 플로팅 게이트
25 : 제 1 층간 절연막26 : 컨프롤 게이트
27 : 감광막28 : 소오스
28A : 공통 소오스라인 연결선29 : 드레인
29A : 비트라인 연결선30 : 제 2 층간 절연막
31 : 스페이서 절연막32 : 실렉트 게이트 산화막
33 : 실렉트 게이트I : 비활성영역
F : 플로팅게이트C : 컨트롤 게이트
B1 : 비트라인B2 : 공통 소오스라인
S : 실렉트 게이트
본 발명은 비휘발성 메모리 소자인 플래쉬 이이피롬(Flash EEPROM) 제조방법에 관한 것으로, 특히 비트라인 형성 시 측면확산을 최소화하는 플래쉬 이이피롬 제조방법에 관한 것이다.
일반적으로 비휘발성 메모리 소자에서 각 단위 셀의 드레인을 연결해 주는 비트라인은 비활성영역의 소정부위의 기판에 매립 확산층(Buried N+ Layer)을 형성하여 이루어 진다.
제 1 도는 실렉트 게이트형 플래쉬 이이피롬의 일반적인 레이아웃도이고, 제 2 및 3도는 상기 제 1 도의 X-X'선 및 Y-Y'선을 따라 절단한 종래 소자의 단면도로서, 이들 도면을 참조하여 종래 플래쉬 이이피롬 제조방법과 문제점을 설명하기로 한다.
실리콘 기판(1)에 웰(Well)을 형성한 후 활성영역과 비활성영역을 나누는 소자분리 공정을 진행하고 BN+마스크 작업을 통한 BN+이온주입으로 비트라인 연결선(2)을 형성한다. 이 후 산화공정으로 BN+확산층으로 된 비트라인 연결선(2)이 포함되는 비활성영역(I)에 필드 산화막(3)을 성장시킨다. 그런 다음, 터널 산화막(4), 플로팅 게이트(5,F), 제 1 층간 절연막(6) 및 컨트롤 게이트(7,C)를 형성하고, 셀의 소오스/드레인 마스크 작업을 통한 N+이온주입으로 N+확산층으로 된 소오스 및 드레인(8 및 9)을 형성한다. 이후 제 2 층간 절연막(10), 스페이서 절연막(11), 실렉트 게이트 산화막(12) 실렉트 게이트(13,S)를 형성하여 플래쉬 이이피롬이 제조된다.
한편, 소오스 및 드레인(8 및 9) 형성을 위한 N+이온주입시 각 단위셀의 소오스(8) 사이의 활성영역에 N+확산층으로 된 공통 소오스라인 연결선(8A)이 동시에 형성되어 공통 소오스라인(B2)을 이룬다. 그리고 비트라인(B1)은 N+확산층으로 된 드레인(9)과 BN+확산층으로 된 비트라인 연결선(2)으로 이루어 진다.
상술한 바에 의하면, BN+이온주입은 필드 산화막(3) 밑에만 진행되며, BN+이온주입에 의해 형성된 비트라인 연결선(2)의 BN+확산층은 고온의 필드 산화막(3) 성장동안 측면확산(제 2 도의 부호 D)되어 공통 소오스라인 연결선(8A)의 N+확산층과의 간격이 좁아지게 된다.
즉, 비트라인(B1)과 공통 소오스라인(B2)의 간격이 좁아지게 되어 이들 간에 펀치 쓰루(Punch Through)가 유발될 수 있다. 이것을 해결하기 위해서는 비트라인과 공통 소오스라인과의 거리를 충분히 넓히거나 또는 BN+확산층의 측면 확산을 줄이는 방법이 필요한데, 최근 셀 면적이 축소되어 가고 있는 시점에서 상기한 방법을 적용하기에는 문제가 있다.
따라서, 본 발명은 셀 면적을 줄이면서 상기한 문제점인 펀치 쓰루특성을 개선할 수 있는 플래쉬 이이피롬 제조방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 플래쉬 이이피롬 제조방법은 실리콘 기판에 필드 산화막, 터널 산화막, 플로팅 게이트, 제 1 층간 절연막 및 컨트롤 게이트를 순차적으로 형성하는 제 1 공정단계와, 상기 단계로부터 소오스/드레인 마스크 작업 후 필드산화막을 선택식각하고, 이어서 N+이온주입으로 공통 소오스라인과 비트라인을 형성하는 제 2 공정단계와, 상기 단계로부터 제 2 층간 절연막, 실렉트 게이트 산화막 및 실렉트 게이트를 순차적으로 형성하는 제 3 공정단계로 이루어 지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제 4A도 내지 4C도 및 제5A도 내지 5C도는 상기 제 1 도의 X-X'선 및 Y-Y'선을 따라 절단했을 때의 공정단계별로 도시한 소자의 단면도로서, 제 4A도 5A도는 실리콘 기판(21)에 웰을 형성한 후 활성영역과 비활성영역을 나누는 소자분리 공정을 진행하고, 산화공정으로 비활성영역(I)에 필드 산화막(22)을 성장시킨 후 터널 산화막(23), 플로팅 게이트(24,F), 제 1 층간 절연막(25) 및 컨트롤 게이트(26,C)를 형성하고, 전체구조 상부에 감광막(27)을 도포한 후 소오스/드레인 마스크 작업을 통하여 비트라인(B1) 및 공통 소오스라인(B2)이 형성될 부분을 개방한 상태를 도시한 것이다. 소오스/드레인 마스크 작업 시 후공정으로 형성될 실렉트 게이트의 채널부위가 개방되지 않도록 해야 한다.
제4B 및 5B도는 비트라인 연결선이 형성될 부분의 필드 산화막(22)을 선택 식각하여 실리콘 기판(21)이 노출되도록한 후 N+이온주입으로 비트라인(B1) 및 공통소오스라인(B2)에 N+확산층을 형성한 상태를 도시한 것이다. 상기 비트라인(B1)은 셀의 드레인(29) 및 이웃하는 드레인간을 연결해 주는 비트라인 연결선(29A)으로 이루어 지며, 상기 공통 소오스라인(B2)은 셀의 소오스(28) 및 이웃하는 소오스간을 연결해주는 공통 소오스라인 연결선(28A)으로 이루어 지는데, 이들은 N+이온주입 시 동시에 형성된다.
제4C 및 5C도는 제 2 층간 절연막(30), 스페이서 절연막(31), 실렉트 게이트(32) 산화막(32) 및 실렉트 게이트(33,S)를 형성하여 플래쉬 이이피롬을 제조한 상태를 도시한 것이다.
한편, 상기 공정단계 중 비트라인 연결선(29A)이 형성될 부분의 필드 산화막(22)을 선택식각할 때 별도의 마스크 작업없이 일반적인 소오스/드레인 마스크 작업으로 필드 산화막(22)을 선택식각하고, 이어서 N+이온주입을 실시할 수 있으나, 바람직하게는 소오스/드레인 마스크 작업 시 노출되는 실리콘 기판(공통 소오스라인 영역과 드레인 영역)과 폴리실리콘(컨트롤 게이트)의 손상을 고려하여 먼저 비트라인 연결선이 형성될 부분의 필드 산화막이 개방되도록 비트라인 필드산화막 식각 마스크를 사용하여 감광막을 패턴화하고 필드 산화막 식각 및 감광막 제거공정을 실시한 후 소오스/드레인 마스크 작업으로 N+이온주입을 실시해야 한다.
상술한 바와 같이 본 발명에 의하면, 필드 산화막 형성을 위한 고온 산화공정 후에 비트라인을 형성하므로써 측면확산을 최소화하여 셀 면적을 줄일 수 있고, 스택 게이트 산화막 형성 후에 확산층을 형성하므로써 산화막의 질을 향상시켜 신뢰성을 증대시킬 수 있다.
Claims (4)
- 플래쉬 이이피롬 제조방법에 있어서, 실리콘 기판에 필드 산화막, 터널 산화막, 플로팅 게이트, 제 1 층간 절연막 및 컨트롤 게이트를 순차적으로 형성하는 제 1 공정단계와, 상기 단계로부터 소오스/드레인 마스크 작업 후 필드산화막을 선택식각하고, 이어서 N+이온주입으로 공통 소오스라인과 비트라인을 형성하는 제 2 공정단계와, 상기 단계로부터 제 2 층간 절연막, 실렉트 게이트 산화막 및 실렉트 게이트를 순차적으로 형성하는 제 3 공정단계로 이루어 지는 것을 특징으로 하는 플래쉬 이이피롬 제조방법.
- 제 1 항에 있어서, 상기 공통 소오스라인은 셀의 소오스 및 이웃하는 소오스간을 연결해 주는 공통 소오스라인 연결선으로 이루어 지며, 상기 비트라인은 셀의 드레인 및 이웃하는 드레인 간을 연결해 주는 비트라인 연결선으로 이루어 지는 것을 특징으로 하는 플래쉬 이이피롬 제조방법.
- 제 1 또는 2항에 있어서, 상기 공통 소오스라인과 비트라인은 N+이온주입으로 동시에 형성되지 것을 특징으로 하는 플래쉬 이이피롬 제조방법.
- 제 1 항에 있어서, 상기 제 2 공정단계의 필드 산화막 식각공정은 필드 산화막 식각 마스크를 사용하여 필드 산화막을 식각하고, 이후 소오스/드레인 마스크를 사용하여 N+이온주입으로 공통 소오스라인과 비트라인을 형성하는 것을 포함하는 플래쉬 이이피롬 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940022561A KR0137428B1 (ko) | 1994-09-08 | 1994-09-08 | 플래쉬 이이피롬 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940022561A KR0137428B1 (ko) | 1994-09-08 | 1994-09-08 | 플래쉬 이이피롬 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960012526A KR960012526A (ko) | 1996-04-20 |
| KR0137428B1 true KR0137428B1 (ko) | 1998-04-28 |
Family
ID=19392271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940022561A KR0137428B1 (ko) | 1994-09-08 | 1994-09-08 | 플래쉬 이이피롬 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0137428B1 (ko) |
-
1994
- 1994-09-08 KR KR1019940022561A patent/KR0137428B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960012526A (ko) | 1996-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470773A (en) | Method protecting a stacked gate edge in a semiconductor device from self aligned source (SAS) etch | |
| KR0136993B1 (ko) | 비휘발성 메모리 소자 제조방법 | |
| KR100199381B1 (ko) | 플래쉬 이이피롬 셀 제조 방법 | |
| KR0137428B1 (ko) | 플래쉬 이이피롬 제조방법 | |
| JPH04349670A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR100452313B1 (ko) | 비휘발성메모리소자및그제조방법 | |
| JPH10229178A (ja) | 半導体装置の製造方法 | |
| US5578515A (en) | Method for fabricating gate structure for nonvolatile memory device comprising an EEPROM and a latch transistor | |
| US6365449B1 (en) | Process for making a non-volatile memory cell with a polysilicon spacer defined select gate | |
| JP2987860B2 (ja) | 半導体不揮発性メモリの製造方法 | |
| CN110943038B (zh) | 闪存的制造方法及闪存 | |
| KR100214519B1 (ko) | 반도체소자 제조방법 | |
| KR100524460B1 (ko) | 플래쉬 메모리 소자의 제조 방법_ | |
| KR0135234B1 (ko) | 비휘발성 기억소자 제조방법 | |
| US6376306B1 (en) | Method for forming non volatile memory structures on a semiconductor substrate | |
| KR100246350B1 (ko) | 플래시이이피롬및그제조방법 | |
| KR0150047B1 (ko) | 비휘발성 메모리 소자 제조방법 | |
| KR100429178B1 (ko) | 비휘발성메모리소자의제조방법 | |
| KR100309134B1 (ko) | 비휘발성 메모리 셀 제조방법 | |
| KR100734075B1 (ko) | 플래쉬 메모리 셀의 구조 및 그의 제조 방법 | |
| KR100241519B1 (ko) | 반도체 소자의 제조방법 | |
| KR19980058454A (ko) | 반도체 소자의 제조방법 | |
| KR100398039B1 (ko) | 플래쉬메모리소자의제조방법 | |
| KR100335777B1 (ko) | 플래쉬이이피롬셀제조방법 | |
| KR100525078B1 (ko) | 고전압 및 저전압 트랜지스터들을 갖는 반도체 소자의제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090121 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |