KR100246350B1 - 플래시이이피롬및그제조방법 - Google Patents

Abstract

본 발명은 플래시 이이피롬 및 그 제조방법에 관한 것으로, 종래의 플래시 이이피롬은 하나의 플로팅게이트에 열전자를 주입하기 위해 모든 소스/드레인에 전원을 인가함으로써, 동일한 콘트롤게이트에 연결되는 플로팅게이트간에 프로그램 간섭현상이 발생되기 쉬우며, 선택하고자 하는 플로팅게이트가 바뀔 때마다 콘트롤게이트에 인가하는 전압을 바꿔야 하기 때문에 주변의 회로 구성이 복잡해지는 문제점과, 프로그램시 콘트롤게이트와 플로팅게이트의 결합비가 작아 채널 인버전이 늦어지는 관계로 프로그램속도가 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 플로팅게이트의 하부 기판에 고농도의 엔형 매몰층을 형성하고 그 매몰층에 전압전원을 인가하여 프로그램 함으로써 프로그램시 인접한 플로팅게이트간에 간섭현상이 발생하지 않는 효과와, 플로팅게이트와 콘트롤게이트간에 결합비가 커지고, 상기 매몰층의 양쪽으로부터 열전자가 플로팅게이트에 주입되어 프로그램 속도가 증가하는 효과가 있다.

Description

플래시 이이피롬 및 그 제조방법{PLASH EEPROM AND MANUFACTURING METHOD THEREOF}

본 발명은 플래시 이이피롬(FLASH EEPROM) 및 그 제조방법에 관한 것으로, 특히, 플로팅게이트(floating gate)의 하부기판에 피형 매몰층을 형성하여 이이피롬의 프로그램시 하나의 셀을 선택하여 프로그램 하는데 적당하도록 한 플래시 이이피롬 및 그 제조방법에 관한 것이다.

일반적으로, 플래시 이이피롬은 완전한 기억소자이기는 하지만 이를 위하여 선택용 게이트를 필요로 하는 두 개의 트랜지스터를 기본단위로 갖는 이이피롬(EEPROM)의 집적도 향상을 위해 개발되었으며, 플로팅게이트에 열전자를 주입하여 프로그램 시키며, 그 주입된 전자를 제거하여 프로그램을 소거하게 된다. 이와 같은 플래시 이이피롬의 일반적인 구조는 소스/드레인과, 플로팅게이트와, 그 플로팅게이트와 산화막을 사이에 두고 형성된 콘트롤게이트로 구성되며, 이와 같은 종래 플래시 이이피롬 및 그 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1a 내지 도1d는 종래 플래시 이이피롬의 제조공정 수순단면도로서, 이에 도시한 바와 같이 피형 기판(1)의 상부에 포토레지스트(P/R)를 도포하고, 다수의 소스/드레인 패턴을 형성한 후, 고농도 엔형 불순물이온을 이온주입하여 고농도 엔형 소스/드레인(2)을 형성하는 단계(도1a)와; 상기 고농도 엔형 소스/드레인(2)이 형성된 피형 기판(1)의 상부 전면에 산화막(3)을 증착하고, 사진식각공정으로 패턴을 형성한 후, 식각하여 상기 다수의 소스/드레인(2)간의 피형 기판(1)을 노출시키는 단계(도1b)와; 상기 노출된 피형 기판(1)에 게이트 산화막(4)을 증착하고, 그 게이트 산화막(4)의 상부에 다결정실리콘을 증착하여 다수의 플로팅게이트(5)를 형성하는 단계(도1c)와; 상기 다수 플로팅게이트(5)의 상부에 산화막(6)을 증착하고, 그 산화막(6)의 상부에 다결정 실리콘을 증착하여 상기 다수의 플로팅게이트(5)를 연결하는 콘트롤게이트(7)를 형성하는 단계(도1d)를 포함하는 제조방법으로, 피형 기판(1)에 형성한 다수의 고농도 엔형 소스 및 드레인(2)과; 상기 다수의 소스 및 드레인(2)의 사이 피형 기판(1)의 상부에 순차적으로 형성한 다수의 게이트 산화막(4), 플로팅게이트(5), 산화막(6)과; 상기 다수의 산화막(6)의 상부에 증착된 하나의 콘트롤게이트(7)를 포함하여 구성되는 플래시 이이피롬을 제조하게 된다. 또한, 도2는 상기 도1d에 있어서, 플래시 이이피롬을 A-A'방향으로 절단한 단면도로서, 다수의 플로팅게이트(5)의 상부에는 산화막(6)을 사이에 두고 상기 다수의 플로팅게이트(5)에 각각 대응하는 다수의 콘트롤게이트(7)를 포함하여 구성된다. 즉, 도1d와 도2를 참조하면 플래시 이이피롬은 매트릭스구조의 플로팅게이트(6)를 일정한 방향으로 연결하는 다수의 콘트롤게이트(7)를 포함하여 구성되는 것을 알 수 있다.

이하, 상기와 같은 종래 플래시 이이피롬 및 그 제조방법을 좀더 상세히 설명한다.

먼저, 도1a에 도시한 바와 같이 피형 기판(1)의 상부에 포토레지스트(P/R)를 도포하고, 노광하여 다수의 소스/드레인 패턴을 형성한 후, 고농도 엔형 불순물이온을 이온주입하여 고농도 엔형 소스/드레인(2)을 형성한다.

그 다음, 도1b에 도시한 바와 같이 상기 고농도 엔형 소스/드레인(2)이 형성된 피형 기판(1)의 상부 전면에 산화막(3)을 증착하고, 사진식각공정으로 패턴을 형성한 후, 식각하여 상기 다수의 소스/드레인(2)간의 피형 기판(1)을 노출시킨다. 이때의 식각은 다른 영역의 금속공정에서 행해지는 콘택홀공정과 때를 같이하여 실시한다.

그 다음, 도1c에 도시한 바와 같이 상기 노출된 피형 기판(1)에 게이트 산화막(4)을 증착하고, 그 게이트 산화막(4)의 상부에 다결정실리콘을 증착하여 다수의 플로팅게이트(5)를 형성한다.

그 다음, 도1d에 도시한 바와 같이 상기 다수 플로팅게이트(5)의 상부에 산화막(6)을 증착하고, 그 산화막(6)의 상부에 다결정 실리콘을 증착하여 상기 다수의 플로팅게이트(5)를 연결하는 콘트롤게이트(7)를 형성한다.

상기와 같은 방법으로 제조되는 종래 플래시 이이피롬은 피형 기판(1)에 형성한 다수의 고농도 엔형 소스 및 드레인(2)과; 상기 다수의 소스 및 드레인(2)의 사이 피형 기판(1)의 상부에 순차적으로 형성한 다수의 게이트 산화막(4), 플로팅게이트(5), 산화막(6)과; 상기 다수의 산화막(6)의 상부에 증착된 하나의 콘트롤게이트(7)를 포함하여 구성되어, 프로그램시 상기 특정한 플로팅게이트(5)에 전자를 주입하기 위해 콘트롤게이트(7)에 전원전압을 인가하고, 그 특정 플로팅게이트(5)의 우측 소스/드레인(2)에 전원전압을 인가하며, 상기 전원전압이 인가되는 소스/드레인(2)의 좌측에 형성된 모든 소스/드레인에 접지전압을 인가하고, 우측에 형성된 모든 소스/드레인에 전원전압을 인가한다. 이와 같은 전원의 인가로 인해 상기 특정 플로팅게이트(5)에는 열전자가 주입되며, 이로 인해 문턱전압이 높아지게 되고 이를 프로그램 상태로 본다.

또한, 소거시에는 특정 플로팅게이트(5)의 측면하부에 형성한 소스/드레인(2)에 높은 전원전압을 인가하고, 상기 콘트롤게이트(7)에 접지전압을 인가하여, 터널링에의해 주입된 전자가 외부로 배출되도록 한다.

상기한 바와 같이 종래의 플래시 이이피롬은 프로그램시 하나의 플로팅게이트에 열전자를 주입하기 위해 모든 소스/드레인에 전원을 인가함으로써, 동일한 콘트롤게이트에 연결되는 플로팅게이트간에 프로그램 간섭현상이 발생되기 쉬우며, 선택하고자 하는 플로팅게이트가 바뀔 때마다 콘트롤게이트에 인가하는 전압을 바꿔야 하기 때문에 주변의 회로 구성이 복잡해지는 문제점과, 프로그램시 콘트롤게이트와 플로팅게이트의 결합비(COUPLING RATIO)가 작아 채널 인버전이 늦어지는 관계로 프로그램속도가 감소하는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 하나의 플로팅게이트에 프로그램 하는 경우 인접한 플로팅게이트와 프로그램 간섭이 발생하지 않으며, 프로그램 속도를 증가시킨 플래시 이이피롬 및 그 제조방법의 제공에 목적이 있다.

도1a 내지 도1d는 종래 플래시 이이피롬의 제조공정 수순단면도.

도2는 도1d의 수직방향 단면도.

도3a 내지 도3d는 본 발명에 의한 플래시 이이피롬의 제조공정 수순단면도.

도4는 도3d의 수직방향 단면도.

***도면의 주요 부분에 대한 부호의 설명***

1:피형 기판 2:소스/드레인

3,6:산화막 4:게이트산화막

5:플로팅게이트 7:콘트롤게이트

8:매몰층

상기와 같은 목적은 플로팅게이트의 하부 기판에 고농도의 엔형 매몰층을 형성하여, 프로그램시 특정 플로팅게이트의 하부 기판에 형성된 고농도 엔형 매몰층과 콘트롤게이트에 전원전압을 인가하고, 모든 소스/드레인에 접지전압을 인가하여 프로그램 함으로써 달성되는 것으로, 이와 같은 본 발명 플래시 이이피롬 및 그 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도3은 본 발명에 의한 플래시 이이피롬의 제조공정 수순단면도로서, 이에 도시한 바와 같이 피형 기판(1)의 상부에 포토레지스트(P/R)를 도포하고, 다수의 소스/드레인 패턴 및 상기 소스/드레인 패턴의 사이에 매몰층 패턴을 형성한 후, 고농도 엔형 불순물이온을 이온주입하여 고농도 엔형 소스/드레인(2) 및 상기 고농도 엔형 소스/드레인(2)의 사이 피형 기판(1)에 고농도 엔형 매몰층(8)을 형성하는 단계(도3a)와; 상기 고농도 엔형 소스/드레인(2) 및 고농도 엔형 매몰층(8)이 형성된 피형 기판(1)의 상부 전면에 산화막(3)을 증착하고, 사진식각공정으로 패턴을 형성한 후, 식각하여 상기 다수의 소스/드레인(2)간의 고농도 엔형 매몰층을 포함하는 피형 기판(1)을 노출시키는 단계(도3b)와; 상기 노출된 피형 기판(1)에 게이트 산화막(4)을 증착하고, 그 게이트 산화막(4)의 상부에 다결정실리콘을 증착하여 다수의 플로팅게이트(5)를 형성하는 단계(도3c)와; 상기 다수 플로팅게이트(5)의 상부에 산화막(6)을 증착하고, 그 산화막(6)의 상부에 다결정 실리콘을 증착하여 상기 다수의 플로팅게이트(5)를 연결하는 콘트롤게이트(7)를 형성하는 단계(도3d)를 포함하는 제조방법으로, 피형 기판(1)에 형성한 다수의 고농도 엔형 소스 및 드레인(2)과; 상기 다수의 소스 및 드레인(2)의 사이 피형 기판(1)의 상부에 순차적으로 형성한 다수의 게이트 산화막(4), 플로팅게이트(5), 산화막(6)과; 상기 다수의 산화막(6)의 상부에 증착된 하나의 콘트롤게이트(7)와; 상기 게이트 산화막(4)의 하부 피형 기판(1)에 형성한 고농도 엔형 매몰층(8)을 포함하여 구성되는 플래시 이이피롬을 제조한다. 또한, 도4는 도3d에 있어서, 플래시 이이피롬을 A-A'방향으로 절단한 단면도로서, 다수의 플로팅게이트(5)의 상부에는 산화막(6)을 사이에 두고 상기 다수의 플로팅게이트(5)에 각각 대응하는 다수의 콘트롤게이트(7)를 포함하여 구성된다.

이하, 상기와 같이 구성된 본 발명, 플래시 이이피롬 및 그 제조방법을 좀더 상세히 설명한다.

먼저, 도3a에 도시한 바와 같이 피형 기판(1)의 상부에 포토레지스트(P/R)를 도포하고, 다수의 소스/드레인 패턴 및 상기 소스/드레인 패턴의 사이에 매몰층 패턴을 형성한 후, 고농도 엔형 불순물이온을 이온주입하여 고농도 엔형 소스/드레인(2) 및 상기 고농도 엔형 소스/드레인(2)의 사이 피형 기판(1)에 고농도 엔형 매몰층(8)을 형성한다.

그 다음, 도3b에 도시한 바와 같이 상기 고농도 엔형 소스/드레인(2) 및 고농도 엔형 매몰층(8)이 형성된 피형 기판(1)의 상부 전면에 산화막(3)을 증착하고, 사진식각공정으로 패턴을 형성한 후, 식각하여 상기 다수의 소스/드레인(2)간의 고농도 엔형 매몰층을 포함하는 피형 기판(1)을 노출시킨다.

그 다음, 도3c에 도시한 바와 같이 상기 노출된 피형 기판(1)에 게이트 산화막(4)을 증착하고, 그 게이트 산화막(4)의 상부에 다결정실리콘을 증착하여 다수의 플로팅게이트(5)를 형성한다.

그 다음, 도3d에 도시한 바와 같이 상기 다수 플로팅게이트(5)의 상부에 산화막(6)을 증착하고, 그 산화막(6)의 상부에 다결정 실리콘을 증착하여 상기 다수의 플로팅게이트(5)를 연결하는 콘트롤게이트(7)를 형성한다.

상기와 같은 제조방법으로, 피형 기판(1)에 형성한 다수의 고농도 엔형 소스 및 드레인(2)과; 상기 다수의 소스 및 드레인(2)의 사이 피형 기판(1)의 상부에 순차적으로 형성한 다수의 게이트 산화막(4), 플로팅게이트(5), 산화막(6)과; 상기 다수의 산화막(6)의 상부에 증착된 하나의 콘트롤게이트(7)와; 상기 게이트 산화막(4)의 하부 피형 기판(1)에 형성한 고농도 엔형 매몰층(8)을 포함하여 구성되는 플래시 이이피롬을 제조하며, 이와 같은 구성의 본 발명의 동작은 프로그램시에 특정한 플로팅게이트(5)에 열전자를 주입하기 위해 콘트롤게이트(7)와 상기 특정 플로팅게이트(5)의 하부 피형 기판(1)에 형성한 고농도 엔형 매몰층(8)에 전원전압을 인가하고, 모든 소스/드레인(2)에 접지전압을 인가한다. 이와 같이 전원이 인가되면, 상기 고농도 엔형 매몰층(8)으로부터 빠르게 열전자가 특정 플로팅게이트(5)로 주입되며, 이와 같은 상태를 프로그램상태로 본다. 또한, 소거시에는 종래와 동일하게 프로그램된 특정 플로팅게이트(5)의 소스/드레인(2)에 높은 전원전압을 인가하고, 콘트롤게이트(7)에 접지전압을 인가하여 특정 플로팅게이트(5)에 주입된 전자를 외부로 배출시킨다.

상기한 바와 같이 본 발명에 의한 플래시 이이피롬은 그 플로팅게이트의 하부에 형성한 고농도 엔형 매몰층을 이용하여 프로그램 함으로써, 프로그램시 인접한 플로팅게이트간에 간섭현상이 발생하지 않는 효과와, 플로팅게이트와 콘트롤게이트간에 결합비가 커지고, 상기 매몰층의 양쪽으로부터 열전자가 플로팅게이트에 주입되어 프로그램 속도가 증가하는 효과가 있다.

Claims (2)

1. 고농도 소스 및 드레인과, 플로팅게이트 및 콘트롤게이트를 포함하여 구성되는 플래시 이이피롬에 있어서, 상기 플로팅게이트의 하부 기판의 중앙영역에 상기 소스 및 드레인과 동일한 도핑농도를 갖으며, 프로그램 동작시 전원전압이 인가되는 매몰층을 더 포함하여 된 것을 특징으로 하는 플래시 이이피롬.
2. 기판의 상부에 다수의 소스/드레인 패턴 및 상기 소스/드레인 패턴의 사이에 매몰층 패턴을 갖는 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 이온주입 마스크로 하는 이온주입공정으로 상기 노출된 기판에 불순물이온을 고농도로 이온주입하여 소스/드레인 및 그 소스/드레인의 사이 피형 기판에 고농도 엔형 매몰층을 형성하는 단계와; 상기 소스/드레인 및 고농도 엔형 매몰층이 형성된 피형 기판의 상부 전면에 산화막을 증착하고 패턴을 형성하여 상기 소스/드레인간의 고농도 엔형 매몰층을 포함하는 피형 기판을 노출시키는 단계와; 상기 노출된 고농도 엔형 매몰층이 채널영역의 중앙부에 위치하도록 피형 기판의 상부에 게이트산화막, 플로팅게이트, 산화막, 콘트롤게이트를 순차적으로 형성하는 단계로 이루어진 것을 특징으로 하는 플래시 이이피롬 제조방법.

Images