JPS629671A - 半導体装置の製法 - Google Patents

半導体装置の製法

Info

Publication number
JPS629671A
JPS629671A JP61152821A JP15282186A JPS629671A JP S629671 A JPS629671 A JP S629671A JP 61152821 A JP61152821 A JP 61152821A JP 15282186 A JP15282186 A JP 15282186A JP S629671 A JPS629671 A JP S629671A
Authority
JP
Japan
Prior art keywords
strip
layer
strips
polysilicon
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61152821A
Other languages
English (en)
Other versions
JP2667390B2 (ja
Inventor
デイビッド ローレンス ロシー
ジェイムズ フィリップ ラバイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastman Kodak Co
Original Assignee
Eastman Kodak Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastman Kodak Co filed Critical Eastman Kodak Co
Publication of JPS629671A publication Critical patent/JPS629671A/ja
Application granted granted Critical
Publication of JP2667390B2 publication Critical patent/JP2667390B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946Charge transfer devices
    • H01L29/66954Charge transfer devices with an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406Combination of charge coupled devices, i.e. CCD, or BBD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一般に、互いに協働する第1組の導電性スト
リップの下に第1組のストリップの形でイオン注入され
たドーピング剤を有する半導体装置を製造する方法弊#
イ手に関する。このような方法は、電荷結合デバイスの
装作に有用である。
(従来の技術) 固体撮像デバイスは、絵素により吸収されたフォトン(
光量子)に対して応答して少数のキャリヤーを集める半
導体絵素を特徴とする。このようにして発生せしめられ
た電荷は、それらを電位のくぼみ、(ポテンシャル井戸
)の中に集めることによって蓄積される。蓄積された電
荷は、よく知られているように、行および列のシフトレ
ジスタにより出力回路の中に転送され、このことによっ
て電荷の転送が達成される0次に、電荷結合デバイス(
以下、rccDJと記す)は好ましい形態の固体撮像デ
バイスであり、そして本発明はとくにこれを製造するこ
とに関す底。さらに詳しくは、CCDはMOSコンデン
サを特徴とし、好ましくはイオン注入によりつくられた
埋め込みチャンネルを特徴とする。CCD撮像デバイス
が高度に効率的であるか否かは、イオン注入および対応
する電極の形成によって支配される。
さらに詳しくは、2相の電荷結合デバイスの分野におい
て、イオン注入されたストリップによって形成されたポ
テンシャル井戸とその上に存在する電極との間のエツジ
が整列されるように、装置を製造することが必須である
。これに失敗すると、迷走ポテンシャル井戸および電荷
の効率的な送出に対するバリヤーが生成し、そして装置
の性能は低下する。
米国特許第4 、035 、906号にはCODを形成
する方法が記載されている。ここで、第1組の注入スト
リップのイオン注入に使用したマスクは、除去され、第
1組のポリシリコンのストリップの形成には利用されな
い。注入されたストリップに関して食い違い配置される
ように、ポリシリコンのストリップを同定されないベン
チマークによって位置決めさせ・る、第2C図および第
2D図。これには、分離酸化工程の間に下方に存在する
基体の中に拡散させることによって、注入されたイオン
を、ポリシリコンのストリップで被覆された注入基体の
部分から除去することが必要である(第2C図と第2D
図との間で行われる)。内方への拡散をコントロールす
ることは困難であるので、これは満足すべきものでない
。あるn型ドーピング剤は、それを必要としない、酸化
物の中に残留する。後にさらに説明するように、ドーピ
ング剤は下方に存在する電極のまさにそのエツジ(へり
)に、下方にかつ外方に、過度に拡散する傾向があると
いうことは、いっそう重大な欠点である。これは、第1
mの電極ならびにそれに隣接して形成された第2組の両
方のポテンシャル井戸を不都合に変更させる。この望ま
しくない電位の変更は、電荷の転送を非効率的とする。
したがって、このような技術において、外の拡散(アウ
ト・ディフュージョン)を精確にコントロールすること
は困難である。これらの困難はCCDの寸法が減少する
につれて悪化し、集積回路の寸法が全体的に減少するこ
とにより、1つの工程を必要する。すなわち、分離酸化
層が薄くなることは酸化時間が短くなることを意味し、
こうして外の拡散を必要に応じて停止させることに対す
る感度が高くなることを意味する。
〔発明が解決しようとする問題点〕
本発明によって処理する問題点は、CODを製作すると
きにおけるように、半導体の基体における注入されたバ
リヤーのエツジをその上に存在する電極のエツジと精確
に整列させること(エツジアライメント)である。
〔発明の構成〕
本発明の目的は、下記の工程: a)半導体の基体の上に導電性材料の層を付着させ、 b)前記導電性層の上にパターン化されたマスクを形成
し、その際、前記パターンによって、導電性層の間隔を
置いて位置する第1ストリップ部分を露出させ、 C)パターン化されたマスクにより露出された導電性層
のストリップの部分を通して、ドーピング剤のストリッ
プを前記基体の中にイオン注入し、d)注入されたドー
ピング剤のストリップを含有スル前記基体の第1部分の
上および前記第1部分に隣接する前記基体の部分の上に
おける前記導電性層を露出させるように、前記マスクの
一部分のみを除去し、 e)保持されたマスクの部分の間の導電性層上に、工程
f)およびg)を実施する時に残留させるために有効な
物質または膜厚の第2ストリツプを形成し、 f)保持されたマスクの部分を除去し、その下に存在す
る導電性層を露出させ、そしてg)第2ストリツプで被
覆されていない、上記のような下方に存在する導電性層
をエツチングにより除去する、 を含む方法によって達成される。
以下の説明の多くは、ポリシリコンの電極ストリップを
使用する、2相または仮想の相の型のCCDの構成に関
する。さらに、本発明は、装置がCODであるか否かあ
るいは電極がポリシリコンであるか否かにかかわらず、
バリヤーの注入物(またはp型チャンネル装置のための
井戸注入物)を導電性電極ストリップの下に必要とし、
ここで注入物と電極ストリップが精確に整列される、い
かなる装置にも適用可能である。例えば、本発明は、注
入されるドーピング剤が、例えば、4相のCODまたは
横のオーバーフロードレインをもつCCDを製作すると
き、ゲートのエツジと自己整列しなければならない、い
かなる場合においても有用である。
注入された部分および第1組の導電性ストリップの適切
なエツジの整列は、一部分、導電性ストリップのエツジ
を位置決めするために有効なマスクのエツジとして、イ
オン注入に使用されるマスキング材料の一部を使用する
ことによって達成される。
第1図は、先行技術の問題点を示す。注入されたドーピ
ング剤5は、酸化物層6の中から外に拡散するとき、第
1ポリシリコンのストリップ8のエツジ部分7に隣接す
る部分において過度に拡散し、基体中にスケッチされた
ポテンシャル井戸の中に望ましくないへこみり、をつく
る傾向がある。
さらに、過度の拡散は、9において、外方に起こって、
第1ストリツプに隣接して形成される電極の第2ストリ
ツプの井戸の中に望ましくないへこみD2をつくる。
本発明の方法の工程は、第2A図〜第2に図の好ましい
実施態様によって例示される。半導体装置の基体10、
最も好ましくは、埋め込まれたn型チャンネル(図示せ
ず)を有するp型の単結晶のシリコンは、その上に生長
したゲート層12を有する、第2A図。次いで、シリコ
ン、例えば、ドーピングしたポリシリコンの全体の導電
性層14を付着させ、次いで、第2B図、Si3N4の
第1の全体のマスク層16を付着させる。層14および
16の付着は慣用手順に従い、より詳しい説明は不必要
であろう。次いで、酸化物、例えば、付着させた酸化物
の第2の全体のマスク層18を、適当なイオンマスキン
グ厚、好ましくは約5000人に付着させる。層16お
よび18を普通のホトレジストおよびエツチング技術に
従いパターン化してマスクのストリップ20を形成し、
その下方に存在する層14の露出された部分を残す。ス
トリップ20は好ましくは平行であり、それらの間の間
隔は前もって決定されている。
その後、適当な物質の第3層30を、その層30を非平
面とさせる厚さで、全体に付着させる。
すなわち、ストリップ20と接触している層30の部分
32は、好ましくは、このようなストリップ20間に横
たわる層30の部分より距myだけ突出している。この
ような部分の高さは、層30Φ点線の部分がエツチング
除去され、第2B図、テイル(尾)部分34はストリッ
プ20の下に向かう側に厚さが大きいために残るであろ
う。yの代表的な例は5000人である。このような性
質をもつ物質、例えば、化学的に蒸着させたSingが
有用であり、これは5000人の公称厚さで被覆したと
き、突出部yを生成する。さらに、この物質は、テイル
部分34のために、第2C図、十分なホウ素イオン停止
力(stopping power)を提供すべきであ
る。
このような物質のためのい(つかの工・ノチング技術は
、点線部分を除去するために適当である、第2B図。例
えば、露光しかつ現像したホトレジスト(図示せず)を
介した反応性イオンエツチングまたはプラズマエツチン
グを用いることができる。ポリシリコンがこのような工
・ノチング剤のための完全なエツチング停止剤(エッチ
・スト・ノブ)でないかぎり、みぞ40がポリシリコン
層14に同様に生成するということは、このようなエツ
チングの1つの特徴である。このようなみぞは好ましく
は約100Å以下である。
層30のためにSiO□を使用しかつその上にホトレジ
ストを使用する代りに、ホトレジストが十分なイオン停
止力を有して注入されるホウ素を基体10に到達させな
い場合、層30はそれ自体そのホトレジストであること
ができる。
この時点で、第1イオン注入工程のためのマスクは完全
にパターン化される。第1組のバリヤーストリップのイ
オン注入は、第2C図、適当なドーピング剤、例えば、
ホウ素の慣用のイオン注入により、矢印50で概略的に
示すように、実施される。普通に加えられる注入エネル
ギーは、ホウ素が層10および12の界面より下に注入
されるように、すなわち、所望のバリヤー領域の半分を
つくるように選択され、例えば、200keV以下のエ
ネルギーは通常十分である。注入されたストリップは破
線52で示されている。しかしながら、酸化物30およ
びストリップ52によりつくられたマスクは、ドーピン
グ剤をいかなる場所においても締め出すことにおいて有
効である。こうして、イオン注入されたストリップはみ
ぞ40と一致しかつ整列し、そしてこの装置のそれらの
部分における電位(ポテンシャル)を変更する。
その後、前述のマスクの5iJ4以外のすべての部分1
6を除去する。これは、例えば、緩衝HF溶液を用いて
付着酸化物を除去することによって容易に達成される。
これはポリシリコンのみぞの部分40ばかりでなく、か
つまた前に酸化物30と接触していた、それに隣接する
部分54および56、第2D図、をも露出させる。耐エ
ツチング性の物質、例えば熱的に生長させた5in2ま
たは金属のケイ素化物のストリップ60を、これらの露
出された表面40 、54および56の上に形成して、
ポリシリコンのパターン化において耐エツチング物質と
して作用させる。このような酸化物のストリップは、ポ
リシリコンが注入されたストリップ52の位置を描くた
めに前に使用された大きいマスクの部分16によりおお
われていない場所に、形成される。ストリップ60を形
成する普通の方法が有用である。ストリップ60が金属
ケイ素化物であるとき、これはその金属ケイ素化物の金
属、例えば、Tiの層を全体に付着することによって達
成される。次いで、この装置を十分な温度でアニーリン
グして、その金属が露出したポリシリコン層と接触して
いる場所だけにおいて、ケイ素化物を生成させる。次い
で、反応しなかった金属をエツチングにより除去して、
第2D図の装置の立体的配置を残す。
その後、前のマスクの保持された部分16を、例えば、
熱H3PO4によりあるいは高度に異方性の反応性イオ
ンのエツチング剤により除去する。これは5iOzスト
リップ60間のポリシリコンを適当なエツチング剤に対
して露出させるが、Si0gストリップ60はエツチン
グ剤に抵抗性でありかつ下方に存在するポリシリコンを
保護する。第2E図および第2F図は、ストリップ60
間のこのような導電性ポリシリコンをエツチング除去し
た結果を示す。形成されるみぞ65は、ストップ60を
わずかにアンダーカットすることがある。導電性ポリシ
リコンのストリップ70が後に残る。
第2F図は、このようなストリップ60および70の特
徴および寸法をいっそう明瞭に示す。ストリップの全体
の幅は“X”である。エツチングはストリップ70の1
つの側に表面75を生成する。使用するエツチング剤に
依存して、表面75は保護用5i()□ストリップ60
をアンダーカットし、そして表面75の垂直部分から測
定したアンダーカットの量はx″である。注入されたバ
リヤーストリップ52は幅“W”を有する。ストリップ
52のエツジ80は、表面75の垂直部分との垂直方向
の整列から距離W′だけ離れるであろう。
前述の寸法の代表的値は、次の通りである:x   =
2〜20μm w   =1〜7μm x′=0〜3000人 W ’ =500〜2000人 (アンダーカットを生成しないエツチング法を用いると
き、X′は0である。) 次いで、ストリップ60は、例えば、このようなストリ
ップが二酸化ケイ素であるとき、エツチング剤として、
緩衝HFを使用して除去できる。
ストリップ60が金属ケイ素化物であるとき、それらは
保持され得る。
その後、各全体のポリシリコンのストリップ70を、例
えば、適当な雰囲気中で加熱することによって酸化する
。代表的な例は、ストリップ70を820を含有する周
囲雰囲気中で約950℃の温度に約20分間加勢するこ
とである。これにより分離酸化物被膜90が得られる、
第2G図。このような加熱は、ストリップ52のエツジ
80を加熱の苛酷性に依存して外方にわずかに拡散させ
、そして壁の表面75の傾斜を変化させることがある。
この種の加熱工程の大部分について、拡散後・ヘリの整
列はポリシリコンのストリップ70の表面75の垂直部
分に比べてへり80についてなお存在する、第2G図。
みぞ40は表面75に向かってすべての道のりを延びる
か、あるいは、第2G図に示すように、その手前で停止
することができる。前者の場合において、酸化工程後の
注入ストリップ52のエツジと壁の表面75のエツジと
の間の垂直方向の整列の差は無視することができる。
他の変更を注入マスクについておよび/またはポリシリ
コンのストリップ70の形成に使用するエツチング剤抵
抗性材料について用いることができる。エツチング剤抵
抗性ストリップ60の形成に付着する金属がタングステ
ンであり、かつストリップ18が前述のように5iOz
として残るとき、タングステンは、400〜500℃に
おいでWFb蒸気の中から、露出したポリシリコンの表
面40 、54および56の上にのみ析出するであろう
。5i(hのストリップ20およびストリップ16を除
去すると、ポリシリコンと接触するタングステンはこの
ような表面40 、54および56にのみ残る。引き続
いてエツチングすると、第2E図の結果が得られ、ここ
でストリップ60はタングステンでありそして第2G図
の結果を与える酸化工程前に除去される。
この時点で、第1組の注入バリヤーストリップのみが対
応する上に存在する電極とエツジにおいて整列している
。第2組の注入物および上に存在する電極は次のように
して整列される:第2E図、材料のN100は第2B図
の層30と実質的に同じ方法で、全体に付着される。こ
の材料は層30と同じようにパターン化される。イオン
注入を矢印110、第2■図、で示すように実施して、
層100の材料でおおわれていない基体の部分において
のみストリップ120を注入する。(第2注入のための
注入エネルギーは第1注入のそれよりも例えば約150
eVだけ低いので、露出したポリシリコンのストリップ
70の下において注入は起こらない。)次いで、ストリ
ップ100を除去する、第2J図。
次いで、第2組のポリシリコンのストリップを、まず全
体の層として、付着させ、次いでこれをパターン化して
間隔を置いて位置するストリップ130を残す、第2に
図。ストリップ120は、マスクとしてストリップ70
を使用するそれらの注入のため、ポリシリコンのストリ
ップ70の五1辺表面とエツジが整列するため、これら
のストリップはそれらのエツジ122において電極スト
リップ130のそれぞれのエツジと整列する。
第1組のストリップ70を共通のターミナル270に配
線し、一方、第2組のストリップを共通のターミナル3
30に配線し、こうして2相のCODを完成する。
いったん適切なエツジの整列が第1組の注入ストリップ
およびそれらのそれぞれの上に横たわる電極について達
成されると、仮想の相の電極の構成は、第1組のこのよ
うに形成した電極のみを用いて、可能である。これは第
2J図に示すようにこの方法が完結するときそれを取り
上げ、そして次の追加工程により達成される:1)全体
の露出したみぞ400、第2J図、を通し、みぞ400
、第3図、の全長を延びる受容体のドーピング剤、例え
ば、ホウ素のストリップ410をイオン注入する。
2)次いで、任意の加熱工程、例えば、950℃にオイ
て30分間の加熱工程を実施する。これはストリップ1
20および410を基体の中により深く拡散させる。3
)その後、供与体のドーピング剤、例えば、ヒ素の最後
のストリップ500をみぞ400を通して注入する。こ
れにより、線510で概略的に示す1系列の段階的ポテ
ンシャル井戸が得られる。
前述のように、この方法は横のオーバーフローのドレイ
ンをつくるために使用する注入されたバリヤーのエツジ
を整列させるために使用できる。
このような構造は第4図に示されている。基体610の
部分600は、電源(図示せず)へ接続された、注入さ
れたドレインである。層620は分離酸化物層であり、
そしてバックグラウンド中に見える上昇したうね630
はCCbの電極の1つからなる酸化物被覆ポリシリコン
のストリップである。
前述の方法は、ポリシリコンのストリップのエツジ63
4をもつ、注入バリヤーのエツジ632のエツジの整列
において有効である。このようにしてつくられた注入物
は、基体の「内部に」破線640で概略的に示されてい
る。
テイル部分34を用いるなお他の方法は、第5図に示さ
れている。この実施態様は、この方法が注入されたドー
ピング剤のストリップの横方向の恢散を起こすような引
き続く加熱を最小とする場合、と(に有用である。前述
のものに類似する部分は同一の参照番号を有し、それら
に添字“a”を付加している。こうして、ポリシリコン
の層14aは、前述のように、ストリップ20aを有す
る。次いで、多層レジストマスクを使用し、このマスク
は、このようなマスクにおいて普通であるように、平坦
化層640、バリヤ一層65o、例えばスパン−オン−
ガラス、および比較的薄いホトレジスト層660からな
る。第14660を露光および現像し、そして層650
をエツチングすることにより、層640は異方的にエツ
チングして第5図の結果を生成することができる。処理
の残りは前述の実施態様の手順に同じであり、ストリッ
プの除去に適切なエツチング剤を使用する。
下方の注入されたドーピング剤のストリップとエツジが
整列したポリシリコンのストリップ70を形成するため
に、さらに他の方法を利用することができる。この方法
は第6〜8図に示されている。前述のものに類似する部
分は同一の参照番号を有し、それらに添字“b”を付加
している。この方法は前述の実施態様の第2A〜20図
と同一の工程を用いて出発するが、ただし層14bは酸
化物層12b上に形成されたシリコン、例えば非晶質シ
リコンの非常に薄い層(1000Å以下)であり、そし
てストリップ20bは好ましくはすべてSi3N、であ
る。この時点で、ポリシリコンまたは非晶質シリコンの
ストリップ700をストリップ20b間に露出した層1
2bおよび14b上に付着させる。最も重要なことには
、lこれらのストリップは後述するエツチングのとき生
き残れるために十分な厚さを有する。5isNa上では
ないこれらの位置におけるシリコンの優先的な付着は、
約1/100バールの圧力においてSi◇14+H!が
らシリコンを蒸着させることによって得ることができる
、付着されたシリコンはすでにドーピングされているこ
とがあり、あるいはドーピングはイオン注入によって達
成することができる。その後、ストリップ20bを選択
的にエツチング除去する、第7図。この時点において、
ストリップ700間に露出された層14bの部分をプラ
ズマまたは反応性イオンエツチングによりエツチング除
去する。ストリップ700は層14bに比べて十分な厚
さをもつので、このエツチング工程の結果、ストリップ
700の破線の部分、第8図、のみが除去される。
その後、前述の実施態様の処理はCCDを完成させるた
めに有用である。
あるいは、ストリップ20bがSiO2からなり、そし
てリフト−オフ法のために十分に厚いとき、シリコンの
ストリップ700をストリップ20bの上およびそれら
の間の両方上に付着させることができ(図示せず)、そ
してストリップ20bがエツチング除去されるとき、ス
トリップ20b上の部分は除去される。
〔実施例〕
次の実施例により、本発明をさらに説明する。
第2A−2D図に示す手順に従い、膜厚が500人であ
る5iJ4のストリップ16を3500人のポリシリコ
ン層14の上に形成した。その後、S i O−2のス
トリップ18を厚さ5000人で付着した。
次いで、反応性イオンのエツチングを用いて、こ全体の
層30で被覆した。前述のように露光しかつ現像したホ
トレジストのマスクを通して、層30を反応性イオンで
エツチングしてテイル部分34を残した。ドーピング剤
の注入は、200Ke Vのエネルギーおよび3μmの
酸化物ストリップ32間の露出ギャップを用いてホウ素
を特徴づけた。次いで、付着した酸化物層を緩衝HFエ
ツチング剤で除去し、薄い5iJ4ストリツプを残した
・緩衝HFエツチング剤にさらされて残ったポリシリコ
ンを酸化することによって、エツチング剤に抵抗性のス
トリップ60を形成した。その後、窒化物のストリップ
16を150℃において30分間リン酸で除去し、そし
て露出したポリシリコンのストリップをSF&含有プラ
ズマエツチング法に 。
よりエツチングした。
比較の目的で、米国特許第4.035.906号の第2
A−2F図の方法を実施して、上記の如く製造したもの
に類似するCODを製造した。すなわち、いくつかの2
5Ω−amのψ型ウェハーを標準のゲッターリングおよ
びチャンネルストップ法により処理した。その後、リン
をブランケット法で1.2xlQI!−の濃度において
150Ke Vのイオン注入により注入して、埋め込み
チャンネル構造体を形成した。
次いで、膜厚1000人の二酸化ケイ素の層を、湿った
周囲雰囲気中で950℃において生長させた。
この上にホトレジスト層を付着し、そしてパターン化し
た。ヒ素をこの酸化物の中に、レジストを通して1.3
 x 10I10l3”の濃度で、米国特許第4.03
5,906号の第2B図の条件を反復して注入した。次
いで、ホトレジストのストリップを除去した。
次に、ポリシリコンの層を620℃で全体に付着させ、
そしてリンを900℃で3分間ドーピングした。次いで
、ポリシリコン層をパターン化して、米国特許第4.0
35,906号の第2C図のそれを本質的に反復した構
造体を形成した。
その後、ポリシリコンストリップ間の酸化物層をエツチ
ングして、ポリシリコンストリップ間のAs注入物を除
去した。エツチング工程に引き続いて、分離酸化物を形
成し、そして残るAs注入物を基体中に拡散させた。こ
れは次のようにして達成した。すなわち、米国特許第4
.035.906号の第2D図に示される条件を反復し
て、ウェハーを湿った周囲雰囲気中で950℃に20分
間加熱した。
最後に、第2相の電極を米国特許第4.035,906
号に記載されるようにして作り、そして1050℃に・
おける最後のアニーリングを30分間実施して、Asを
基体の中にさらに推進させた。
望ましくない捕捉壁の存在または不存在を、本−発明の
上記実施例および比較例の両者について、次の手順によ
って決定した。
Oボルトのゲート電圧において、比較ウェハーの相1の
貯蔵区域は12.8eVであることがわかった。相1の
移送区域において、電位は5.2eVであった。相1の
貯蔵区域と相2の転送区域との間の境界に、はぼ3eV
の深さおよび111mの井戸が存在した。この後者は劣
った電荷の転送効率を生成した。
対照的に、本発明の上記実施例は、相1の貯蔵区域と相
2の貯蔵区域との間に、あるいは相1の転送区域と相2
の貯蔵区域との間に、このような境界の井戸をもたない
ことがわかった。
以下余自 〔発明の効果〕 本発明の有利な技術的効果は、先行技術を用いて可能で
あったよりも、いっそう効果的な注入ドーピング剤と上
に重なる電極とのエツジの整列(エツジアライメント)
が得られるということである。。
本発明の関連する有利な技術的効果は、望ましくない電
子捕捉井戸を排除することにより、効率が増大したCO
Dを製造する方法が提供されるとい第1図は、先行技術
の構成を示す、半導体装置の断片的部分的垂直断面図で
ある。
第2A図−第2に図は、本発明の連続する工程をそれぞ
れ示す、半導体装置の断片的部分的垂直断面図である。
第3図は、本発明により製造される仮想の相のCODの
、最終装置として示す以外、第2に図に類似する図面で
ある。
第4図は、第2A図〜第2に図に対して90゜でとった
、CODの断片の断面図である。
第5図は、第2B図に類似するが、それとは別の実施態
様を示す断片の断面図である。
第6〜8図は、他の実施態様が示されている以外、第2
A図〜第2C図に類似する断片の断面図である。
図面において、参照番号は次の意味を有する:10・・
・半導体の基体、12 、12b・・・ゲート酸化物、
14 、14a  、 14b・・・導電性層、例えば
、ボリシ・・・第3マスク層、50・・・イオン注入方
向、52・・・第1注入バリヤーストリツプ、60・・
・耐エツチング物質、70・・・導電性ストリップ、7
5および80・・・整列された電極表面および注入物の
エツジ。
以下会合 FIG 4 FIG、 5 FIG、 2A FIG 28 FIG 2C FIG2D FIG、 2E FIG、 2H FIG、 2I FIG 2J FIG 2K FIG 3 FIG、 6 FIG、 7 FIG、 8

Claims (1)

  1. 【特許請求の範囲】 1、半導体基体において注入ドーピング剤の精密に整列
    されたストリップを形成して、注入ストリップの上方に
    導電性ストリップを有する半導体装置を製造する方法で
    あって、下記の工程:a)前記半導体基体の上に導電性
    材料の層を付着させ、 b)前記導電性層の上にパターン化されたマスクを形成
    し、その際、前記パターンにより前記導電性層の間隔を
    置いて位置する第1ストリップ部分を露出させ、 c)前記パターン化マスクにより露出された導電性層の
    ストリップ部分を通して、前記ドーピング剤のストリッ
    プを前記基体中にイオン注入し、d)前記マスクの一部
    分のみを除去して、注入されたドーピング剤のストリッ
    プを含有する前記基体の第1部分の上および前記第1部
    分に隣接する前記基体の部分の上における前記導電性層
    を露出させ、 e)保持されたマスク部分の間の前記導電性層上に、工
    程f)およびg)を実施する時に残置させるのに有効な
    物質または膜厚の第2のストリップを形成し、 f)前記保持されたマスクの部分を除去して、その下に
    存在する導電性層を露出させ、そしてg)前記第2のス
    トリップで被覆されていない、上記のような下層の導電
    性層をエッチング除去すること、 を含むことを特徴とする半導体装置の製法。 2、前記導電性材料はポリシリコンからなり、そして前
    記装置は電荷結合デバイスである、特許請求の範囲第1
    項に記載の方法。
JP61152821A 1985-07-01 1986-07-01 半導体装置の製法 Expired - Lifetime JP2667390B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/750,204 US4613402A (en) 1985-07-01 1985-07-01 Method of making edge-aligned implants and electrodes therefor
US750204 1985-07-01

Publications (2)

Publication Number Publication Date
JPS629671A true JPS629671A (ja) 1987-01-17
JP2667390B2 JP2667390B2 (ja) 1997-10-27

Family

ID=25016940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61152821A Expired - Lifetime JP2667390B2 (ja) 1985-07-01 1986-07-01 半導体装置の製法

Country Status (5)

Country Link
US (1) US4613402A (ja)
EP (1) EP0207328B1 (ja)
JP (1) JP2667390B2 (ja)
CA (1) CA1262110A (ja)
DE (1) DE3689158T2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2589003B1 (fr) * 1985-10-18 1987-11-20 Thomson Csf Procede de realisation d'un dispositif a transfert de charge et dispositif a transfert de charge mettant en oeuvre ce procede
US4746622A (en) * 1986-10-07 1988-05-24 Eastman Kodak Company Process for preparing a charge coupled device with charge transfer direction biasing implants
US4732868A (en) * 1987-03-30 1988-03-22 Eastman Kodak Company Method of manufacture of a uniphase CCD
US4742016A (en) * 1987-03-30 1988-05-03 Eastman Kodak Company Method of manufacture of a two-phase CCD
US5134087A (en) * 1987-12-17 1992-07-28 Texas Instruments Incorporated Fabricating a two-phase CCD imager cell for TV interlace operation
US4910569A (en) * 1988-08-29 1990-03-20 Eastman Kodak Company Charge-coupled device having improved transfer efficiency
FR2641416A1 (fr) * 1988-12-30 1990-07-06 Thomson Composants Militaires Procede de fabrication d'un dispositif a transfert de charges
US4908518A (en) * 1989-02-10 1990-03-13 Eastman Kodak Company Interline transfer CCD image sensing device with electrode structure for each pixel
US5115458A (en) * 1989-09-05 1992-05-19 Eastman Kodak Company Reducing dark current in charge coupled devices
US5047862A (en) * 1989-10-12 1991-09-10 Eastman Kodak Company Solid-state imager
US4974043A (en) * 1989-10-12 1990-11-27 Eastman Kodak Company Solid-state image sensor
US5235198A (en) * 1989-11-29 1993-08-10 Eastman Kodak Company Non-interlaced interline transfer CCD image sensing device with simplified electrode structure for each pixel
US4992392A (en) * 1989-12-28 1991-02-12 Eastman Kodak Company Method of making a virtual phase CCD
US5051832A (en) * 1990-02-12 1991-09-24 Eastman Kodak Company Selective operation in interlaced and non-interlaced modes of interline transfer CCD image sensing device
WO1991015875A1 (en) * 1990-04-04 1991-10-17 Eastman Kodak Company Two phase ccd for interline image sensor
US5060245A (en) * 1990-06-29 1991-10-22 The United States Of America As Represented By The Secretary Of The Air Force Interline transfer CCD image sensing apparatus
US5238864A (en) * 1990-12-21 1993-08-24 Mitsubishi Denki Kabushiki Kaisha Method of making solid-state imaging device
US5286987A (en) * 1991-11-26 1994-02-15 Sharp Kabushiki Kaisha Charge transfer device
JPH05226378A (ja) * 1992-02-17 1993-09-03 Sony Corp 電荷転送素子の製法
US5210049A (en) * 1992-04-28 1993-05-11 Eastman Kodak Company Method of making a solid state image sensor
US5235196A (en) * 1992-07-24 1993-08-10 Eastman Kodak Company Transfer region design for charge-coupled device image sensor
US5314836A (en) * 1992-09-15 1994-05-24 Eastman Kodak Company Method of making a single electrode level CCD
JPH06216163A (ja) * 1992-12-09 1994-08-05 Eastman Kodak Co 電荷結合素子
US5298448A (en) * 1992-12-18 1994-03-29 Eastman Kodak Company Method of making two-phase buried channel planar gate CCD
US5340438A (en) * 1993-06-07 1994-08-23 Eastman Kodak Company Low temperature insitu image reversal process for microelectric fabrication
US5292682A (en) * 1993-07-06 1994-03-08 Eastman Kodak Company Method of making two-phase charge coupled device
US5349215A (en) * 1993-07-23 1994-09-20 Eastman Kodak Company Antiblooming structure for solid-state image sensor
US5516716A (en) * 1994-12-02 1996-05-14 Eastman Kodak Company Method of making a charge coupled device with edge aligned implants and electrodes
US5556801A (en) * 1995-01-23 1996-09-17 Eastman Kodak Company Method of making a planar charge coupled device with edge aligned implants and interconnected electrodes
JPH08264747A (ja) * 1995-03-16 1996-10-11 Eastman Kodak Co コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法
US5612555A (en) * 1995-03-22 1997-03-18 Eastman Kodak Company Full frame solid-state image sensor with altered accumulation potential and method for forming same
US5563404A (en) * 1995-03-22 1996-10-08 Eastman Kodak Company Full frame CCD image sensor with altered accumulation potential
JPH08340051A (ja) * 1995-06-09 1996-12-24 Nittetsu Semiconductor Kk 半導体装置の製造方法
US5719075A (en) * 1995-07-31 1998-02-17 Eastman Kodak Company Method of making a planar charge coupled device with edge aligned implants and electrodes connected with overlying metal
US5837563A (en) * 1996-08-26 1998-11-17 Texas Instruments Incorporated Self aligned barrier process for small pixel virtual phase charged coupled devices
US5726080A (en) * 1996-11-26 1998-03-10 Eastman Kodak Company Method of performing edge-aligned implants
US6160300A (en) * 1999-01-26 2000-12-12 Advanced Micro Devices, Inc. Multi-layer gate conductor having a diffusion barrier in the bottom layer
US6995795B1 (en) 2000-09-12 2006-02-07 Eastman Kodak Company Method for reducing dark current
US7594609B2 (en) 2003-11-13 2009-09-29 Metrologic Instruments, Inc. Automatic digital video image capture and processing system supporting image-processing based code symbol reading during a pass-through mode of system operation at a retail point of sale (POS) station
US7128266B2 (en) 2003-11-13 2006-10-31 Metrologic Instruments. Inc. Hand-supportable digital imaging-based bar code symbol reader supporting narrow-area and wide-area modes of illumination and image capture
US7490774B2 (en) 2003-11-13 2009-02-17 Metrologic Instruments, Inc. Hand-supportable imaging based bar code symbol reader employing automatic light exposure measurement and illumination control subsystem integrated therein
US7464877B2 (en) 2003-11-13 2008-12-16 Metrologic Instruments, Inc. Digital imaging-based bar code symbol reading system employing image cropping pattern generator and automatic cropped image processor
US6489246B1 (en) 2001-05-01 2002-12-03 Eastman Kodak Company Method for manufacturing charge-coupled image sensors
US6521138B2 (en) * 2001-06-01 2003-02-18 Silicon Integrated Systems Corporation Method for measuring width of bottom under cut during etching process
US7217601B1 (en) 2002-10-23 2007-05-15 Massachusetts Institute Of Technology High-yield single-level gate charge-coupled device design and fabrication
US7893981B2 (en) * 2007-02-28 2011-02-22 Eastman Kodak Company Image sensor with variable resolution and sensitivity
US8866532B2 (en) 2012-04-02 2014-10-21 Semiconductor Components Industries, Llc Passive integrator and method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911560A (en) * 1974-02-25 1975-10-14 Fairchild Camera Instr Co Method for manufacturing a semiconductor device having self-aligned implanted barriers with narrow gaps between electrodes
US4035906A (en) * 1975-07-23 1977-07-19 Texas Instruments Incorporated Silicon gate CCD structure
US4228445A (en) * 1977-10-27 1980-10-14 Texas Instruments Incorporated Dual plane well-type two-phase ccd
US4229752A (en) * 1978-05-16 1980-10-21 Texas Instruments Incorporated Virtual phase charge transfer device
JPS5518048A (en) * 1978-07-25 1980-02-07 Mitsubishi Electric Corp Method of fabricating charge transfer type semiconductor device
EP0051488B1 (en) * 1980-11-06 1985-01-30 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
NL8303467A (nl) * 1983-10-10 1985-05-01 Philips Nv Werkwijze voor het vervaardigen van een patroon van geleidend materiaal.
US4584205A (en) * 1984-07-02 1986-04-22 Signetics Corporation Method for growing an oxide layer on a silicon surface
US4548671A (en) * 1984-07-23 1985-10-22 Rca Corporation Method of making a charge-coupled device imager which includes an array of Schottky-barrier detectors

Also Published As

Publication number Publication date
CA1262110A (en) 1989-10-03
US4613402A (en) 1986-09-23
EP0207328A2 (en) 1987-01-07
DE3689158T2 (de) 1994-05-11
DE3689158D1 (de) 1993-11-18
EP0207328B1 (en) 1993-10-13
EP0207328A3 (en) 1989-10-18
JP2667390B2 (ja) 1997-10-27

Similar Documents

Publication Publication Date Title
JPS629671A (ja) 半導体装置の製法
US4642878A (en) Method of making MOS device by sequentially depositing an oxidizable layer and a masking second layer over gated device regions
US4545114A (en) Method of producing semiconductor device
US5175119A (en) Method of producing insulated-gate field effect transistor
US4750971A (en) Method of manufacturing a semiconductor device
US4874713A (en) Method of making asymmetrically optimized CMOS field effect transistors
US5641700A (en) Charge coupled device with edge aligned implants and electrodes
JP2810636B2 (ja) 半導体素子のゲート電極の形成方法
US3950188A (en) Method of patterning polysilicon
US4076557A (en) Method for providing semiconductor devices
JP3018993B2 (ja) 半導体装置の製造方法
JP3058981B2 (ja) トランジスタの製造方法
US4170500A (en) Process for forming field dielectric regions in semiconductor structures without encroaching on device regions
JPS6184868A (ja) 不揮発性半導体記憶装置
JPS63186477A (ja) 半導体装置の製造方法
JP2971085B2 (ja) 半導体装置の製造方法
US5292680A (en) Method of forming a convex charge coupled device
JP3397804B2 (ja) 不揮発性メモリの製造方法
JP2890550B2 (ja) 半導体装置の製造方法
JP2749019B2 (ja) 半導体装置の製造方法
JP2680448B2 (ja) 耐放射線半導体装置の製造方法
JPS6149471A (ja) 半導体装置の製造方法
JP3013385B2 (ja) 半導体装置の製造方法
JP2602142B2 (ja) 半導体装置の製造方法
JPH1126756A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term