JP2573182B2 - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JP2573182B2 JP2573182B2 JP61105319A JP10531986A JP2573182B2 JP 2573182 B2 JP2573182 B2 JP 2573182B2 JP 61105319 A JP61105319 A JP 61105319A JP 10531986 A JP10531986 A JP 10531986A JP 2573182 B2 JP2573182 B2 JP 2573182B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- transfer device
- channel region
- semiconductor substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、製造が容易な電荷転送装置に関するもの
である。
である。
第３図は、武石喜幸，香山晋監訳「電荷転送デバイ
ス」近代科学社、29ページに記載されている従来の２相
駆動電荷転送装置の断面図である。この図において、３
は半導体基板、４はゲート絶縁膜、5a〜5cは第１のゲー
ト電極、6a〜6cは第２のゲート電極、７はイオン注入層
である。
ス」近代科学社、29ページに記載されている従来の２相
駆動電荷転送装置の断面図である。この図において、３
は半導体基板、４はゲート絶縁膜、5a〜5cは第１のゲー
ト電極、6a〜6cは第２のゲート電極、７はイオン注入層
である。
また第４図（ａ）〜（ｃ）は第３図に示した２相駆動
電荷転送装置に対応する電位分布を示す図であり、この
図において、８は信号電荷を示す。
電荷転送装置に対応する電位分布を示す図であり、この
図において、８は信号電荷を示す。
第３図に示した２相駆動電荷転送装置は、半導体基板
３上にゲート絶縁膜４が形成され、このゲート絶縁膜４
上には、半導体基板３に電荷を蓄積するポテンシャル井
戸を形成するための電圧を印加する第１のゲート電極5a
〜5cと第２のゲート電極6a〜6cとが形成されている。
３上にゲート絶縁膜４が形成され、このゲート絶縁膜４
上には、半導体基板３に電荷を蓄積するポテンシャル井
戸を形成するための電圧を印加する第１のゲート電極5a
〜5cと第２のゲート電極6a〜6cとが形成されている。
また第２のゲート電極6a〜6cの下の半導体基板３の表
面層にはポテンシャルの段差を形成させるために、イオ
ン注入層７が形成されている。
面層にはポテンシャルの段差を形成させるために、イオ
ン注入層７が形成されている。
次に動作について説明する。
第１のゲート電極5a〜5cと第２のゲート電極6a〜6cと
に所定の電圧を印加していない状態では、第１のゲート
電極5a〜5cの下にはゲート絶縁膜４の厚さの違いによ
り、また第２のゲート電極6a〜6cの下にはイオン注入層
７の有無により、それぞれ第４図（ａ）に示すような電
位差が生じる。
に所定の電圧を印加していない状態では、第１のゲート
電極5a〜5cの下にはゲート絶縁膜４の厚さの違いによ
り、また第２のゲート電極6a〜6cの下にはイオン注入層
７の有無により、それぞれ第４図（ａ）に示すような電
位差が生じる。
次に、信号電荷８に対してポテンシャルが深くなるよ
うな電圧VHを第１のゲート電極5a〜5cに印加し、信号電
荷８に対してポテンシャルが浅くなるような電圧VLを第
２のゲート電極6a〜6cに印加すると、第４図（ｂ）に示
すような電位分布となる。この状態で、第１のゲート電
極5aの下に信号電荷８が注入されている。次に、第２の
ゲート電極6a〜6cに電圧VHを印加し、第１のゲート電極
5a〜5cに電圧VLを印加すると、電位分布は第４図（ｃ）
に示すような状態になり、信号電荷８は第２のゲート電
極6bの下に転送される。この動作を繰り返すことによ
り、信号電荷８は第３図に示す矢印の方向に転送され
る。
うな電圧VHを第１のゲート電極5a〜5cに印加し、信号電
荷８に対してポテンシャルが浅くなるような電圧VLを第
２のゲート電極6a〜6cに印加すると、第４図（ｂ）に示
すような電位分布となる。この状態で、第１のゲート電
極5aの下に信号電荷８が注入されている。次に、第２の
ゲート電極6a〜6cに電圧VHを印加し、第１のゲート電極
5a〜5cに電圧VLを印加すると、電位分布は第４図（ｃ）
に示すような状態になり、信号電荷８は第２のゲート電
極6bの下に転送される。この動作を繰り返すことによ
り、信号電荷８は第３図に示す矢印の方向に転送され
る。
上述のような従来の２相駆動電荷転送装置では、その
製造工程において、第１および第２のゲート電極5a〜5
c,6a〜6cの下のゲート絶縁膜４に段差を付けたり、イオ
ン注入層７を形成する必要があったため、その製造工程
が複雑で制御が難しくなるうえ、装置表面の段差が大き
いため第１および第２のゲート電極5a〜5c,6a〜6c上に
形成される絶縁膜（図示せず）の被覆性が悪くなった
り、この絶縁膜上に形成される配線層が切断しやすいと
いう問題点があった。
製造工程において、第１および第２のゲート電極5a〜5
c,6a〜6cの下のゲート絶縁膜４に段差を付けたり、イオ
ン注入層７を形成する必要があったため、その製造工程
が複雑で制御が難しくなるうえ、装置表面の段差が大き
いため第１および第２のゲート電極5a〜5c,6a〜6c上に
形成される絶縁膜（図示せず）の被覆性が悪くなった
り、この絶縁膜上に形成される配線層が切断しやすいと
いう問題点があった。
この発明は、かかる問題点を解決するためになされた
もので、絶縁膜への段差の形成やゲート電極下のイオン
注入層の形成を必要としない電荷転送装置を得ることを
目的とする。
もので、絶縁膜への段差の形成やゲート電極下のイオン
注入層の形成を必要としない電荷転送装置を得ることを
目的とする。
この発明に係る電荷転送装置は、各転送段のチャネル
領域が、幅の狭い部分を複数個持つようにしたものであ
る。
領域が、幅の狭い部分を複数個持つようにしたものであ
る。
この発明においては、チャネル領域の幅の狭い部分の
ポテンシャルは隣接する反対導電型の素子分離領域の影
響を受け、その他のチャネル領域のポテンシャルとの差
が生じる。
ポテンシャルは隣接する反対導電型の素子分離領域の影
響を受け、その他のチャネル領域のポテンシャルとの差
が生じる。
第１図（ａ），（ｂ）はこの発明の電荷転送装置の一
実施例を示す平面図および第１図（ａ）のＡ−Ａ′線に
おける断面図である。これらの図において、第３図と同
一符号は同一部分を示し、１はｎ型チャネル領域、1aは
前記ｎ型チャネル領域１の幅の狭い部分、２はｐ型の不
純物のドーピングを行った素子分離領域で、ｐ型の不純
物は高温処理により十分拡散させるものとする。15a,15
bは第１のゲート電極、16a,16bは第２のゲート電極であ
る。
実施例を示す平面図および第１図（ａ）のＡ−Ａ′線に
おける断面図である。これらの図において、第３図と同
一符号は同一部分を示し、１はｎ型チャネル領域、1aは
前記ｎ型チャネル領域１の幅の狭い部分、２はｐ型の不
純物のドーピングを行った素子分離領域で、ｐ型の不純
物は高温処理により十分拡散させるものとする。15a,15
bは第１のゲート電極、16a,16bは第２のゲート電極であ
る。
この発明の電荷転送装置では、信号電荷８として電子
を考えると、素子分離領域２はｎ型チャネル領域１の電
子に対するポテンシャルを低くするように働くことにな
る。またそのときのポテンシャルの低下は、素子分離領
域２に近いほど強く働く。そのためｎ型チャネル領域１
の形状を第１図（ａ）に示すようにすることにより、ｎ
型チャネル領域１の幅の狭い部分1aでポテンシャルが低
くなり、第２図に示すような電位分布となる。
を考えると、素子分離領域２はｎ型チャネル領域１の電
子に対するポテンシャルを低くするように働くことにな
る。またそのときのポテンシャルの低下は、素子分離領
域２に近いほど強く働く。そのためｎ型チャネル領域１
の形状を第１図（ａ）に示すようにすることにより、ｎ
型チャネル領域１の幅の狭い部分1aでポテンシャルが低
くなり、第２図に示すような電位分布となる。
この実施例では、各転送段において幅の狭い部分1aを
２個持つことにより、転送効率の劣化と最大転送電荷量
の低下がない。したがって、従来と同様な２相のクロッ
クパルス信号を印加することにより、信号電荷８を第１
図（ａ）に示す矢印の方向に転送することができる。
２個持つことにより、転送効率の劣化と最大転送電荷量
の低下がない。したがって、従来と同様な２相のクロッ
クパルス信号を印加することにより、信号電荷８を第１
図（ａ）に示す矢印の方向に転送することができる。
なお、上記実施例では、ｎ型チャネル領域１の形成を
素子分離領域２からの不純物の拡散によって形成してい
るが、ｎ型チャネル領域１を形成するための不純物の導
入は、適当なマスク材料を用いて別途行ってもよい。
素子分離領域２からの不純物の拡散によって形成してい
るが、ｎ型チャネル領域１を形成するための不純物の導
入は、適当なマスク材料を用いて別途行ってもよい。
また上記実施例では、幅の狭い部分1aを各転送段に２
個設けているが、さらに多数であってももちろんよい。
個設けているが、さらに多数であってももちろんよい。
また、上記実施例では、PN分離により説明したが、そ
の他の公知の方法により行った素子分離領域でもよい さらに、上記実施例では、一番単純な電荷転送装置の
構造で説明したが、近年よく使用されているベリッドチ
ャネル型電荷転送装置，半導体基板内に形成されたウエ
ル内にベリッドチャネルを形成した電荷転送装置あるい
は半導体基板上に形成されたエピタキシャル成長層内に
形成されたウエル型ベリッドチャネル電荷転送装置につ
いても同様な効果を奏する。
の他の公知の方法により行った素子分離領域でもよい さらに、上記実施例では、一番単純な電荷転送装置の
構造で説明したが、近年よく使用されているベリッドチ
ャネル型電荷転送装置，半導体基板内に形成されたウエ
ル内にベリッドチャネルを形成した電荷転送装置あるい
は半導体基板上に形成されたエピタキシャル成長層内に
形成されたウエル型ベリッドチャネル電荷転送装置につ
いても同様な効果を奏する。
この発明は以上説明したとおり、各転送段のチャネル
領域が、幅の狭い部分を複数個持つようにしたので、短
い転送段のチャネル領域に電荷転送に必要なポテンシャ
ルの差を容易に実現でき、絶縁膜に段差を形成したり、
イオン注入層を形成する必要がなくなるという効果があ
る。
領域が、幅の狭い部分を複数個持つようにしたので、短
い転送段のチャネル領域に電荷転送に必要なポテンシャ
ルの差を容易に実現でき、絶縁膜に段差を形成したり、
イオン注入層を形成する必要がなくなるという効果があ
る。
第１図（ａ），（ｂ）はこの発明の電荷転送装置の一実
施例を示す平面図および第１図（ａ）のＡ−Ａ′線にお
ける断面図、第２図はそのゲート電極下の電位分布を示
す図、第３図は従来の２相駆動電荷転送装置を示す断面
図、第４図（ａ）〜（ｃ）はそのゲート電極下の電位分
布の変化を示す図である。 図において、１はｎ型チャネル領域、1aは幅の狭い部
分、２は素子分離領域、３は半導体基板、４はゲート絶
縁膜、15a,15bは第１のゲート電極、16a,16bは第２のゲ
ート電極である。 なお、各図中の同一符号は同一または相当部分を示す。
施例を示す平面図および第１図（ａ）のＡ−Ａ′線にお
ける断面図、第２図はそのゲート電極下の電位分布を示
す図、第３図は従来の２相駆動電荷転送装置を示す断面
図、第４図（ａ）〜（ｃ）はそのゲート電極下の電位分
布の変化を示す図である。 図において、１はｎ型チャネル領域、1aは幅の狭い部
分、２は素子分離領域、３は半導体基板、４はゲート絶
縁膜、15a,15bは第１のゲート電極、16a,16bは第２のゲ
ート電極である。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】信号電荷を転送するためのポテンシャル井
戸が形成されるチャネル領域と、このチャネル領域を分
離するための反対導電型の素子分離領域とを有する半導
体基板と、この半導体基板上に形成された絶縁膜と、こ
の絶縁膜上に形成され、各転送段を構成する複数のゲー
ト電極とからなる電荷転送装置において、各転送段のチ
ャネル領域を、その領域内で前記素子分離領域の介在に
て電荷転送方向に複数個に分けることにより、前記各転
送段のチャネル領域に幅の狭い部分を複数個形成したこ
とを特徴とする電荷転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61105319A JP2573182B2 (ja) | 1986-05-06 | 1986-05-06 | 電荷転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61105319A JP2573182B2 (ja) | 1986-05-06 | 1986-05-06 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62260368A JPS62260368A (ja) | 1987-11-12 |
| JP2573182B2 true JP2573182B2 (ja) | 1997-01-22 |
Family
ID=14404389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61105319A Expired - Lifetime JP2573182B2 (ja) | 1986-05-06 | 1986-05-06 | 電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2573182B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5724666A (en) * | 1980-07-18 | 1982-02-09 | Matsushita Electric Ind Co Ltd | Ultrasonic atomizer |
| JPS6239061A (ja) * | 1985-08-13 | 1987-02-20 | Mitsubishi Electric Corp | 固体撮像素子 |
| JPS62242363A (ja) * | 1986-04-14 | 1987-10-22 | Mitsubishi Electric Corp | 電荷転送装置 |
-
1986
- 1986-05-06 JP JP61105319A patent/JP2573182B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62260368A (ja) | 1987-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4980306A (en) | Method of making a CMOS device with trench isolation device | |
| US4047215A (en) | Uniphase charge coupled devices | |
| US4053349A (en) | Method for forming a narrow gap | |
| JPS5840345B2 (ja) | サイリスタ | |
| JP2807523B2 (ja) | 電荷結合素子の製造方法 | |
| US6207981B1 (en) | Charge-coupled device with potential barrier and charge storage regions | |
| JP2577093B2 (ja) | マルチゲート型ｍｏｓ トランジスタ構造を具備した半導体素子のセルフアライメントイオン注入方法 | |
| US6111279A (en) | CCD type solid state image pick-up device | |
| US4099317A (en) | Method for fabricating self-aligned CCD devices and their output self-aligned MOS transistors on a single semiconductor substrate | |
| US4918498A (en) | Edgeless semiconductor device | |
| US4167017A (en) | CCD structures with surface potential asymmetry beneath the phase electrodes | |
| JP2573182B2 (ja) | 電荷転送装置 | |
| US4732868A (en) | Method of manufacture of a uniphase CCD | |
| JPH0695536B2 (ja) | 電荷転送装置 | |
| US4027381A (en) | Silicon gate ccd structure | |
| US3930893A (en) | Conductivity connected charge-coupled device fabrication process | |
| JPS61174666A (ja) | 半導体装置 | |
| US4728622A (en) | Charge transfer device having a width changing channel | |
| JPH036060A (ja) | Ｍｉｓ型半導体装置 | |
| JP2522250B2 (ja) | 電荷転送装置 | |
| KR100229265B1 (ko) | 전하전송장치의 제조방법 | |
| JPH0644605B2 (ja) | 高耐圧ｍｏｓ電界効界半導体装置の製造方法 | |
| KR890004425B1 (ko) | 채널 영역만을 고농도로 도우핑시킨 서브마이크론mosfet장치 및 그 제조방법 | |
| JPS5815271A (ja) | 電荷結合素子 | |
| JP2712424B2 (ja) | 電荷転送装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960820 |
|
| EXPY | Cancellation because of completion of term |