JPH02292834A - 電荷結合素子の製造方法 - Google Patents
電荷結合素子の製造方法Info
- Publication number
- JPH02292834A JPH02292834A JP11346789A JP11346789A JPH02292834A JP H02292834 A JPH02292834 A JP H02292834A JP 11346789 A JP11346789 A JP 11346789A JP 11346789 A JP11346789 A JP 11346789A JP H02292834 A JPH02292834 A JP H02292834A
- Authority
- JP
- Japan
- Prior art keywords
- film
- transfer electrode
- oxide film
- layer transfer
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims 3
- 239000002356 single layer Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 238000011109 contamination Methods 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000007688 edging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は，２層の多結晶シリコン転送電極を有する電荷
結合素子（以下、ＣＯＤという）の製造方法に関する。
結合素子（以下、ＣＯＤという）の製造方法に関する。
し従来の技術］
従来のＣＣＤの製造方法は、第３図（ａ）〜（ｅ）に示
すものであった。すなわち、まず、第３図（ａ）に示す
ように、電荷転送領域であるＮウェル２が形成されたＰ
聖シリコン基板１上に膜厚２００〜４００人の第１のゲ
ート酸化膜３を熱酸化法により形成し、その上に第３図
（ｂ）に示すように、膜厚４０００〜６０００人の第１
の多結晶シリコン膜４を化学気相成長法により堆積した
後、多結晶シリコン膜４へ不純物拡孜を行う。次に、選
択的なエッヂングを行って第３図（ｃ）に示すように１
層目の転送電極を形成し、２層目の転送電極形成領域の
シリコン基板表面を露出させる．続いて、第３図（ｄ）
に示すように、膜厚２００〜４００人の第２のゲート酸
化膜７を熱酸化法のより形成し、その後、第３図（ｅ）
に示すように、第２の多結晶シリコン膜８を化学気相成
長法により堆積し、これをバターニングして２層目の転
送電極を形成する．このとき形成された第２のゲート酸
化ｗＡ７は、１層目と２層目の転送電極間の絶縁膜とし
ての機能も兼ねている。
すものであった。すなわち、まず、第３図（ａ）に示す
ように、電荷転送領域であるＮウェル２が形成されたＰ
聖シリコン基板１上に膜厚２００〜４００人の第１のゲ
ート酸化膜３を熱酸化法により形成し、その上に第３図
（ｂ）に示すように、膜厚４０００〜６０００人の第１
の多結晶シリコン膜４を化学気相成長法により堆積した
後、多結晶シリコン膜４へ不純物拡孜を行う。次に、選
択的なエッヂングを行って第３図（ｃ）に示すように１
層目の転送電極を形成し、２層目の転送電極形成領域の
シリコン基板表面を露出させる．続いて、第３図（ｄ）
に示すように、膜厚２００〜４００人の第２のゲート酸
化膜７を熱酸化法のより形成し、その後、第３図（ｅ）
に示すように、第２の多結晶シリコン膜８を化学気相成
長法により堆積し、これをバターニングして２層目の転
送電極を形成する．このとき形成された第２のゲート酸
化ｗＡ７は、１層目と２層目の転送電極間の絶縁膜とし
ての機能も兼ねている。
［発明が解決しようとする問題点コ
前述した従来の転送電極間絶縁膜および第２のゲート酸
化膜の形成方法では、これらの膜厚を独立に制御するこ
とができない。そのため、蓄積・転送できる電荷量を増
すために第２のゲート酸化膜７の膜厚を薄くすれば、電
極間の絶縁性が劣化し、電極間の絶縁性を高めるために
ゲート酸化膜７の膜厚を厚くすれば、蓄積・転送できる
電荷量が減少することになる。したがって、従来方法で
は電極間の絶縁性を高め、かつ蓄積 転送できる電荷量
を増すという２つの要請を同時に満たすことができなか
った。
化膜の形成方法では、これらの膜厚を独立に制御するこ
とができない。そのため、蓄積・転送できる電荷量を増
すために第２のゲート酸化膜７の膜厚を薄くすれば、電
極間の絶縁性が劣化し、電極間の絶縁性を高めるために
ゲート酸化膜７の膜厚を厚くすれば、蓄積・転送できる
電荷量が減少することになる。したがって、従来方法で
は電極間の絶縁性を高め、かつ蓄積 転送できる電荷量
を増すという２つの要請を同時に満たすことができなか
った。
また、従来方法では第２のゲート酸化膜７を熱酸化法に
より形成するとき、第１多結晶シリコン膜４に導入した
不純物が外方拡散して露出している２層目の転送電極形
成領域のシリコン基板に入り込む。そのため、Ｎウエル
２に濃度むらが生じ電荷の転送不良が生じ易くなる。
より形成するとき、第１多結晶シリコン膜４に導入した
不純物が外方拡散して露出している２層目の転送電極形
成領域のシリコン基板に入り込む。そのため、Ｎウエル
２に濃度むらが生じ電荷の転送不良が生じ易くなる。
［問題点を解決するための手段］
本発明の電荷転送素子の製造方法は、半導体基板上に第
１のゲート酸化膜と第１の多結晶シリコン膜とを形成し
、第１の多結晶シリコン膜上に絶縁膜を形成した後、こ
れら３層の膜に選択的エッチングを施して１層目の転送
電極を形成し、続いて、ＩＮ目の転送電極の側壁に側壁
酸化膜を形成し、その後、露出している基板表面に第２
のゲート酸化膜を形成した後、２層目の転送電極を形成
するものである６ ［実施例］ 次に、本発明の実施例について図面を参照して説明する
。
１のゲート酸化膜と第１の多結晶シリコン膜とを形成し
、第１の多結晶シリコン膜上に絶縁膜を形成した後、こ
れら３層の膜に選択的エッチングを施して１層目の転送
電極を形成し、続いて、ＩＮ目の転送電極の側壁に側壁
酸化膜を形成し、その後、露出している基板表面に第２
のゲート酸化膜を形成した後、２層目の転送電極を形成
するものである６ ［実施例］ 次に、本発明の実施例について図面を参照して説明する
。
第１図（ａ）〜（ｆ）は、本発明の一実施例の工程順を
示す半導体装霞の断面図である。まず、第１図（ａ）に
示ずように、電荷転送領域であるＮウェル２が形成され
たＰ型シリコン基板１上に膜厚２００〜４００人の第１
ゲート酸化膜３を熱酸化法により形成する。次に、第１
図（ｂ）に示すように、膜厚４０００〜８０００人の第
１の多結晶シリコン膜４を化学気相法により堆積し不純
物拡散を行った後、熱酸化法により膜厚１０００〜２０
００人の絶縁酸化膜５を第１の多結晶シリコン膜４上に
形成する。続いて、第１図（ｃ）に示すように、絶縁酸
化膜５、第１の多結晶シリコン膜４、第１のゲート酸化
膜３を選択的にエッチング除去して１層目の転送電極を
形成するとともに２層目の転送電極形成領域の基板表面
を露出させる。次に、化学気相成長法により膜厚１００
０〜２０００人の酸化膜を堆精し、異方性エッチングを
基板表面が露出するまで施して、第１図（ｄ）に示すよ
うに、側壁酸化膜６を形成する。続いて、第１図（ｅ）
に示すように熱酸化法により膜厚２００〜４００人の第
２のゲート酸化膜７を形成する。さらに、第１図（ｆ）
に示すように、化学気相成長法により第２の多結晶シリ
コン膜８を全面に堆積し、これをパターニングして２層
目の転送電極を形成する。
示す半導体装霞の断面図である。まず、第１図（ａ）に
示ずように、電荷転送領域であるＮウェル２が形成され
たＰ型シリコン基板１上に膜厚２００〜４００人の第１
ゲート酸化膜３を熱酸化法により形成する。次に、第１
図（ｂ）に示すように、膜厚４０００〜８０００人の第
１の多結晶シリコン膜４を化学気相法により堆積し不純
物拡散を行った後、熱酸化法により膜厚１０００〜２０
００人の絶縁酸化膜５を第１の多結晶シリコン膜４上に
形成する。続いて、第１図（ｃ）に示すように、絶縁酸
化膜５、第１の多結晶シリコン膜４、第１のゲート酸化
膜３を選択的にエッチング除去して１層目の転送電極を
形成するとともに２層目の転送電極形成領域の基板表面
を露出させる。次に、化学気相成長法により膜厚１００
０〜２０００人の酸化膜を堆精し、異方性エッチングを
基板表面が露出するまで施して、第１図（ｄ）に示すよ
うに、側壁酸化膜６を形成する。続いて、第１図（ｅ）
に示すように熱酸化法により膜厚２００〜４００人の第
２のゲート酸化膜７を形成する。さらに、第１図（ｆ）
に示すように、化学気相成長法により第２の多結晶シリ
コン膜８を全面に堆積し、これをパターニングして２層
目の転送電極を形成する。
この実施例において、１層目の転送電極を覆う絶縁酸化
膜５および側壁酸化膜６と、第２のゲート酸化膜７とは
それぞれ別の工程で形成されるので、それぞれの膜厚を
最適なものになしうる。また、第２のゲート酸化膜の形
成工程において、】層目の転送電極は酸化膜５、６によ
り完全に覆われているので、この電極から不純物が外方
拡散することはなくなり、基板表面の２層目の転送電極
の形成領域が汚染されることがなくなる。
膜５および側壁酸化膜６と、第２のゲート酸化膜７とは
それぞれ別の工程で形成されるので、それぞれの膜厚を
最適なものになしうる。また、第２のゲート酸化膜の形
成工程において、】層目の転送電極は酸化膜５、６によ
り完全に覆われているので、この電極から不純物が外方
拡散することはなくなり、基板表面の２層目の転送電極
の形成領域が汚染されることがなくなる。
第２図（ａ）〜（ｃ）は、本発明の他の実施例の工程順
を示す半導体装置の断面図であって、これらは、第１図
（ｂ）〜（ｄ）に示した各工程段階に相当している。こ
の実施例では、第１図（ｂ）に示す工程が終了した後に
、第２図（ａ）に示ずように、絶縁酸化膜５の上に、膜
厚数１００人の多結晶シリコン膜９を成長させる。以下
、４屑の膜をバターニングして１層目の転送電極を形成
し［第２図（ｂ）］、１層目の転送電極の側壁に側壁酸
化膜６を形成する［第２図（Ｃ）］。その後、要すれば
多結晶シリコン膜９をエッチング除去してから、第１図
（ｅ）、（ｆ）に示す先の実施例と同様の工程を行う。
を示す半導体装置の断面図であって、これらは、第１図
（ｂ）〜（ｄ）に示した各工程段階に相当している。こ
の実施例では、第１図（ｂ）に示す工程が終了した後に
、第２図（ａ）に示ずように、絶縁酸化膜５の上に、膜
厚数１００人の多結晶シリコン膜９を成長させる。以下
、４屑の膜をバターニングして１層目の転送電極を形成
し［第２図（ｂ）］、１層目の転送電極の側壁に側壁酸
化膜６を形成する［第２図（Ｃ）］。その後、要すれば
多結晶シリコン膜９をエッチング除去してから、第１図
（ｅ）、（ｆ）に示す先の実施例と同様の工程を行う。
本実施例においては、絶縁酸化膜５の上に多結晶シリコ
ン膜９を堆積することによって、側壁酸化膜６を異方性
エッチングにより形成する際に多結晶シリコンと酸化膜
のエッチングレートの差を利用して、２層目の転送電極
上のエッチングを多結晶シリコン膜９が露出しな状悪で
ほぼ終了させることができる。したがって、この実施例
によれは、側壁酸化膜６形成後の絶縁酸化ｐＡ５の膜厚
を精度良く制御することが可能になる。
ン膜９を堆積することによって、側壁酸化膜６を異方性
エッチングにより形成する際に多結晶シリコンと酸化膜
のエッチングレートの差を利用して、２層目の転送電極
上のエッチングを多結晶シリコン膜９が露出しな状悪で
ほぼ終了させることができる。したがって、この実施例
によれは、側壁酸化膜６形成後の絶縁酸化ｐＡ５の膜厚
を精度良く制御することが可能になる。
［発明の効果コ
以上説明したように本発明は、第１の多結晶シリコン膜
上に絶縁膜を形成した後エッチングして１層目の転送電
極を形成し、続いて側壁酸化膜を形成し、第２のゲート
酸化膜を成長させた後、２層目の転送電極を形成するも
のであるので、本発明によれば、第２のゲート酸化膜と
電極間絶縁膜の膜厚を独立に制御することができ、電極
間の絶縁性を高めるとともに蓄積・転送できる電荷量を
増加させることができる。
上に絶縁膜を形成した後エッチングして１層目の転送電
極を形成し、続いて側壁酸化膜を形成し、第２のゲート
酸化膜を成長させた後、２層目の転送電極を形成するも
のであるので、本発明によれば、第２のゲート酸化膜と
電極間絶縁膜の膜厚を独立に制御することができ、電極
間の絶縁性を高めるとともに蓄積・転送できる電荷量を
増加させることができる。
さらに、本発明によれば第２のゲート酸化膜を成長させ
る時、第１の多結晶シリコン膜中に導入した不純物が外
方拡散することがなくなるので、露出している２層目の
転送電極形成領域の基板表面に不純物が入り込み、電荷
転送不良を引き起こすことが防止される。
る時、第１の多結晶シリコン膜中に導入した不純物が外
方拡散することがなくなるので、露出している２層目の
転送電極形成領域の基板表面に不純物が入り込み、電荷
転送不良を引き起こすことが防止される。
第１図（ａ）〜（ｆ）、第２図くａ）〜くｃ）は、それ
ぞれ、本発明の実施例の工程順を示す半導体装置の断面
図、第３図（ａ＞〜（ｅ）は、従来例の工程順を示す半
導体装置の断面図である。 １ ・Ｐ型シリコン基板、 ２・ Ｎウェル、３・・
・第１のゲート酸化孜、 ４・・・第１の多結晶シリ
コン膜、 ５・・・絶縁酸化膜、 ６・・・側壁酸
化膜、 ７・・・第２のゲート酸化膜、 ８・・第
２の多結晶シリコン膜、 ９・・・多結晶シリコン膜
。
ぞれ、本発明の実施例の工程順を示す半導体装置の断面
図、第３図（ａ＞〜（ｅ）は、従来例の工程順を示す半
導体装置の断面図である。 １ ・Ｐ型シリコン基板、 ２・ Ｎウェル、３・・
・第１のゲート酸化孜、 ４・・・第１の多結晶シリ
コン膜、 ５・・・絶縁酸化膜、 ６・・・側壁酸
化膜、 ７・・・第２のゲート酸化膜、 ８・・第
２の多結晶シリコン膜、 ９・・・多結晶シリコン膜
。
Claims (1)
- 半導体基板上に順次第１のゲート酸化膜、多結晶シリコ
ン膜および絶縁膜を形成する工程と、これら三層の膜を
選択的にエッチングして第１層転送電極を形成する工程
と、前記第１層転送電極の側壁に側壁絶縁膜を形成する
工程と、前記半導体基板上に第２のゲート酸化膜を形成
する工程と、第２層転送電極を形成する工程とを具備す
ることを特徴とする電荷結合素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11346789A JPH02292834A (ja) | 1989-05-02 | 1989-05-02 | 電荷結合素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11346789A JPH02292834A (ja) | 1989-05-02 | 1989-05-02 | 電荷結合素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02292834A true JPH02292834A (ja) | 1990-12-04 |
Family
ID=14612989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11346789A Pending JPH02292834A (ja) | 1989-05-02 | 1989-05-02 | 電荷結合素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02292834A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858811A (en) * | 1994-11-28 | 1999-01-12 | Nec Corporation | Method for fabricating charge coupled device (CCD) as semiconductor device of MOS structure |
| WO2007086204A1 (en) * | 2006-01-30 | 2007-08-02 | Matsushita Electric Industrial Co., Ltd. | Double gate isolation structure for ccds and corresponding fabricating method |
-
1989
- 1989-05-02 JP JP11346789A patent/JPH02292834A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858811A (en) * | 1994-11-28 | 1999-01-12 | Nec Corporation | Method for fabricating charge coupled device (CCD) as semiconductor device of MOS structure |
| WO2007086204A1 (en) * | 2006-01-30 | 2007-08-02 | Matsushita Electric Industrial Co., Ltd. | Double gate isolation structure for ccds and corresponding fabricating method |
| US7964451B2 (en) | 2006-01-30 | 2011-06-21 | Panasonic Corporation | Solid state imaging device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02292834A (ja) | 電荷結合素子の製造方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPH02218136A (ja) | Ｍｏｓ半導体デバイス製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JP2603088B2 (ja) | 半導体装置 | |
| JPH0226061A (ja) | 半導体集積回路の製造方法 | |
| JPS61242080A (ja) | 半導体装置の製造方法 | |
| JP2867046B2 (ja) | 相補型絶縁ゲート電界効果トランジスタの製法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS635567A (ja) | 半導体装置の製造方法 | |
| JPH01135016A (ja) | 半導体装置の製造方法 | |
| JP2969722B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH02189937A (ja) | 電荷結合装置の製造方法 | |
| JPS58182874A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62219916A (ja) | 半導体装置の製造方法 | |
| JPS6331167A (ja) | 半導体装置の製造方法 | |
| JPH0494567A (ja) | 半導体装置の製造方法 | |
| JPS63126245A (ja) | 半導体装置 | |
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| JPH02292820A (ja) | 半導体装置の製造方法 | |
| JPS60217645A (ja) | 半導体装置の製造方法 | |
| JPS6297354A (ja) | 半導体装置の製造方法 | |
| JPS61147575A (ja) | 半導体装置の製造方法 | |
| JPH0283938A (ja) | 半導体装置の製造方法 | |
| JPS61242057A (ja) | 多結晶シリコン抵抗の製造方法 |