JP4929424B2 - 信号処理装置 - Google Patents

信号処理装置 Download PDF

Info

Publication number
JP4929424B2
JP4929424B2 JP2002533339A JP2002533339A JP4929424B2 JP 4929424 B2 JP4929424 B2 JP 4929424B2 JP 2002533339 A JP2002533339 A JP 2002533339A JP 2002533339 A JP2002533339 A JP 2002533339A JP 4929424 B2 JP4929424 B2 JP 4929424B2
Authority
JP
Japan
Prior art keywords
silicon nitride
layer
gate electrode
gate
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002533339A
Other languages
English (en)
Other versions
JP2004511098A (ja
Inventor
ヘマヌス エル ピーク
ジョリス ピー ヴィ マース
ダニエル ダブリュー イー ベルブグト
Original Assignee
テレダイン ダルサ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレダイン ダルサ インコーポレイテッド filed Critical テレダイン ダルサ インコーポレイテッド
Publication of JP2004511098A publication Critical patent/JP2004511098A/ja
Application granted granted Critical
Publication of JP4929424B2 publication Critical patent/JP4929424B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14806Structural or functional details thereof
    • H01L27/14812Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14831Area CCD imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、界面を具備するシリコン基体と、前記基体に形成されている並列チャネル領域と、前記界面と隣接している前記並列チャネル領域の領域を相互に分離しているチャネルストップ領域とを有する電荷結合画像センサであって、前記界面に、シリコン窒化物層(silicon nitride)で覆われているシリコン酸化物層(silicon oxide)から構成されるゲート絶縁体が設けられ、前記シリコン窒化物上に、前記チャネル領域と前記チャネルストップ領域とに交差して延在するように多結晶シリコン(polycrystalline silicon)のゲート電極が形成され、少なくともいくつかの前記ゲート電極にシリコン窒化物トップ層が設けられ、少なくともいくつかの前記ゲート電極は、前記ゲート電極が前記チャネルストップ領域と交差する位置における拡散窓に延在し、前記拡散窓が前記ゲート絶縁体のシリコン窒化物層において形成され、シリコン酸化物の絶縁層が全てのゲート電極上に設けられ、前記絶縁層の上に、前記絶縁層に形成されるコンタクト窓であって前記ゲート電極が前記コンタクト窓の内側で露出されているコンタクト窓のパターンに延在する、前記チャネルストップ領域上に位置される多結晶シリコンの並列の電極が形成される電荷結合画像センサに関する。
【0002】
テレビ画像又はディジタル写真を記録するために使用され得るこのような画像センサは実際数百万画素を有している。各画素は、いくつかの、通常四つの並列ゲート電極下に延在する一部のチャネル領域によって形成される。前記ゲート電極は四つの並列の電極G1,G2,G3、及びG4を一つのグループとして構成される。これらのグループのうちの前記ゲート電極G1は相互に接続され、同様にゲート電極G2,G3、及びG4も相互に接続される。画像記録中、ゲート電極に電圧が印加されると電荷は画素中に保存される。適切なクロックパルスをゲート電極に継続的に入力することによって、このように集められた電荷パケットはチャネル領域を通って、シリコン基体上に集積されている読み出しレジスタに転送される。厚さが薄く幅の狭い多結晶ゲート電極の長さは比較的長い。その結果、電気抵抗は比較的高くなる。このため、ゲート電極に対して交差して延在する多結晶シリコンの並列の電極が適用される。前記並列の電極はパターンに応じてゲート電極にコンタクトする。前記並列の電極は四つの並列の電極S1,S2,S3、及びS4を一つのグループとしても構成される。並列の電極S1,S2,S3、及びS4はそれからゲート電極G1,G2,G3、及びG4にそれぞれ接続される。並列の電極の抵抗を下げるために、チタニウム層(titanium)、チタニウム窒化物層(titanium nitride)、及びタングステン(tungsten)層から構成されるトップ層が前記並列の電極に設けられてもよい。
【0003】
【従来の技術】
H.L.ピークらは、1999年発行のIEDMテクノロジダイジェストの871頁に記載の文献“CCD画像用低電流二層膜多結晶シリコンFT技術(A Low Current Double Membrane Poly−Si FT Technology for CCD Imagers)”の中で、特に図5及び関連した記載において、多結晶シリコンの二つの層にゲート電極が形成される、冒頭の段落内に記載の型式の画像センサを開示している。ゲート電極の第一の系を形成するいくつかのゲート電極は多結晶シリコンの第一の層において形成される。シリコン窒化物トップ層がこの第一の系に設けられる。その後、多結晶シリコンの第二の層おいてこれらのゲート電極の間にゲート電極の第二の系が形成される。この系にシリコン窒化物トップ層は設けられない。第一の系のゲート電極は、該ゲート電極がチャネルストップ領域と交差する位置におけるゲート絶縁体のシリコン窒化物層において形成される拡散窓へ延在する。シリコン窒化物の連続した層は第二の系のゲート電極下に位置される。前記拡散窓は水素中の熱処理によってシリコン基体とゲート絶縁体との間の界面状態の不活性化を可能にするために設けられる。このような熱処理において、水素は容易に多結晶シリコン及びシリコン酸化物を通って拡散するが、シリコン窒化物は水素を通さない。しかし、水素はゲート絶縁体のシリコン酸化体層を通過することができ、それ故に水素を通さないシリコン窒化物層において設けられる拡散窓を通って前記界面状態に達する。
【0004】
上述の事項は、前記界面状態のこのような不活性化が常に所望の結果をもたらすとは限らないことを示している。これは、拡散窓が下に形成される第一の系のゲート電極に水素は常に達することができるとは限らないという事実に起因するということが分かった。多結晶シリコンにおいて水素の拡散は結晶粒界に沿って発生する。比較的低濃度で浅くドーピングされたゲート電極において、ゲート絶縁体のシリコン酸化物層における拡散窓を通る水素の拡散を可能とするには十分な結晶粒界が存在する。比較的高濃度で深くドーピングされた並列の電極の形成の間に、コンタクト窓に大きなシリコン結晶が形成され得る。ゲート電極の第一の系のシリコン窒化物トップ層を通してエッチングされたコンタクト窓において、前記大きなシリコン結晶はシリコン窒化物トップ層における開口部を閉じることが可能である。その結果、シリコン窒化物トップ層における開口部の内側に粒界が存在しないので、水素の輸送が阻止される。センサの動作の間、ダイヤモンド形状の画像誤りが発生する。前記画像誤りを防止するために、シリコン酸化物層を堆積させる前にゲート電極の第一の系からシリコン窒化物トップ層を除去することが提案されている。
【0005】
この手段の欠点は、このセンサの感光度はシリコン窒化物トップ層が除去されなかったセンサの感光度よりも小さいことにある。シリコン酸化物層の下のシリコン窒化物層は光の反射を防止し得る。これにより、感光度は最大20%まで増加することが可能である。
【0006】
【発明が解決しようとする課題】
本発明の目的は、なかんずく前記欠点が排除されたセンサを提供することにある。
【0007】
【課題を解決するための手段】
これを達成するために、冒頭の段落で言及された画像センサは、いくつかのゲート電極上に存在するシリコン窒化物トップ層に窓が形成される本発明に従って特徴付けられ、前記窓はゲート絶縁体のシリコン窒化物層における拡散窓に揃って並んでおり、いくつかの前記窓は多結晶シリコンの並列の電極が延在するコンタクト窓の部分を形成し、一方他の窓は絶縁層のシリコン酸化物で満たされる。
【0008】
多結晶シリコンの並列の電極が延在するコンタクト窓の部分を形成する窓はシリコン結晶によって水素の輸送に対して閉じた状態となり得る。他の窓は絶縁層のシリコン酸化物で満たされ、水素に対して“開口”した状態を保つであろう。水素はこれらの“開口”窓におけるシリコン酸化物を通ってゲート電極に達することが可能であり、続いて直下にある拡散窓を通ってゲート絶縁体のシリコン酸化物層に達することが可能である。“開口”窓はチャネルストップ領域上、従って実際の画素の間に構成される。驚くべきことに、シリコン窒化物トップ層において画素の間に比較的小さな“開口”窓を設けることにより、画像センサの感光度に悪影響を及ぼすことなく前記ダイヤモンド形状の画像誤りが防止されることが可能であることが分かった。
【0009】
前記拡散窓に延在するゲート電極とは別に、シリコン窒化物トップ層も設けられるゲート絶縁体上に他のゲート電極が存在する場合、ずっと良好な感光度が得られる。
【0010】
技術的見地からすると、ゲート電極がチャネルストップ領域と交差する位置における他のゲート電極上に存在するシリコン窒化物トップ層においても窓が形成される場合、有利となる。シリコン酸化物の前記絶縁層が堆積される前にこれらの窓は形成される。この手段により、全てのゲート電極に対する全てのコンタクトホールは一つのプロセス段階において形成されることが可能となる。コンタクトホールはシリコン酸化物におけるエッチングによって全て形成されるので、あるコンタクトホールを形成するための、シリコン酸化物及びシリコン窒化物におけるエッチングと、他のコンタクトホールを形成するためだけの、シリコン酸化物におけるエッチングとはもはや必要とされなくなる。
【0011】
簡単な高感光度画像センサにおいて、並置された、均等な厚さの多結晶シリコンのストリップによってゲート電極は形成される。該ストリップには、シリコン窒化物トップ層が上側に設けられ、多結晶シリコンの熱酸化によって形成されるシリコン酸化物層が側面に設けられる。多結晶シリコンの一つの非常に薄い堆積層においてゲート電極は形成されることが可能であり、その結果として、画像記録中の光損失が最小限にまで低減される。更に、全てのゲート電極にシリコン窒化物トップ層が設けられるので光反射が抑制される。このような画像センサは、ゲート電極上に存在するシリコン窒化物トップ層において上記の窓がない場合、十分に動作しないことが分かった。このことは、画像記録中に上述のダイヤモンド形状の画像誤りが発生するという事実に帰され得る。水素を使用する上述の界面状態の不活性化は起こり得ない。水素はゲート電極のシリコン酸化物端部を通り抜けることができ、これらの電極及び拡散窓を介してゲート絶縁体のシリコン酸化物層に達することができることが予想されるであろう。しかし、実際はそうならない。多結晶シリコンを水蒸気中で加熱することによって非常に薄いゲート電極の側面にシリコン酸化物を形成する従来手法において、非常に高いシリコン窒化物の含有量を持つ層がシリコン酸化物の下に形成されるためである。これは通例“ホワイトリボン効果(white ribbon effect)”と呼ばれている。このように形成された層は水素の輸送を抑制する。ゲート電極上に存在するシリコン窒化物トップ層における窓によって不活性化は可能となる。
【0012】
ゲート電極がチャネルストップ領域と交差する位置において、全てのゲート電極が、ゲート絶縁体のシリコン窒化物層において形成される拡散窓に延在する場合、及び特にゲート絶縁体のシリコン窒化物層における拡散窓に揃って並んでいる窓が全てのゲート電極上のシリコン窒化物トップ層においても形成される場合、水素を使用する最適な不活性化が達成される。
【0013】
【発明の実施の形態】
本発明のこれら及び他の態様は、以下に記載された実施例から明らかであり、これらの実施例を参照して説明される。
【0014】
図1は電荷結合画像センサの平面図であり、図2から4は図1において線分A−A、B−B及びC−C上でそれぞれ見られる電荷結合画像センサの断面図である。該電荷結合画像センサは界面2を具備するシリコン基体1、この基体に形成される並列チャネル領域12、及び前記界面に隣接している並列チャネル領域12のチャネル領域を相互に分離するチャネルストップ領域16を有している。シリコン窒化物層4で覆われているシリコン酸化物層3から構成されているゲート絶縁体3及び4が前記界面2に設けられている。チャネル領域12とチャネルストップ領域16とに交差して延在する多結晶シリコンのゲート電極18及び21がゲート絶縁体3及び4の上に形成される。少なくともいくつかのゲート電極18及び21、この場合ゲート電極18にシリコン窒化物トップ層20が設けられ、該ゲート電極18はゲート電極がチャネルストップ領域16と交差する位置において、ゲート絶縁体3及び4のうちのシリコン窒化物層4において形成される拡散窓17に延在する。シリコン酸化物層19はトップ層20とゲート電極18との間にも延在する。この例において、ゲート電極21はシリコン窒化物トップ層20の上に位置され、これらのゲート電極21はシリコン酸化物層22でも覆われている。
【0015】
ゲート電極18及び21が内側に露出されている、絶縁層に形成されるコンタクト窓25及び26のパターンに延在する、チャネルストップ領域5の上に位置される多結晶シリコン並列の電極27が形成されるシリコン酸化物24の絶縁層が全てのゲート電極18及び21に設けられる。
【0016】
テレビ画像又はディジタル写真を記録するために使用され得るこの画像センサは数百万画素を有している。四つの並列ゲート電極18及び21の下に位置されるチャネル領域12の一部分によって各画素は形成される。図1に示されているゲート電極はそれから四つの並列の電極G1,G2,G3、及びG4を一つのグループとして構成される。平面図の外側で、これらのグループのうちのゲート電極G1は相互に接続され、同様にゲート電極G2、G3,及びG4も相互に接続される。画像記録中、電圧がゲート電極に印加されると電荷が画素中に保存される。ゲート電極にクロックパルスを連続的に入力することによって、このように集められた電荷パケットはチャネル領域を通ってシリコン基体上に集積されている読み出しレジスタに輸送される。
【0017】
薄くて幅の狭い多結晶ゲート電極18及び21は数mmの比較的長い長さを持っている。その結果として、該電極は比較的高い電気抵抗を示す。このため、ゲート電極18と21とに交差して延在する多結晶シリコンの並列の電極27が適用されている。並列の電極27はパターンに応じてゲート電極にコンタクトしている。図1に示されているように、前記並列の電極は四つの並列の電極S1,S2,S3、及びS4を一つのグループとしても構成される。並列の電極S1,S2,S3、及びS4はゲート電極G1,G2,G3、及びG4にそれぞれ接続される。並列の電極の抵抗を下げるために、チタニウム層、チタニウム窒化物層、及びタングステン層から構成される、示されていないトップ層が該並列の電極に従来手法で追加として設けられてもよい。
【0018】
図5から14は上記の画像センサの第一の例の製造におけるいくつかの段階の断面図である。界面2を有する、n型ドーピングされたシリコン基体1から始められている。図5に示されているように、まずゲート絶縁体3及び4がシリコン基体1の界面2の上に形成される。第一の段階において、シリコン界面2の熱酸化によって約60nm厚のシリコン酸化物層3が従来手法で形成される。その後、従来のLPCVD(Low Pressure Chemical Vapor Deposition(減圧化学的蒸着法))プロセスによって、約75nm厚のシリコン窒化物層4がその上に堆積される。
【0019】
図5から9に示されている次のプロセス段階は図1における線分C−C上で見られる断面図に関する。
【0020】
ゲート絶縁体3及び4が形成された後、界面2に隣接するようにp型ドーピングされた区域(通例p型ウェル(p−wells)と称される)が形成される。実際には、以下記載される実際のセンサのためのp型ウェルとは別に、読み出しレジスタ及び信号増幅器のような、センサ内に集積されるべき電子回路のためのp型ウェルもシリコン基体1の上に形成される。実際のセンサのためのp型ウェルを形成するために、図5に示されているように、平面図と交差して延在するフォトレジスト6のストリップを含むフォトレジストマスク5が界面2の上に形成される。その後、破線7によって示されているボロンイオンが注入される。フォトレジストマスク5の除去後、熱処理が施され、図6に示されているp型ウェル8の形成がもたらされる。形成されるべきチャネル領域12の位置において、形成されるべきチャネルストップ領域16の位置における厚さより薄い厚さを持つp型ウェルが形成される態様で、注入されたイオンはシリコン基体内に拡散する。
【0021】
図7に示されているように、p型ウェル8の形成後、平面図と交差して延在するフォトレジスト10のストリップを持つフォトレジストマスク9がゲート絶縁体3及び4の上に形成される。このフォトレジストマスク9は、p型ウェル8内に形成されるべきn型チャネルを規定するために使用される。フォトレジストマスク9の形成後、破線11によって示されている燐イオンがシリコン基体1内に注入される。フォトレジストマスク9の除去後、熱処理が施され、図8に示されている約2μm幅のn型チャネル領域12が形成される。これらのチャネルの下の中央部に、より薄い厚さのp型ウェル8を見ることができる。
【0022】
n型チャネル12の形成後、図8に示されるように、平面図と交差して延在するフォトレジスト14のストリップを有する次のフォトレジストマスク13がゲート絶縁体3及び4の上に形成される。フォトレジストマスク14は、p型ウェル8において、n型チャネル12を相互に分離するチャネルストップ領域を規定するために使用される。フォトレジストマスク13の形成後、破線15によって示されているボロンイオンがシリコン基体1内に注入される。該フォトレジストマスクの除去後、熱処理が施され、図9に示されている約1μm幅のp型チャネルストップ領域16の形成がもたらされる。
【0023】
図10から14に示されている、後続するプロセス段階に対して、図1において線分A−A上で見られる断面図が参照される。
【0024】
半導体領域8、12、及び16の形成後、約0.5μmの長さと幅とを持つ開口部17(以下拡散窓と称される)がゲート絶縁体3及び4のうちのシリコン窒化物層4においてエッチングされる。これらの拡散窓17により、水素はゲート絶縁体3及び4のうちのシリコン酸化物層3に拡散することが可能となる。これらの開口部は、形成されるべきゲート電極18とチャネルストップ領域16とが交差している箇所に位置される。その後、燐イオン注入によって原子約5×1019個/ccの濃度のn型ドーピングが施されている約140nm厚の多結晶シリコン層が堆積される。チャネルストップ領域16と交差して延在するストリップ18はこの層において従来手法でエッチングされる。熱酸化によってシリコン酸化物層19が前記ストリップに設けられる。絶縁層19が設けられている約0.8μm幅のゲート電極18の第一の系はこのように形成される。ゲート電極18は、ゲート絶縁体3及び4のうちのシリコン窒化物層4において形成される拡散窓17に延在する。ゲート電極18は約60nmの厚さを持ち、絶縁層19は約150nmの厚さを持つ。
【0025】
その後、全体が約30nm厚のシリコン窒化物トップ層20で覆われる。ここでも燐イオン注入によって原子約5×1019個/ccの濃度を持つn型ドーピングが施される約140nm厚の第二の多結晶シリコン層はその上に堆積される。この層において、約50nm厚のシリコン酸化物層22が設けられている、約0.8μm幅かつ約60nm厚のゲート電極21の第二の系はゲート電極18の間に形成される。これらの電極21はシリコン窒化物トップ層20の上に位置される。
【0026】
図13に示されているように、約0.5μmの長さと幅とを持つ窓23がシリコン窒化物トップ層20に形成される。これらの窓はチャネルストップ領域16とゲート電極18とが交差している箇所に位置される。
【0027】
その後、約500nm厚のシリコン酸化物層24が、このように形成されるゲート電極18及び21の上に堆積され、コンタクト窓25が前記シリコン酸化物層に従来手法で形成され、いくつかの前記ゲート電極18の上のいくつかの前記コンタクト窓25がトップ層20に形成される窓23に揃って配置される。この場合、これは一つおきにゲート電極18に適用される。続いて、約500nm厚の多結晶シリコン層がシリコン酸化物層24の上に堆積され、堆積プロセスの間にコンタクト窓25において前記多結晶シリコン層が燐原子約1021個/ccで高濃度にn型ドーピングされる。図2、3、及び4に示されているように、この層において多結晶シリコンの約0.8μm幅の並列の電極27の系が従来手法で形成される。これらの並列の電極26はチャネルストップ領域16の上に延在し、パターンに応じて、ゲート電極18及び21と、コンタクト窓25におけるゲート電極18と、コンタクト窓26におけるゲート電極21とにコンタクトする。
【0028】
ゲート絶縁体3及び4のうちのシリコン窒化物層4における拡散窓17に揃って配置され、いくつかのゲート電極18の上に存在するシリコン窒化物トップ層20において形成されるいくつかの窓23は、多結晶シリコン並列の電極27が延在するコンタクト窓25の部分を形成する。一方、他のコンタクト窓25は絶縁層24のシリコン酸化物で満たされる。並列の電極27の多結晶シリコン層のシリコン結晶によってコンタクト窓25の部分を形成する窓23は水素の輸送に対して閉じた状態となっていてもよい。シリコン酸化物絶縁層のうちのシリコン酸化物で満たされる他の窓は水素に対して“開口” した状態を保つであろう。水素はこれらの“開口”窓におけるシリコン酸化物を通ってゲート電極18に達することが可能であり、ゲート電極の下に存在する拡散窓17を通ってゲート絶縁体3及び4のうちのシリコン酸化物層3に達することが可能である。“開口”窓はチャネルストップ領域16の上、従って実際の画素の間に設けられる。それによって、チャネル領域12のシリコンとゲート絶縁体3及び4との間の境界に近接する界面状態は水素中の熱処理によって不活性化されることが可能である。さもないとセンサを使用することによってダイヤモンド形状の画像誤りがもたらされるかもしれない。シリコン窒化物トップ層20において実際の画素の間に比較的小さな“開口”窓を設けることによって、画像センサの感光度に悪影響を及ぼすことなくダイヤモンド形状の画像誤りは防止されることが可能である。
【0029】
多結晶シリコンにおける水素の拡散は結晶粒界に沿って発生する。比較的低濃度で浅くドーピングされたゲート電極18において、窓17を通ってゲート絶縁体のシリコン酸化物層3に達する水素の拡散を可能にするには十分な結晶粒界が存在する。比較的高濃度で深くドーピングされた並列の電極27の形成の間に、コンタクト窓25に大きなシリコン結晶が形成され得る。ゲート電極の第一の系のシリコン窒化物トップ層を通してエッチングされたコンタクト窓25において、前記シリコン結晶はシリコン窒化物トップ層における開口部23を閉じることが可能である。
【0030】
図15及び16は、シリコン窒化物層28が全てのゲート電極18及び21に設けられている画像センサの第二の実施例を示している。これにより感光度の更なる向上がもたらされる。前記拡散窓17に延在するゲート電極18とは別に、シリコン窒化物トップ層28がゲート電極21にも設けられる。
【0031】
このセンサを製造する場合において、図12に示されているような状態から始められる。エッチングによって、まずゲート電極18の上のシリコン酸化物層19からシリコン窒化物トップ層20が除去される。その後、ゲート電極18からシリコン酸化物層19が除去され、ゲート電極21からシリコン酸化物層22が除去される。図15に示されているように、このように露出されたゲート電極18及び21の上にシリコン窒化物層28が堆積される。この層において、窓23がゲート電極18の上に形成される。その後、このように形成された構造上に絶縁層24及び並列の電極27が形成され得る。しかし、技術的見地からすると、シリコン窒化物トップ層28において、窓28とは別に、窓29はこれらのゲート電極がチャネルストップ領域16と交差する位置における他のゲート電極21の上においても形成される場合、より簡単となる。シリコン酸化物絶縁層24が堆積される前に窓28及び29は形成される。この手段により、全てのゲート電極18及び21に対する全てのコンタクトホール25及び26は一つのプロセス段階において形成されることが可能となる。コンタクトホール25及び26はシリコン酸化物におけるエッチングによって全て形成されることが可能なので、いくつかのコンタクトホールを形成するための、シリコン酸化物及びシリコン窒化物におけるエッチングと、更なる他のコンタクトホールを形成するための、シリコン窒化物におけるエッチングとはもはや必要でなくなる。
【0032】
図17から21は簡単で非常に感光度の高い画像センサの製造プロセスにおけるいくつかの段階を断面図に示しており、図10に示されている状態が開始時点とみなされている。約50nm厚の多結晶シリコン層30がこの構造上に堆積され、この層はその後約40nm厚のシリコン窒化物層31で覆われる。その後、ゲート電極32が層30と31との両方において従来手法で形成される。このセンサのゲート電極32は、並置された、均等な厚さの多結晶シリコン33のストリップによってこのように形成される。該ストリップには、シリコン窒化物トップ層34が上側に設けられる。多結晶シリコンの熱酸化によって形成されるシリコン酸化物層35が従来手法すなわち水蒸気中の加熱によってゲート電極32の側面に設けられる。多結晶シリコンの非常に薄い堆積層(この場合50nm)においてゲート電極は形成されることが可能であり、そのために画像記録中の光損失が最小限にまで低減される。更に、全てのゲート電極32にシリコン窒化物トップ層34が設けられ、それによって光反射が抑制される。
【0033】
上記のセンサにおける場合、ゲート電極32とチャネルストップ領域16とが交差している位置におけるトップ層34において窓36は形成される。その後、約500nm厚のシリコン酸化物層24が堆積され、コンタクト窓26がエッチングされ、並列の電極27が形成される。ゲート電極32の上のシリコン窒化物トップ層34における窓36がない場合、センサは適切に機能せず、その結果として画像記録中に上述のダイヤモンド形状の画像誤りが発生するかもしれない。水素を使用する上述の界面状態の不活性化は不可能となる。水素はゲート電極32のシリコン酸化物35の端部を通り抜けることができ、これらの電極及び拡散窓17を介してゲート絶縁体のシリコン酸化物層に達することができることが予想されるであろう。しかし、こうならないことが分かった。水蒸気中の熱処理によって非常に薄いゲート電極の側面にシリコン酸化物を形成する従来手法において、ゲート電極33の多結晶シリコンと、シリコン窒化物層34の下かつシリコン窒化物層4の上のシリコン酸化物35との間にシリコン窒化物のいわゆる“ホワイトリボン”が形成される。ゲート電極33の多結晶シリコン層は非常に薄いため、ゲート電極の側面は水素に対して閉じた状態となる。ゲート電極32の上に存在するシリコン窒化物トップ層34における窓17を形成することによって不活性化は可能となる。
【0034】
図22は図21に示されているセンサの変形例の断面図である。このセンサにおいて、窓17はゲート電極33とチャネルストップ領域16とが交差している全ての箇所におけるゲート絶縁体3及び4のうちのシリコン窒化物層4においてエッチングされ、ゲート絶縁体3及び4のうちのシリコン窒化物層4における拡散窓17に揃って並んでいる窓36が全てのゲート電極33の上のシリコン窒化物トップ層34において形成される。この態様において、最適な水素による不活性化が達成されることが可能である。
【図面の簡単な説明】
【図1】 本発明による画像センサの第一の例の一部分の平面図を示す。
【図2】 線分A−A、B−B及びC−C上でそれぞれ見られる、図1に示されている画像センサのいくつかのうちの1つの断面図を示す。
【図3】 線分A−A、B−B及びC−C上でそれぞれ見られる、図1に示されている画像センサのいくつかのうちの他の断面図を示す。
【図4】 線分A−A、B−B及びC−C上でそれぞれ見られる、図1に示されている画像センサのいくつかの他の断面図を示す。
【図5】 図1に示されている画像センサの製造におけるいくつかの段階のうちの一つの断面図を示す。
【図6】 図1に示されている画像センサの製造におけるいくつかの段階のうちの他の断面図を示す。
【図7】 図1に示されている画像センサの製造におけるいくつかの段階のうちの他の断面図を示す。
【図8】 図1に示されている画像センサの製造におけるいくつかの段階のうちの他の断面図を示す。
【図9】 図1に示されている画像センサの製造におけるいくつかの段階のうちの他の断面図を示す。
【図10】 図1に示されている画像センサの製造におけるいくつかの段階のうちの他の断面図を示す。
【図11】 図1に示されている画像センサの製造におけるいくつかの段階のうちの他の断面図を示す。
【図12】 図1に示されている画像センサの製造におけるいくつかの段階のうちの他の断面図を示す。
【図13】 図1に示されている画像センサの製造におけるいくつかの段階のうちの他の断面図を示す。
【図14】 図1に示されている画像センサの製造におけるいくつかの段階のうちの他の断面図を示す。
【図15】 本発明による画像センサの第二の実施例の製造におけるいくつかの段階のうちの一つの断面図を示す。
【図16】 本発明による画像センサの第二の実施例の製造におけるいくつかの段階のうちの他の断面図を示す。
【図17】 本発明による画像センサの第三の実施例の製造におけるいくつかの段階のうちの1つの断面図を示す。
【図18】 本発明による画像センサの第三の実施例の製造におけるいくつかの段階のうちの他の断面図を示す。
【図19】 本発明による画像センサの第三の実施例の製造におけるいくつかの段階のうちの他の断面図を示す。
【図20】 本発明による画像センサの第三の実施例の製造におけるいくつかの段階のうちの他の断面図を示す。
【図21】 本発明による画像センサの第三の実施例の製造におけるいくつかの段階のうちの他の断面図を示す。
【図22】 本発明による画像センサの第四の実施例の断面図を示す。

Claims (6)

  1. 界面を具備するシリコン基体と、前記基体に形成されている並列チャネル領域と、前記界面と隣接している前記並列チャネル領域の領域を相互に分離しているチャネルストップ領域とを有する電荷結合画像センサであって、前記界面に、シリコン窒化物層で覆われているシリコン酸化物層から構成されるゲート絶縁体が設けられ、前記シリコン窒化物上に、前記チャネル領域と前記チャネルストップ領域とに交差して延在するように多結晶シリコンのゲート電極が形成され、少なくともいくつかの前記ゲート電極にシリコン窒化物トップ層が設けられ、少なくともいくつかの前記ゲート電極は、前記ゲート電極が前記チャネルストップ領域と交差する位置における拡散窓に延在し、前記拡散窓が前記ゲート絶縁体の前記シリコン窒化物層において形成され、シリコン酸化物の絶縁層が全ての前記ゲート電極上に設けられ、前記絶縁層の上に、前記絶縁層に形成されるコンタクト窓であって前記ゲート電極が前記コンタクト窓の内側で露出されているコンタクト窓のパターンに延在する、前記チャネルストップ領域上に位置される多結晶シリコンの並列の電極が形成される電荷結合画像センサにおいて、窓がいくつかのゲート電極上に存在する前記シリコン窒化物トップ層において形成され、前記窓が前記ゲート絶縁体の前記シリコン窒化物層における前記拡散窓に揃って並んでおり、いくつかの前記窓が多結晶シリコンの前記並列の電極が延在する前記コンタクト窓の部分を形成し、一方他の前記窓が前記絶縁層の前記シリコン酸化物で満たされることを特徴とする電荷結合画像センサ。
  2. 前記拡散窓に延在する前記ゲート電極とは別に、シリコン窒化物トップ層も設けられる前記ゲート絶縁体上に他のゲート電極が存在することを特徴とする請求項1に記載の画像センサ。
  3. 前記ゲート電極が前記チャネルストップ領域と交差する位置における他の前記ゲート電極上に存在する前記シリコン窒化物トップ層にも窓が形成されることを特徴とする請求項2に記載の画像センサ。
  4. シリコン窒化物トップ層が上側に設けられ、多結晶シリコンの熱酸化によって形成されるシリコン酸化物層が側面に設けられる、並置された、均等な厚さの、多結晶シリコンのストリップによって前記ゲート電極が形成されることを特徴とする請求項1に記載の画像センサ。
  5. 前記ゲート電極が前記チャネルストップ領域と交差する位置において全ての前記ゲート電極は、前記ゲート絶縁体の前記シリコン窒化物層において形成される前記拡散窓に延在することを特徴とする請求項4に記載の画像センサ。
  6. 窓が全ての前記ゲート電極上の前記シリコン窒化物トップ層において形成され、前記窓が前記ゲート絶縁体の前記シリコン窒化物層における前記拡散窓に揃って並んでいることを特徴とする請求項5に記載の画像センサ。
JP2002533339A 2000-10-04 2001-09-28 信号処理装置 Expired - Fee Related JP4929424B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00203460.1 2000-10-04
EP00203460 2000-10-04
PCT/EP2001/011307 WO2002029852A2 (en) 2000-10-04 2001-09-28 Charge-coupled image sensor comprising gate electrodes interconnected by shunt electrodes

Publications (2)

Publication Number Publication Date
JP2004511098A JP2004511098A (ja) 2004-04-08
JP4929424B2 true JP4929424B2 (ja) 2012-05-09

Family

ID=8172106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002533339A Expired - Fee Related JP4929424B2 (ja) 2000-10-04 2001-09-28 信号処理装置

Country Status (5)

Country Link
US (1) US6597024B2 (ja)
EP (1) EP1323184B1 (ja)
JP (1) JP4929424B2 (ja)
DE (1) DE60129233T2 (ja)
WO (1) WO2002029852A2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905608B1 (en) * 2017-01-11 2018-02-27 Semiconductor Components Industries, Llc EMCCD image sensor with stable charge multiplication gain
US10468413B2 (en) * 2018-04-06 2019-11-05 Sandisk Technologies Llc Method for forming hydrogen-passivated semiconductor channels in a three-dimensional memory device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652339A (en) * 1986-02-24 1987-03-24 The United States Of America As Represented By The Secretary Of The Air Force CCD gate definition process
JPH0637297A (ja) * 1992-07-16 1994-02-10 Nec Corp 固体撮像装置およびその駆動方法
JP3119586B2 (ja) * 1996-06-28 2000-12-25 日本電気株式会社 電荷転送装置及びその製造方法
KR19990067469A (ko) * 1996-09-10 1999-08-16 요트.게.아. 롤페즈 전하 결합 소자 및 그 제조 방법
US5804845A (en) * 1996-10-08 1998-09-08 Eastman Kodak Company Image sensor having ITO electrodes with an ONO layer
JP3070513B2 (ja) * 1997-04-07 2000-07-31 日本電気株式会社 固体撮像素子及びその製造方法
JPH10321837A (ja) * 1997-05-21 1998-12-04 Sony Corp Ccd転送レジスタ
JPH1126746A (ja) * 1997-07-08 1999-01-29 Sony Corp 固体撮像装置
JP3180742B2 (ja) * 1997-11-14 2001-06-25 日本電気株式会社 Ccd型固体撮像装置及びその製造方法

Also Published As

Publication number Publication date
WO2002029852A2 (en) 2002-04-11
JP2004511098A (ja) 2004-04-08
EP1323184B1 (en) 2007-07-04
US6597024B2 (en) 2003-07-22
WO2002029852A3 (en) 2002-09-19
DE60129233D1 (de) 2007-08-16
US20020063786A1 (en) 2002-05-30
EP1323184A2 (en) 2003-07-02
DE60129233T2 (de) 2008-03-13

Similar Documents

Publication Publication Date Title
JP2970307B2 (ja) 固体撮像装置の製造方法
JP2733909B2 (ja) 薄膜トランジスタ及びその製造方法
JP2000500296A (ja) 電荷結合素子及びそのような素子を製造する方法
JPS5878466A (ja) 低容量電界効果型トランジスタ
JP4929424B2 (ja) 信号処理装置
JP2002170941A (ja) 半導体装置及びその製造方法
US6690070B2 (en) Insulated gate semiconductor device and its manufacturing method
US6995349B2 (en) Solid-state image pickup device and method for manufacturing the same
JPH07183248A (ja) 半導体装置の製造方法
JPS62229880A (ja) 半導体装置及びその製造方法
US6563179B2 (en) MOS transistor and method for producing the transistor
JPH10125892A (ja) 固体撮像素子の製造方法
JPH09116150A (ja) Gold構造を持つ半導体装置及びその製造方法
JPH05182992A (ja) 固体撮像素子の製造方法
KR0185636B1 (ko) 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법
JPH01260857A (ja) 半導体素子およびその製造方法
JP2669399B2 (ja) 半導体装置及びその製造方法
JP3669200B2 (ja) 半導体装置の製造方法
JPH06196497A (ja) 半導体装置の製造方法
KR0161924B1 (ko) 박막트랜지스터 제조방법
JPH03181139A (ja) 電荷転送装置およびその製造方法
JPH06232251A (ja) 分離領域およびその形成方法
JP2003037081A (ja) 電極構造およびその製造方法
JPH04165629A (ja) Mos型半導体装置
JPH04207077A (ja) 固体撮像素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees