KR19990075634A - 반도체장치의 트렌지스터 제조방법 - Google Patents
반도체장치의 트렌지스터 제조방법 Download PDFInfo
- Publication number
- KR19990075634A KR19990075634A KR1019980009953A KR19980009953A KR19990075634A KR 19990075634 A KR19990075634 A KR 19990075634A KR 1019980009953 A KR1019980009953 A KR 1019980009953A KR 19980009953 A KR19980009953 A KR 19980009953A KR 19990075634 A KR19990075634 A KR 19990075634A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- forming
- insulating film
- layer
- conductive layer
- Prior art date
Links
Abstract
본 발명은 반도체장치의 트렌지스터 제조방법에 관한 것으로서 특히, 측벽(sidewall spacer)형성을 생략하고 엘디디 영역의 형성을 경사이온주입(tilited ion implantation)을 실시하여 공정의 단순화와 함께 기판표면의 손상을 줄이도록한 반도체장치의 엘디디(lightly doped drain) 모스트렌지스터(MOS transistor) 제조방법에 관한 것이다.
본 발명은 제 1 도전형 반도체기판 표면에 제 1 절연막을 형성하는 단계와, 제 1 절연막 위에 제 1 도전층을 형성하는 단계와, 제 1 도전층 위에 제 2 절연막을 형성하는 단계와, 게이트를 패터닝하기 위하여 제 2 절연막과 제 1 도전층의 소정부분을 게이트의 상단 길이가 게이트의 하단 길이 보다 짧도록 제거하여 잔류한 제 1 도전층으로 이루어진 게이트를 정의하는 단계와, 게이트의 하단을 마스크로 이용하는 이온주입을 실시하여 기판 소정 부위에 저농도 제 2 도전형 불순물매몰층을 형성하는 단계와, 잔류한 제 2 도전층을 마스크로 이용하여 저농도 불순물 매몰층 보다 짧은 길이를 갖는 고농도 제 2 도전형 불순물 매몰층을 형성하는 단계로 이루어진 공정을 구비한다.
Description
본 발명은 반도체장치의 트렌지스터 제조방법에 관한 것으로서 특히, 측벽(sidewall spacer)형성을 생략하고 엘디디 영역의 형성을 경사이온주입(tilited ion implantation)을 실시하여 공정의 단순화와 함께 기판표면의 손상을 줄이도록한 반도체장치의 엘디디(lightly doped drain) 모스트렌지스터(MOS transistor) 제조방법에 관한 것이다.
일반적으로 알려진 바와 같이 게이트와 소스 및 드레인으로 이루어진 트렌지스터의 동작특성은 게이트에 문턱전압 이상의 전압이 인가되면 드레인 과 소스 사이에는 채널이 형성되어 그 채널을 통해 드레인과 소스 사이에 전류가 흐르게 된다. 이러한 스위칭 역할이 트렌지스터의 대표적인 동작이라 할 수 있다. 반도체장치가 고집적화 됨에 따라 각각의 셀은 미세해져 내부의 전계 강도가 증가된다. 이러한 전계 강도의 증가는 소자 동작시 드레인 부근의 공핍층에서 채널영역의 캐리어를 가속시켜 게이트산화막으로 주입시키는 핫-캐리어 효과(hot-carrier effect)를 일으킨다. 게이트산화막에 주입된 캐리어는 반도체기판과 게이트산화막의 계면에 준위를 생성시켜 드레쉬홀드전압(threshold voltage : VTH)을 변화시키거나 상호 컨덕턴스를 저하시켜 소자 특성을 저하시킨다. 그러므로, LDD 등과 같이 드레인 구조를 변화시켜 핫-캐리어 효과에 의한 소자 특성의 저하를 감소시킨다. 즉 엘디디는 핫-일렉트론의 발생을 억제하여 누설전류의 발생을 방지한다.
도 1 은 종래 기술에 따라 제조된 반도체장치의 트렌지스터의 채널길이방향에서 본 단면도이다.
도 1을 참조하면, 제 1 도전형 실리콘반도체기판(10)의 표면에 로코스공정(Local Oxidation of Silicon)을 사용하여 필드산화막(2)을 형성하여 소자분리영역을 형성한다.
제 1 도전형 실리콘반도체기판(10) 표면을 열산화시켜 기판(10) 상부에 제 1 절연막으로 게이트 산화막(1)을 형성한다.
제 1 절연막(1) 위에 불순물이 도핑된 다결정실리콘층(3)을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착하고, 이 다결정실리콘 상에 캡핑용 제 2 절연막(4)으로 에이치엘디 산화막(high temperature low pressure dielectric,4)을 CVD 방법으로 증착한다.
그리고, 제 2 절연막(4) 및 다결정실리콘층(3)을 포토리쏘그래피(photolithography) 방법으로 패터닝하여 게이트(3) 및 그 위에 잔류한 캡핑용 제 2 절연막(4) 그리고 게이트(3) 밑에 잔류한 제 1 절연막(1)을 형성한다.
그리고 엘디디영역 형성을 위한 저농도 제 2 도전형 이온주입으로 엘디디영역(7)을 형성하고 기판(10)의 전면에 제 3 절연막(6)인 에이치엘디 산화막(6)을 증착하여 형성한 후 전면에 대하여 에치백을 실시하여 잔류한 제 2 절연막(4) 및 게이트(3) 그리고 제 1 절연막(1)의 측면들에 측벽(6)을 형성한다.
그리고 형성된 측벽(6)과 잔류한 캡핑용 제 2 절연막(4)을 마스크로 이용한 고농도 제 2 도전형 이온주입으로 고농도 불순물영역(8)을 만들어 소스드레인(7, 8)을 형성하여 모스트렌지스터를 완성한다.
그러나 상술한 바와 같이 종래의 기술에 의한 반도체장치의 엘디디 모스트렌지스터 제조방법은 게이트 형성을 위한 다결정실리콘 식각 공정 후 캡핑용 제 2 절연막 증착 후 측벽을 형성하기 위하여 과도식각을 실시하게 되는데 이때 기판 표면의 실리콘에 손상을 입히게 되고, 식각선택비가 높은 레시피(recipe)를 사용한다 하여도 추가 손상을 방지하기 위하여 라이트 에치(light etch)공정이 추가되어야 하며, 측벽형성공정 자체가 추가로 필요되는 공정이므로 공정진행의 손실발생 요인이 되는 문제점이 있다.
따라서, 본 발명의 목적은 엘디디(lightly doped drain)구조의 모스 트렌지스터(MOS transistor)에서 게이트 프로필을 네가티브 기울기를 갖도록 형성하고 또한 저농도 이온주입을 경사이온주입으로 실시하여 측벽(sidewall spacer)형성공정이 필요없는 엘디디구조를 갖는 반도체장치 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 트렌지스터 제조방법은 제 1 도전형 반도체기판 표면에 제 1 절연막을 형성하는 단계와, 제 1 절연막 위에 제 1 도전층을 형성하는 단계와, 제 1 도전층 위에 제 2 절연막을 형성하는 단계와, 게이트를 패터닝하기 위하여 제 2 절연막과 제 1 도전층의 소정부분을 게이트의 상단 길이가 게이트의 하단 길이 보다 짧도록 제거하여 잔류한 제 1 도전층으로 이루어진 게이트를 정의하는 단계와, 게이트의 하단을 마스크로 이용하는 이온주입을 실시하여 기판 소정 부위에 저농도 제 2 도전형 불순물매몰층을 형성하는 단계와, 잔류한 제 2 도전층을 마스크로 이용하여 저농도 불순물 매몰층 보다 짧은 길이를 갖는 고농도 제 2 도전형 불순물 매몰층을 형성하는 단계로 이루어진 공정을 구비한다.
도 1 은 종래 기술에 따라 제조된 반도체장치의 트렌지스터의 채널길이방향에서 본 단면도
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 트렌지스터의 채널길이방향에서 본 제조공정 단면도
본 발명은 종래의 엘디디구조 형성에 필수적인 공정인 측벽형성공정을 생략하면서도 종래의 엘디디구조를 갖는 트랜지스터와 동일한 효과를 얻기 위하여 게이트산화막에 폴리실리콘과 캡핑용 에이치엘디 산화막을 증착한 다음 게이트 패터닝시 식각 프로필이 네가티브 기울기(negative slope)를 갖도록 한 다음, 엘디디 영역을 형성하기 위한 저농도 이온주입을 웨이퍼 표면에 비스듬히 경사지도록 실시하고, 고농도 이온주입은 웨이퍼 표면에 수직으로 실시하여 종래의 엘디디 구조와 동일한 구조를 형성한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 트렌지스터 제조공정단면도이다.
도 2a를 참조하면, 제 1 도전형 실리콘반도체기판(20)의 표면에 로코스공정(Local Oxidation of Silicon)을 사용하여 필드산화막(22)을 형성하여 소자분리영역을 형성한다.
제 1 도전형 실리콘반도체기판(20) 표면을 열산화시켜 기판(20) 상부에 제 1 절연막(21)으로 게이트 산화막(21)을 형성한다.
제 1 절연막(21) 위에 불순물이 도핑된 다결정실리콘층(23)을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착하고, 이 다결정실리콘 상에 캡핑용 제 2 절연막(24)으로 에이치엘디 산화막(high temperature low pressure dielectric,24)을 CVD 방법으로 증착한다.
도 2b를 참조하면, 제 2 절연막(24) 표면에 포토레지스트를 도포한 다음 게이트 형성용 마스크를 이용한 사진공정을 실시하여 포토레지스트패턴(도시 안함)을 정의한다.
포토레지스트패턴을 식각방지용 마스크로 이용하는 식각을 실시하여 포토레지스트패턴으로 보호되지 아니하는 부위의 제 2 절연막(24)과 폴리실리콘층(23)을 제거하여 게이트(23)를 패터닝한다. 이때 식각방법은 패터닝된 게이트(23)의 프로필이 도면에 표시된 A 부위와 같이 음의 기울기(negative slope)를 갖도록 실시한다.
도 2c를 참조하면, 엘디디 영역(25) 형성을 위한 제 2 도전형 이온주입을 기판(20) 표면에 경사지게(tilt) 저농도로 실시하여 형성한다. 이때 형성되는 엘디디 영역(25)은 게이트(23)의 프로필이 음의 기울기를 가지며 경사지게 형성되었고 또한 이온주입도 경사각을 가지며 실시되므로 엘디디 영역(25)의 단면깊이의 프로필 역시 게이트(23) 모서리 부위로 부터 게이트(23) 하단 내측으로 기울어지게 형성되므로 트랜지스터 채널의 길이 역시 감소되어 소자의 집적도를 향상시킬 수있다. 이때 쇼트채널효과는 엘디디 구조에 의하여 상쇄된다. 따라서 종래 기술에서의 측벽형성없이 엘이디영역(25)을 형성한다.
도 2d를 참조하면, 고농도 불순물 매몰영역(26)을 형성하기 위하여 기판(20)의 표면에 수직되는 방향으로 제 2 도전형 불순물을 사용하여 이노주입을 기판의 표면에 실시한다. 이때 잔류한 제 2 절연막(24)은 이온주입 마스크로 작용한다. 따라서 저농도 불순물 영역인 엘디디 영역(25)은 게이트 하단 내측으로 연장되어 형성된 반면, 고농도 불순물 매몰영역(26)은 잔류한 제 2 절연막(24)의 길이 만큼 이온주입이 되지 아니하였으므로 결국 그 길이 차이 만큼의 크기가 엘디디영역이 된다.
불순물 영역들(25, 26)의 불순물 이온을 확산시켜 소스/드레인(25, 26)을 형성하여 엘디디 구조를 갖는 트랜지스터를 완성한다.
따라서, 본 발명은 종래 기술의 측벽 형성공정을 생략하여 공정을 단순화므로서 소자제조공정을 단축시키고 기판의 실리콘 표면에 손상 발생을 방지하며, 종래기술에서 기판손상 방지를 위하여 추가로 실시하는 라이트 에치(light etch) 공정도 배제시키며, 또한 자동얼라인된 채널길이의 단축효과도 가져오는 장점을 제공한다.
Claims (7)
- 제 1 도전형 반도체기판 표면에 제 1 절연막을 형성하는 단계와,상기 제 1 절연막 위에 제 1 도전층을 형성하는 단계와,상기 제 1 도전층 위에 제 2 절연막을 형성하는 단계와,게이트를 패터닝하기 위하여 상기 제 2 절연막과 상기 제 1 도전층의 소정부분을 상기 게이트의 상단 길이가 상기 게이트의 하단 길이 보다 짧도록 제거하여 잔류한 상기 제 1 도전층으로 이루어진 게이트를 정의하는 단계와,상기 게이트의 하단을 마스크로 이용하는 이온주입을 실시하여 상기 기판 소정 부위에 저농도 제 2 도전형 불순물매몰층을 형성하는 단계와,상기 잔류한 상기 제 2 도전층을 마스크로 이용하여 상기 저농도 불순물 매몰층 보다 짧은 길이를 갖는 고농도 제 2 도전형 불순물 매몰층을 형성하는 단계로 이루어진 반도체장치의 트랜지스터 제조방법.
- 청구항 1에 있어서, 상기 제 2 절연막은 에이치엘디 산화막을 증착하여 형성하는 것이 특징인 반도체장치의 트렌지스터 제조방법.
- 청구항 1에 있어서, 상기 게이트를 패터닝하는 단계는,상기 제 2 절연막과 상기 제 1 도전층에 대하여 다른 식각선택비를 갖는 식각방법으로 상기 제 2 절연막, 상기 제 1 도전층의 소정부분을 동시에 제거하여 잔류한 상기 제 1 도전층으로 이루어진 게이트를 정의하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 트랜지스터 제조방법.
- 청구항 3 에 있어서, 상기 게이트 하단의 길이가 잔류한 상기 제 2 절연막의 길이 보다 작도록 형성하는 것이 특징인 반도체 장치의 트랜지스터 제조방법.
- 청구항 1 에 있어서, 상기 저농도 불순물매몰층은 제 2 도전형 불순물을 상기 기판 표면에 경사지게 이온주입을 저농도로 실시하여 형성하는 것이 특징인 반도체장치의 트랜지스터 제조방법.
- 청구항 1 에 있어서, 상기 고농도 제 2 도전형 불순물 매몰층을 형성하는 단계는 상기 잔류한 상기 제 2 절연막을 마스크로 이용하는 이온주입을 상기 반도체기판의 표면에 수직되게 제 2 도전형 불순물로 고농도로 실시하는 것이 특징인 반도체장치의 트랜지스터 제조방법.
- 청구항 1 에 있어서, 상기 고농도 제 2 도전형 불순물 매몰층을 형성하는 단계 후, 상기 제 2 도전형 불순물매몰층들의 불순물을 확산시키는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980009953A KR19990075634A (ko) | 1998-03-23 | 1998-03-23 | 반도체장치의 트렌지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980009953A KR19990075634A (ko) | 1998-03-23 | 1998-03-23 | 반도체장치의 트렌지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990075634A true KR19990075634A (ko) | 1999-10-15 |
Family
ID=65909606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980009953A KR19990075634A (ko) | 1998-03-23 | 1998-03-23 | 반도체장치의 트렌지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990075634A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030055690A (ko) * | 2001-12-27 | 2003-07-04 | 동부전자 주식회사 | 다마신을 이용한 모스전계효과 트랜지스터의 제조방법 |
| KR100442784B1 (ko) * | 2001-12-26 | 2004-08-04 | 동부전자 주식회사 | 반도체 소자의 트랜지스터 제조 방법 |
| KR100469775B1 (ko) * | 2000-12-01 | 2005-02-02 | 엘피다 메모리 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| KR100744671B1 (ko) * | 2005-06-27 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성방법 |
-
1998
- 1998-03-23 KR KR1019980009953A patent/KR19990075634A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100469775B1 (ko) * | 2000-12-01 | 2005-02-02 | 엘피다 메모리 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| KR100442784B1 (ko) * | 2001-12-26 | 2004-08-04 | 동부전자 주식회사 | 반도체 소자의 트랜지스터 제조 방법 |
| KR20030055690A (ko) * | 2001-12-27 | 2003-07-04 | 동부전자 주식회사 | 다마신을 이용한 모스전계효과 트랜지스터의 제조방법 |
| KR100744671B1 (ko) * | 2005-06-27 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7790551B2 (en) | Method for fabricating a transistor having a recess gate structure | |
| CN112825327A (zh) | 半导体结构及其形成方法 | |
| KR20010014940A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20030008515A1 (en) | Method of fabricating a vertical MOS transistor | |
| US20070105295A1 (en) | Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device | |
| KR100236190B1 (ko) | 반도체장치의 제조방법 | |
| KR19990075634A (ko) | 반도체장치의 트렌지스터 제조방법 | |
| US7575989B2 (en) | Method of manufacturing a transistor of a semiconductor device | |
| KR0183785B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100282453B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100375600B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100467812B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100349351B1 (ko) | 반도체장치의 트랜지스터 제조방법 | |
| KR100249011B1 (ko) | 반도체장치의 모스소자 제조방법 | |
| KR100399446B1 (ko) | 반도체소자의 제조방법 | |
| KR100408728B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR100269634B1 (ko) | 트랜지스터의 형성 방법 | |
| KR100504546B1 (ko) | 반도체 소자의 제조방법 | |
| KR100376874B1 (ko) | 반도체장치의트랜지스터제조방법 | |
| KR100448090B1 (ko) | 반도체 소자 제조방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100231131B1 (ko) | 반도체장치의 제조방법 | |
| KR20050047659A (ko) | 리세스 채널 모오스 트렌지스터의 제조 방법 | |
| KR100247634B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100518239B1 (ko) | 반도체 장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |