DE10233916C1 - Verfahren zur Herstellung eines vertikalen Transistors sowie Halbleiterspeicherzelle mit einem Grabenkondensator und einem zugehörigen vertikalen Auswahltransistor - Google Patents

Verfahren zur Herstellung eines vertikalen Transistors sowie Halbleiterspeicherzelle mit einem Grabenkondensator und einem zugehörigen vertikalen Auswahltransistor

Info

Publication number
DE10233916C1
DE10233916C1 DE10233916A DE10233916A DE10233916C1 DE 10233916 C1 DE10233916 C1 DE 10233916C1 DE 10233916 A DE10233916 A DE 10233916A DE 10233916 A DE10233916 A DE 10233916A DE 10233916 C1 DE10233916 C1 DE 10233916C1
Authority
DE
Germany
Prior art keywords
trench
layer
conductive material
semiconductor layer
epitaxial semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10233916A
Other languages
English (en)
Inventor
Dietrich Bonart
Gerhard Enders
Peter Voigt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10233916A priority Critical patent/DE10233916C1/de
Priority to US10/626,956 priority patent/US6838335B2/en
Application granted granted Critical
Publication of DE10233916C1 publication Critical patent/DE10233916C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap

Abstract

Es wird ein Verfahren zur Herstellung eines vertikalen Tansistors vorgeschlagen, der sich im oberen Abschnitt eines Grabens (4) oberhalb eines Grabenkondensators befindet. Auf das leitfähige Material der inneren Elektrode (10) bzw. auf das sich auf der inneren Elektrode (10) befindende Verbindungsmaterial (20) des Grabenkondensators wird zunächst eine Hilfsisolationsschicht (22) aufgebracht, so daß nachfolgend bei einer epitaktischen Abscheidung Halbleitermaterial (26) lediglich auf den freiliegenden Seitenwänden im oberen Abschnitt des Grabens (4) aufwächst. Nach Entfernen der Hilfsisolationsschicht (22) wird eine dünne, etwa 0,4 bis 0,8 nm dicke Nitridschicht (32) konform abgeschieden und der verbliebene Hohlraum zwischen der inneren Elektrode (10) und der epitaktischen Halbleiterschicht (26) mit einem dotierten weiteren leitfähigen Material (34) aufgefüllt. Die dünne Nitridschicht (32) trennt die epitaktische Halbleiterschicht (26) von dem weiteren leifähigen Material (34), so daß sich von dort keine Kristallgitterstörungen in die epitaktische Halbleiterschicht (26) ausbreiten können. Zur Bildung eines ersten Dotierungsgebiets (44) in der epitaktischen Halbleiterschicht (26) werden Dotierstoffe aus dem weiteren leitfähigen Material in die epitaktische Halbleiterschicht (26) ausdiffundiert.

Description

Die Erfindung liegt auf dem Gebiet der Halbleitertechnik und betrifft ein Verfahren zur Herstellung eines vertikalen Tran­ sistor im oberen Abschnitt eines Grabens.
Zur weiteren Verringerung des Abstandes zwischen benachbarten Speicherzellen wird in einer Reihe von Veröffentlichungen vorgeschlagen, den Auswahltransistor im oberen Abschnitt ei­ nes Grabens oberhalb des Grabenkondensators zu integrieren.
So offenbart z. B. die US 5,365,097 ein Verfahren zur Her­ stellung eines Transistors in einer epitaktischen Halbleiter­ schicht, die auf die freiliegenden Seitenwände im oberen Ab­ schnitt eines Grabens aufgebracht ist. Bei dieser Abscheidung wächst gleichzeitig polykristallines Halbleitermaterial auf der Oberfläche der inneren Elektrode des Grabenkondensators auf. In den Bereichen, in denen das aufwachsende epitaktische und das polykristalline Halbleitermaterial aufeinandertref­ fen, bilden sich sogenannte Schließfugen heraus. Ausgehend von diesen Schließfugen können sich jedoch Kristallgitterstö­ rungen bis weit in das epitaktische Halbleitermaterial hinein ausdehnen. Damit ist eine zuverlässige Funktionen des in dem epitaktischen Halbleitermaterial ausgebildeten Transistors nicht gewährleistet.
Mit ähnlichen Problemen sehen sich die mit den aus den Druck­ schriften DE 100 11 889 A1 und US 6,093,614 bekannten Verfah­ ren hergestellten vertikalen Transistoren konfrontiert.
Zur Umgehung dieses Problems wird in der nicht vorveröffent­ lichten DE 101 36 333 A1 derselben Anmelderin vor­ geschlagen, das Aufwachsen des Halbleitermaterials lediglich soweit durchzuführen, daß sich das polykristalline und das epitaktische Halbleitermaterial noch nicht berühren. An­ schließend wird eine dünne Nitridschicht aufgebracht und der verbleibende Hohlraum zwischen dem polykristallinen und dem epitaktischen Halbleitermaterial mit einem weiteren polykri­ stallinen Halbleitermaterial aufgefüllt. Die dünne Nitrid­ schicht trennt somit das epitaktische Halbleitermaterial vom polykristallinen Halbleitermaterial. Da die Nitridschicht ausreichend dünn ausgebildet ist, schränkt sie den erforder­ lichen Stromfluß zwischen dem epitaktische Halbleitermaterial und der inneren Elektrode des Grabenkondensators nur unwe­ sentlich ein. Nachteilig bei diesen Verfahren ist dessen re­ lativ aufwendige Prozeßführung insbesondere hinsichtlich der Steuerung des Abscheidungsprozesses der epitaktischen Halb­ leiterschicht, da dieser Prozeß beendet werden muß, bevor sich das epitaktische und polykristalline Halbleitermaterial berühren.
Aufgabe der vorliegenden Erfindung ist es daher, ein Verfah­ ren zur Herstellung eines vertikalen Transistors im oberen Abschnitt eines Grabens oberhalb eines Grabenkondensators an­ zugeben, das eine vergleichsweise einfache Prozeßführung bei gleichzeitig verbesserter Prozeßkontrolle ermöglicht.
Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zur Herstellung eines vertikalen Transistors im oberen Ab­ schnitt eines Grabens gemäß Anspruch 1.
Erfindungsgemäß weist das Verfahren zur Herstellung eines vertikalen Transistors im oberen Abschnitt eines Grabens die Schritte auf:
  • a) Bereitstellen eines einkristallinen Halbleitersubstrats mit zumindest einem Graben, der zumindest einen unteren und einen oberen Abschnitt aufweist, wobei zumindest der untere Abschnitt des Grabens mit einem Speicher- Dielektrikum ausgekleidet und mit zumindest einem leitfä­ higen Material gefüllt ist;
  • b) Bilden einer Hilfsisolationsschicht auf dem leitfähigen Material;
  • c) Abscheiden einer epitaktischen Halbleiterschicht auf den freiliegenden Seitenwänden des oberen Abschnitts des Gra­ bens;
  • d) Entfernen der Hilfsisolationsschicht;
  • e) Konformes Abscheiden einer dünnen Nitridschicht, die so dünn ist, daß sie einen Stromfluß nur teilweise beein­ trächtigt;
  • f) Auffüllen des Grabens mit einem dotierten weiteren leitfä­ higen Material, so daß eine elektrische Verbindung zwi­ schen dem im unteren Abschnitt befindlichen leitfähigen Material und einem unteren Teilabschnitt der epitaktischen Halbleiterschicht hergestellt ist, wobei der untere Teil­ abschnitt der epitaktischen Halbleiterschicht durch Ein­ diffusion von Dotierstoffen aus dem weiteren leitfähigen Material zur Bildung eines ersten Dotierungsgebiets do­ tiert wird;
  • g) Bilden eines Gate-Dielektrikums auf den freiliegenden Be­ reichen der epitaktischen Halbleiterschicht; und
  • h) Bilden einer Gate-Elektrode auf dem Gate-Dielektrikum so­ wie eines zweiten Dotierungsgebiets im oberen Teilab­ schnitt der epitaktischen Halbleiterschicht.
Im Rahmen der Erfindung wird unter einem epitaktischen Ab­ scheiden das einkristalline Aufwachsen einer Halbleiter­ schicht auf einer einkristallinen Unterlage verstanden. Auf polykristalline Unterlagen aufgewachsene Halbleiterschichten sind dagegen keine epitaktischen Schichten auch wenn deren Abscheidung zeitgleich mit der Bildung von epitaktischen Schichten erfolgt.
Die auf das im unteren Abschnitt des Grabens befindliche leitfähige Material aufgebrachte Hilfsisolationsschicht ver­ hindert bei der Abscheidung der epitaktischen Halbleiter­ schicht ein Aufwachsen von Halbleitermaterial auf dem leitfä­ higen Material. Damit wächst die epitaktische Halbleiter­ schicht ausschließlich auf den freiliegenden Seitenwänden im oberen Abschnitt des Grabens auf. Die Seitenwände werden da­ bei durch das umliegende einkristalline Halbleitersubstrat gebildet.
Anschließend wird die Hilfsisolationsschicht entfernt, eine dünne Nitridschicht konform abgeschieden und der Graben mit einem dotierten weiteren leitfähigen Material aufgefüllt. Dieses Material dient gleichzeitig als Dotierstoffquelle, aus welcher Dotierstoffe in einen unteren Teilabschnitt der epi­ taktischen Halbleiterschicht eindiffundieren und dort zur Bildung eines ersten Dotierungsgebiets beitragen. Dieses Do­ tierungsgebiet bildet später das Source- bzw. das Drain- Gebiet des vertikalen Transistors.
Die Nitridschicht wird so dünn ausgebildet, daß sie einen Stromfluß nur unwesentlich einschränkt, d. h. der elektrische Widerstand der Nitridschicht ist wesentlich geringer als der einer massiven Nitridschicht. Die Dicke der Nitridschicht liegt bevorzugt unterhalb von 1 nm, insbesondere zwischen 0,4 und 0,8 nm. Die dünne Nitridschicht trennt die epitaktische Halbleiterschicht vom weiteren leitfähigen Material, welches bevorzugt ein polykristallines Halbleitermaterial, insbeson­ dere dotiertes Polysilizium ist, und schützt dadurch die epi­ taktische Halbleiterschicht vor der Ausbildung von Kristall­ gitterfehlern, die sich sonst an der Grenzschicht zwischen epitaktischem und polykristallinem Material ausbilden.
Abschließend wird ein Gate-Dielektrikum und eine Gate- Elektrode sowie ein zweites Dotierungsgebiet im oberen Teil­ abschnitt der epitaktische Halbleiterschicht zur Fertigstel­ lung des vertikalen Transistors gebildet.
Vorteilhaft bei diesem Verfahren ist, daß die Abscheidung der epitaktische Halbleiterschicht unabhängig von dem Aufwachsen weiterer Schichten ist, so daß die Kontrolle des Abschei­ dungsprozesses lediglich hinsichtlich der Dicke der epitakti­ sche Halbleiterschicht zu erfolgen braucht. Die eingebrachte Hilfsisolationsschicht läßt sich sowohl leicht herstellen als auch wieder entfernen. Beispielsweise kann die Hilfsisolati­ onsschicht als sogenanntes trench-top-oxide (TTO) aufgebracht und durch beispielsweise selektives Ätzen wieder entfernt werden.
Bei einer bevorzugten Ausführungsform der Erfindung weist der Graben einen Isolationskragen auf, der sich ausgehend vom Übergangsbereich zwischen unterem und oberen Abschnitt in Richtung des oberen Abschnitts erstreckt und der nach Schritt b) und vor Schritt c) bis zu einer Ebene rückgeätzt wird, die oberhalb der Hilfsisolationsschicht liegt, so daß die Seiten­ wände des Grabens oberhalb des Isolationskragens zur Abschei­ dung der epitaktischen Halbleiterschicht freiliegen.
Dieser Isolationskragen begrenzt die Ausdiffusion der Dotier­ stoffe in das umliegende Halbleitersubstrat, so daß sich dort keine weitreichenden Dotierungsgebiete herausbilden können. Die sich ausbildenden Dotierungsgebiet sind im wesentlichen auf die epitaktische Halbleiterschicht begrenzt.
Zur Begrenzung der Ausdiffusion von Dotierstoffen dient be­ vorzugt weiterhin das Speicher-Dielektrikum, welches zumin­ dest den unteren Abschnitt des Grabens auskleidet. Das Spei­ cher-Dielektrikum kann sich bis zur Oberkante des Isolations­ kragens erstrecken, wobei es in diesem Fall bevorzugt zwi­ schen Seitenwand des Grabens und dem Isolationskragen ange­ ordnet ist. Selbst wenn der Isolationskragen beim Entfernen der Hilfsisolationsschicht teilweise entfernt wird, stellt das Speicher-Dielektrikum eine immer noch ausreichende Diffu­ sionsbarriere dar. Aufgrund dieser Diffusionsbegrenzung reicht das erste Dotierungsgebiet vergleichsweise gering in das Halbleitersubstrat hinein. Benachbarte Halbleiterspei­ cherzellen lassen sich daher mit einem geringeren Abstand zu­ einander anordnen, ohne daß unerwünschte elektrische Verbin­ dung zwischen den ersten Dotierungsgebieten benachbarter Speicherzellen bestehen.
Zur Isolation der Gate-Elektrode von dem weiteren leitfähigen Material wird vor Bildung der Gate-Elektrode eine Isolations­ schicht auf das weitere leitfähigen Material aufgebracht.
Bevorzugt besteht das leitfähige Material aus dem Material der inneren Elektrode des Grabenkondensators und einem leit­ fähigen Verbindungsmaterial, welches die innere Elektrode be­ deckt und von dem Isolationskragen umgeben ist. Dieses Ver­ bindungsmaterial wird in den Graben eingebracht, nachdem der Isolationskragen hergestellt wurde.
Bevorzugt handelt es sich bei dem Material der inneren Elek­ trode des Grabenkondensators, bei dem leitfähigen Verbin­ dungsmaterial sowie dem weiteren leitfähigen Material um do­ tiertes Polysilizium.
Die Erfindung betrifft weiterhin eine Halbleiterspeicherzelle mit einem Grabenkondensator und einem zugehörigen vertikalen Transistor. Derartige Halbleiterspeicherzelle sind aus dem bereits weiter obengenannten Druckschriften US 5,365,097, DE 100 11 889 A1, US 6,093,614 sowie der genannten nicht vorver­ öffentlichen DE 101 36 333 A1 bekannt.
Gegenüber diesen bekannten Halbleiterspeicherzellen besteht die Aufgabe, eine einfache und zuverlässige Halbleiterspei­ cherzelle anzugeben, die einen in einer epitaktischen Halb­ leiterschicht ausgebildeten vertikalen Transistor aufweist, dessen aktive Gebiete weitgehend frei von Kristallgitterfeh­ lern ist sowie geringe Ausdiffusion in das umliegende Halb­ leitersubstrat zeigen.
Die erfindungsgemäße Halbleiterspeicherzelle weist einen Gra­ benkondensator und einen zugehörigen vertikalen Transistor auf, die in einem einkristallinen Halbleitersubstrat ausge­ bildet sind, wobei
  • - der Grabenkondensator in einem unteren und der vertikale Transistor in einem oberen Abschnitt eines Grabens ange­ ordnet ist;
  • - die Seitenwände des unteren Abschnitts mit einem Speicher- Dielektrikums ausgekleidet sind;
  • - die innere Elektrode des Grabenkondensators von einem leitfähigen Material gebildet ist;
  • - im Übergangsbereich zwischen unterem und oberen Abschnitt des Grabens ein Isolationskragen angeordnet ist, der das Speicher-Dielektrikum bedeckt;
  • - der vertikale Transistor vollständig in einer epitakti­ schen Halbleiterschicht ausgebildet ist, die an der Sei­ tenwand des oberen Abschnitts des Grabens angeordnet ist, wobei in einem unteren Teilabschnitt der epitaktischen Halbleiterschicht ein erstes und in einem oberen Teilab­ schnitt ein zweites Dotierungsgebiet des Transistors aus­ gebildet ist; und
  • - die innere Elektrode des Grabenkondensators mit dem ersten Dotierungsgebiet des vertikalen Transistors über ein wei­ teres leitfähiges Material elektrisch leitend verbunden ist, wobei
    sich zumindest zwischen dem weiteren leitfähigen Mate­ rial und der epitaktischen Halbleiterschicht eine dünne Nitridschicht befindet, die so dünn ist, daß sie einen Stromfluß nur teilweise beeinträchtigt und
    die Unterkante der epitaktischen Halbleiterschicht zu­ mindest bis zur Oberkante des Speicher-Dielektrikums reicht.
Die zwischen dem weiteren leitfähigen Material und der epi­ taktische Halbleiterschicht liegende dünne Nitridschicht ver­ hindert ein Ausbreiten von Kristallgitterfehlern ausgehend von dem weiteren leitfähigen Material in die epitaktische Halbleiterschicht. Dadurch bleibt der vertikale Transistor weitgehend frei von Kristallgitterfehlern. Die Nitridschicht ist so dünn, daß sie einen Stromfluß nur unwesentlich ein­ schränkt, d. h. der elektrische Widerstand der Nitridschicht ist wesentlich geringer als der Widerstand einer massiven Ni­ tridschicht. Eine Stromfluß wird durch die dünne Nitrid- Schicht zwar verringert, jedoch ist dieser weiterhin ausrei­ chend hoch, um eine ausreichende elektrische Verbindung zwi­ schen innerer Elektrode des Grabenkondensators und dem verti­ kalen Transistor zu gewährleisten. Die Dicke der Nitrid­ schicht liegt bevorzugt unterhalb von 1 nm, insbesondere zwi­ schen 0,4 und 0,8 nm.
Zur Begrenzung der Ausdiffusion von Dotierstoffen aus dem weiteren leitfähigen Material in das umliegende Halbleiter­ substrat dient insbesondere das Speicher-Dielektrikum, wel­ ches bis zur Unterkante der epitaktischen Halbleiterschicht reicht. In weiterer Ausgestaltung der erfindungsgemäßen Halb­ leiterspeicherzelle dient weiterhin auch der Isolationskragen der Begrenzung der Ausdiffusion von Dotierstoffen. Der Isola­ tionskragen umschließt dabei zumindest ein leitfähiges Ver­ bindungsmaterial, welches die innere Elektrode des Grabenkon­ densators bedeckt. Bevorzugt reicht der Isolationskragen ebenfalls zumindest bis zur Unterkante der epitaktischen Halbleiterschicht. In weiterer bevorzugter Ausgestaltung er­ streckt sich die epitaktische Halbleiterschicht über die Oberkante des Isolationskragens bzw. des Speicher- Dielektrikums in Richtung des unteren Abschnitts des Grabens hinaus, beispielsweise um 30 nm.
Bevorzugt handelt es sich bei dem leitfähigen Material der inneren Elektrode, dem Verbindungsmaterial und dem weiteren leitfähigen Material um dotiertes Polysilizium.
Im folgenden wird die Erfindung anhand eines Ausführungsbei­ spiels erläutert und den Figuren dargestellt. Es zeigen:
Fig. 1 bis 7 einzelne Verfahrensschritte des erfindungs­ gemäßen Herstellungsverfahrens;
Fig. 8 eine Ausführungsform der erfindungsgemäßen Halbleiterspeicherzelle; und
Fig. 9 eine weitere Ausführungsform der erfin­ dungsgemäßen Halbleiterspeicherzelle.
Fig. 1 zeigt ein Halbleitersubstrat 2 in dem ein tiefer Gra­ ben 4 angeordnet ist, in dem ein Grabenkondensator und ein vertikaler Transistor ausgebildet werden. Dieser Graben wird beispielsweise durch eine sogenannte Deep-Trench-Ätzung ge­ schaffen, bei der eine Nitrid-Maske 12 verwendet wird. An­ schließend werden die Seitenwände des unteren Abschnitts 6 des Grabens 4 dotiert, ein Speicher-Dielektrikum 8 gebildet und der Graben 4 zur Bildung der inneren Elektrode des Gra­ benkondensators mit n+-dotiertem Polysilizium 10 aufgefüllt und bis etwa Oberkante des unteren Abschnitts 6 rückgeätzt. Durch die Dotierung des unteren Abschnitts des Grabens wird die äußere Elektrode 16 des Grabenkondensators gebildet, die auch als buried plate bezeichnet wird. Oberhalb des unteren Abschnitts 6 erstreckt sich der obere Abschnitt 14 des Gra­ bens 4. Das Speicher-Dielektrikum 8 besteht beispielsweise aus einer Schichtkombination umfassend eine Nitrid- und eine Oxidschicht. Die so erhaltene Struktur zeigt Fig. 1.
Fig. 2 zeigt weitere Verfahrensschritte, in denen zunächst ein CVD-Oxid abgeschiedenen und anisotrop rückgeätzt wird. Dadurch entsteht der Isolationskragen 18, der auch als collar bezeichnet wird. Dieser bedeckt zunächst noch vollständig die Seitenwände des Grabens 4 im oberen Abschnitt. Nun folgt das Abscheiden eines n+-dotierten Polysiliziums mittels eines CVD-Prozesses mit anschließendem Rückätzen zur Bildung des leitfähigen Verbindungsmaterials 20. Alternativ kann das leitfähige Verbindungsmaterial auch aus Metall bestehen.
Gemäß Fig. 3 wird auf der Oberseite des Verbindungsmaterials 20 eine Oxidschicht (TTO) 22 gebildet. Der dabei verwendete Abscheidungsprozeß wird so gesteuert, daß sich das Oxid im wesentlichen nur auf vertikalen Flächen abscheidet. Danach wird eine als Hilfsschicht dienende Lackmaske 24 durch Auf­ füllen des Grabens 4 und Rückätzen von Lackmaterial gebildet. Mittels dieser Hilfsschicht wird die Hilfsisolationsschicht 22 vor einem Abtrag während der nachfolgenden Ätzung des Iso­ lationskragen geschützt. Mittels einer isotropen Ätzung wird nachfolgend die Oberkante des Isolationskragens 18 bis zur Höhe der Unterkante des nachfolgend zu bildenden vertikalen Transistors zurückgezogen. Dabei oder in einem nachfolgenden Ätzschritt wird gleichzeitig das Speicher-Dielektrikum 8 ent­ fernt. Beim Rückätzen des Isolationskragens 18 wird gleich­ zeitig eventuell noch auf der Nitrid-Maske 12 liegendes Oxid, das von der Abscheidung der Oxidschicht 22 stammt, entfernt.
Nach Entfernen der Lackmaske 24 folgt das Abscheiden der epi­ taktischen Halbleiterschicht 26. Da lediglich die Seitenwände des Grabens 4 im oberen Abschnitt 14 freiliegen, das leitfä­ hige Verbindungsmaterial dagegen von der Oxidschicht 22 be­ deckt ist, führt diese Abscheidung lediglich zur Bildung der epitaktische Halbleiterschicht 26. Die epitaktische Halblei­ terschicht 26 kann beispielsweise bis zur Dicke des Isolati­ onskragens 18 oder sogar darüber hinaus aufwachsen. Wesent­ lich ist, daß genügend Platz zum Einbringen des Gate- Dielektrikums und der Gate-Elektrode verbleibt. Nun folgt das konforme Aufbringen von Hilfsschichten 28 und 30, wobei die Hilfsschicht 28 beispielsweise aus Oxid und die Hilfsschicht 30 beispielsweise aus Nitrid besteht. Die so erhaltene Struk­ tur zeigt Fig. 4.
Mittels einer anisotropen Ätzung werden gemäß Fig. 5 die Hilfsschichten 28 und 30 durchbrochen und die Oxidschicht 22 zentral entfernt. Verbliebenes Oxid der Oxidschicht 22 wird nachfolgend mittels einer isotropen Ätzung selektiv zum Ni­ trid der Hilfsschicht 30 entfernt. Dabei können auch Teile des Isolationskragens 18 unterhalb der epitaktischen Halblei­ terschicht 26 entfernt werden.
Nach Entfernen der Hilfsschichten 28 und 30 wird eine dünne Nitridschicht 32 erzeugt. Deren Dicke ist geringer als 1 nm und liegt bevorzugt zwischen 0,4 und 0,8 nm. Anschließend folgt, die Abscheidung und das Rückätzen von n+-dotiertem Polysili­ zium, welches das dotierte weitere leitfähige Material 34 darstellt. Die Oberkante des rückgeätzten weiteren leitfähi­ gen Materials 34 liegt etwas oberhalb der Unterkante der epi­ taktische Halbleiterschicht 26. Nach dem Rückätzen des weite­ ren leitfähigen Materials 34 wird eine Implantation der epi­ taktischen Halbleiterschicht zur Dotierung des Kanals des vertikalen Transistors durchgeführt. Durch eine Wärmebehand­ lung diffundieren Dotierstoffe aus dem weiteren leitfähigen Material in die epitaktische Halbleiterschicht 26 und teil­ weise auch in das Halbleitersubstrat 2 hinein und bilden dort ein erstes Dotierungsgebiet. Die Ausdiffusion in das Halblei­ tersubstrat 2 wird jedoch durch das Speicher-Dielektrikum 8 und den Isolationskragen 18 begrenzt.
Nach Entfernen der freiliegenden Bereiche der dünne Nitrid­ schicht 32 wird eine Isolationsschicht 36 abgeschieden. Diese Isolationsschicht, die beispielsweise aus Oxid besteht, kann in vergleichbarer Weise wie die Hilfsisolationsschicht 22 hergestellt werden. Nun wird ein Gate-Dielektrikum 38 aufge­ wachsenen und die Gate-Elektrode 40 durch Abscheiden von n+- dotiertem Polysilizium gebildet. Nach Entfernen der Nitrid- Maske 12 erfolgt eine Implantation von n+-Gebieten im oberen Teilabschnitt der epitaktische Halbleiterschicht 26 und des Halbleitersubstrats 2. Diese n+-Gebiete 42 stellen das zweite Dotierungsgebiet dar.
Damit ist der vertikale Transistor fertiggestellt.
Fig. 8 zeigt eine erste Ausführungsformen der erfindungsge­ mäßen Halbleiterspeicherzelle, die beispielsweise mit dem vorstehend beschriebenen Verfahren hergestellt werden kann. Dargestellt sind zwei unmittelbar benachbarte Halbleiterspei­ cherzellen 50 und 52, die eine gemeinsame Bit-Leitung 54 zum Kontaktieren der zweiten Dotierungsgebiete 42 aufweisen. Wort-Leitungen 56 und 58 dienen dem Adressieren der Transi­ storen der Halbleiterspeicherzellen. Die vertikalen Transi­ storen sind vollständig in den epitaktischen Halbleiter­ schichten 26 ausgebildet, wobei im unteren Teilabschnitt 60 die ersten Dotierungsgebiete 44, im mittleren Teilabschnitt 62 der Kanal 46 und im oberen Teilabschnitt 64 die zweiten Dotierungsgebiete 42 liegen der Transistoren liegen.
Eine weitere Ausführungsform der erfindungsgemäßen Halblei­ terspeicherzelle zeigt Fig. 9, die sich ebenfalls mit dem erfindungsgemäßen Verfahren herstellen läßt. Der Unterschied zu der in Fig. 8 gezeigten Halbleiterspeicherzelle besteht lediglich darin, daß hier der Isolationskragen 18 im Bereich der Unterkante der epitaktischen Halbleiterschicht 26 nicht entfernt, sondern lediglich leicht angeätzt ist. Aufgrund des verbliebenen Isolationskragens 18 ist die Ausdiffusion in das Halbleitersubstrat 2 jedoch sogar noch stärker begrenzt als in der in Fig. 8 gezeigten Ausführungsform.
Außerdem ist die epitaktische Halbleiterschicht 26 hier etwas dicker ausgeführt, so daß sie über die Oberkante des Isolati­ onskragens 18 beispielsweise um 30 nm hinausragt und diese teilweise umschließt. Um eine sichere elektrische Verbindung zwischen der inneren Elektrode 10 und dem ersten Dotierungs­ gebiet 44 zu gewährleisten, wurde das weitere leitfähige Ma­ terial 34 nicht so stark rückgeätzt. Die übrigen Bezugszei­ chen kennzeichnen die gleichen strukturellen Merkmale wie in Fig. 8.
Bezugszeichenliste
2
Halbleitersubstrat
4
Graben
6
unterer Abschnitt
8
Speicher-Dielektrikum
10
leitfähiges Materialinnere Elektrode
12
Nitrid-Maske
14
oberer Abschnitt
16
äußere Elektrode
18
Isolationskragen
20
leitfähiges Verbindungsmaterial
22
Hilfsisolationsschicht
24
Lackmaske/Hilfsschicht
26
epitaktische Halbleiterschicht
28
Oxid-Hilfsschicht
30
Nitrid-Hilfsschicht
32
dünne Nitridschicht
34
weiteres leitfähiges Material
36
Isolationsschicht
38
Gate-Dielektrikum
40
Gate-Elektrode
42
zweites Dotierungsgebiet
44
erstes Dotierungsgebiet
50
,
52
Halbleiterspeicherzellen
54
Bit-Leitung
56
,
58
Wort-Leitung
60
unterer Teilabschnitt
62
mittlerer Teilabschnitt
64
oberer Teilabschnitt

Claims (19)

1. Verfahren zur Herstellung eines vertikalen Transistors im oberen Abschnitt eines Grabens mit den Schritten:
  • a) Bereitstellen eines einkristallinen Halbleitersubstrats (2) mit zumindest einem Graben (4), der zumindest einen unteren (6) und einen oberen Abschnitt (14) aufweist, wo­ bei zumindest der untere Abschnitt (6) des Grabens (4) mit einem Speicher-Dielektrikum (8) ausgekleidet und mit zu­ mindest einem leitfähigen Material (10, 20) gefüllt ist;
  • b) Bilden einer Hilfsisolationsschicht (22) auf dem leitfähi­ gen Material (10, 20);
  • c) Abscheiden einer epitaktischen Halbleiterschicht (26) auf den freiliegenden Seitenwänden des oberen Abschnitts (14) des Grabens (4);
  • d) Entfernen der Hilfsisolationsschicht (22);
  • e) Konformes Abscheiden einer dünnen Nitridschicht (32), die so dünn ist, daß sie einen Stromfluß nur teilweise beein­ trächtigt;
  • f) Auffüllen des Grabens (4) mit einem dotierten weiteren leitfähigen Material (34), so daß eine elektrische Verbin­ dung zwischen dem im unteren Abschnitt (6) befindlichen leitfähigen Material (10, 20) und einem unteren Teilab­ schnitt (60) der epitaktischen Halbleiterschicht (26) her­ gestellt ist, wobei der untere Teilabschnitt (60) der epi­ taktischen Halbleiterschicht (60) durch Eindiffusion von Dotierstoffen aus dem weiteren leitfähigen Material (34) zur Bildung eines ersten Dotierungsgebiets (44) dotiert wird;
  • g) Bilden eines Gate-Dielektrikums (38) auf den freiliegenden Bereichen der epitaktischen Halbleiterschicht (26); und
  • h) Bilden einer Gate-Elektrode (40) auf dem Gate-Dielektrikum (38) sowie eines zweiten Dotierungsgebiets (42) im oberen Teilabschnitt (64) der epitaktischen Halbleiterschicht (26).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Graben (4) einen Isolationskragen (18) aufweist, der sich ausgehend vom Übergangsbereich zwischen unterem und oberen Abschnitt in Richtung des oberen Abschnitts erstreckt und der nach Schritt b) und vor Schritt c) bis zu einer Ebene rückge­ ätzt wird, die oberhalb der Hilfsisolationsschicht (22) liegt, so daß die Seitenwände des Grabens (44) oberhalb des Isolationskragens (18) zur Abscheidung der epitaktischen Halbleiterschicht (26) freiliegen.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß vor dem Rückätzen des Isolationskragens (18) eine Hilfs­ schicht (24) auf die Hilfsisolationsschicht (22) aufgebracht wird.
4. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß das Speicher-Dielektrikum (8) eine Oberkante aufweist, die durch Rückätzen ungefähr mit der Oberkante des Isolationskra­ gens (18) abschließt.
5. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die dünne Nitridschicht (32) dünner als 1 nm ist.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die dünne Nitridschicht (32) etwa 0,4-0,8 nm dick ist.
7. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die dünne Nitridschicht (32) das weitere leitfähige Material (34) von der epitaktischen Halbleiterschicht (26) trennt.
8. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß vor Bildung der Gate-Elektrode (40) auf das weitere leitfähi­ ge Material (34) eine Isolationsschicht (36) aufgebracht wird.
9. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß das leitfähige Material (10, 20) aus dem Material der inneren Elektrode (10) des Grabenkondensators und einem leitfähigen Verbindungsmaterial (20) besteht, welches die innere Elektro­ de (10) bedeckt und von dem Isolationskragen (18) umgeben ist.
10. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß es sich bei dem weiteren leitfähigen Material (34) um dotier­ tes Polysilizium handelt.
11. Halbleiterspeicherzelle mit einem Grabenkondensator und einem zugehörigen vertikalen Transistor, die in einem einkri­ stallinen Halbleitersubstrat (2) ausgebildet sind, wobei
der Grabenkondensator in einem unteren (6) und der verti­ kale Transistor in einem oberen (14) Abschnitt eines Gra­ bens (4) angeordnet ist;
die Seitenwände des unteren Abschnitts (6) mit einem Spei­ cher-Dielektrikums (8) ausgekleidet sind;
die innere Elektrode (10) des Grabenkondensators von einem leitfähigen Material (10) gebildet ist;
im Übergangsbereich zwischen unterem und oberen Abschnitt (6, 14) des Grabens (4) ein Isolationskragen (18) angeord­ net ist, der das Speicher-Dielektrikum (8) bedeckt;
der vertikale Transistor vollständig in einer epitakti­ schen Halbleiterschicht (26) ausgebildet ist, die an der Seitenwand des oberen Abschnitts (14) des Grabens (4) an­ geordnet ist, wobei in einem unteren Teilabschnitt (60) der epitaktischen Halbleiterschicht (26) ein erstes (44) und in einem oberen Teilabschnitt (64) ein zweites Dotie­ rungsgebiet (42) des Transistors ausgebildet ist; und
die innere Elektrode (10) des Grabenkondensators mit dem ersten Dotierungsgebiet (44) des vertikalen Transistors über ein weiteres leitfähiges Material (34) elektrisch leitend verbunden ist, wobei
sich zumindest zwischen dem weiteren leitfähigen Mate­ rial (34) und der epitaktischen Halbleiterschicht (26) eine dünne Nitridschicht (32) befindet, die so dünn ist, daß sie einen Stromfluß nur teilweise beeinträch­ tigt und
die Unterkante der epitaktischen Halbleiterschicht (26) zumindest bis zur Oberkante des Speicher-Dielektrikums (8) reicht.
12. Halbleiterspeicherzelle nach Anspruch 11, dadurch gekennzeichnet, daß die innere Elektrode (10) mit einem leitfähigen Verbindungs­ material (20) bedeckt ist, welches von dem Isolationskragen (18) umgeben und von dem weiteren leitfähigen Material (34) bedeckt ist.
13. Halbleiterspeicherzelle nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß sich die dünne Nitridschicht (32) auch zwischen dem Verbin­ dungsmaterial (20) und dem weiteren leitfähigen Material (34) befindet.
14. Halbleiterspeicherzelle nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß die dünne Nitridschicht (32) dünner als 1 nm ist.
15. Halbleiterspeicherzelle nach Anspruch 14, dadurch gekennzeichnet, daß die dünne Nitridschicht (32) etwa 0,4-0,8 nm dick ist.
16. Halbleiterspeicherzelle nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, daß es sich bei dem leitfähigen Material (10) der inneren Elek­ trode (10), dem Verbindungsmaterial (20) und dem weiteren leitfähigen Material (34) um dotiertes Polysilizium handelt.
17. Halbleiterspeicherzelle nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, daß zwischen dem weiteren leitfähigen Material (34) und der Gate- Elektrode (40) eine Isolationsschicht (36) angeordnet ist.
18. Halbleiterspeicherzelle nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, daß sich die epitaktische Halbleiterschicht (26) über die Ober­ kante des Isolationskragens (18) bzw. des Speicher- Dielektrikums (8) hinaus in Richtung des unteren Abschnitts (6) des Grabens (4) erstreckt.
19. Halbleiterspeicherzelle nach Anspruch 18, dadurch gekennzeichnet, daß sich die epitaktische Halbleiterschicht (26) um etwa 30 nm über die Oberkante erstreckt.
DE10233916A 2002-07-25 2002-07-25 Verfahren zur Herstellung eines vertikalen Transistors sowie Halbleiterspeicherzelle mit einem Grabenkondensator und einem zugehörigen vertikalen Auswahltransistor Expired - Fee Related DE10233916C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10233916A DE10233916C1 (de) 2002-07-25 2002-07-25 Verfahren zur Herstellung eines vertikalen Transistors sowie Halbleiterspeicherzelle mit einem Grabenkondensator und einem zugehörigen vertikalen Auswahltransistor
US10/626,956 US6838335B2 (en) 2002-07-25 2003-07-25 Method for fabricating a vertical transistor, and semiconductor memory cell having a trench capacitor and an associated vertical selection transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10233916A DE10233916C1 (de) 2002-07-25 2002-07-25 Verfahren zur Herstellung eines vertikalen Transistors sowie Halbleiterspeicherzelle mit einem Grabenkondensator und einem zugehörigen vertikalen Auswahltransistor

Publications (1)

Publication Number Publication Date
DE10233916C1 true DE10233916C1 (de) 2003-08-21

Family

ID=27618862

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10233916A Expired - Fee Related DE10233916C1 (de) 2002-07-25 2002-07-25 Verfahren zur Herstellung eines vertikalen Transistors sowie Halbleiterspeicherzelle mit einem Grabenkondensator und einem zugehörigen vertikalen Auswahltransistor

Country Status (2)

Country Link
US (1) US6838335B2 (de)
DE (1) DE10233916C1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10328634B3 (de) * 2003-06-26 2004-10-21 Infineon Technologies Ag Verfahren zur Herstellung eines Buried-Strap-Kontakts für einen Speicherkondensator

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555533B1 (ko) * 2003-11-27 2006-03-03 삼성전자주식회사 실린더형 스토리지 전극을 포함하는 반도체 메모리 소자및 그 제조방법
US20050285175A1 (en) * 2004-06-23 2005-12-29 International Business Machines Corporation Vertical SOI Device
US7078756B2 (en) * 2004-12-06 2006-07-18 International Business Machines Corporation Collarless trench DRAM device
US7982284B2 (en) * 2006-06-28 2011-07-19 Infineon Technologies Ag Semiconductor component including an isolation structure and a contact to the substrate
TW200816387A (en) * 2006-09-20 2008-04-01 Nanya Technology Corp Method for fabricating vertical transistor device and memory device with vertical transistor and method for fabricating the same
US11502181B2 (en) * 2019-11-08 2022-11-15 Nanya Technology Corporation Semiconductor device and method for fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365097A (en) * 1992-10-05 1994-11-15 International Business Machines Corporation Vertical epitaxial SOI transistor, memory cell and fabrication methods
US6093614A (en) * 1998-03-04 2000-07-25 Siemens Aktiengesellschaft Memory cell structure and fabrication
DE10011889A1 (de) * 2000-03-07 2001-09-20 Infineon Technologies Ag Speicherzelle mit Graben und Verfahren zu ihrer Herstellung
DE10136333A1 (de) * 2001-07-26 2003-03-06 Infineon Technologies Ag Verfahren zur Herstellung eines Vertikaltransistors in einem Graben sowie Vertikaltransistor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186514A (ja) * 1997-12-22 1999-07-09 Toshiba Corp 半導体記憶装置及びその製造方法
US6090661A (en) * 1998-03-19 2000-07-18 Lsi Logic Corporation Formation of novel DRAM cell capacitors by integration of capacitors with isolation trench sidewalls
TW412837B (en) * 1999-03-31 2000-11-21 Nanya Technology Corp Method of making a trench capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365097A (en) * 1992-10-05 1994-11-15 International Business Machines Corporation Vertical epitaxial SOI transistor, memory cell and fabrication methods
US6093614A (en) * 1998-03-04 2000-07-25 Siemens Aktiengesellschaft Memory cell structure and fabrication
DE10011889A1 (de) * 2000-03-07 2001-09-20 Infineon Technologies Ag Speicherzelle mit Graben und Verfahren zu ihrer Herstellung
DE10136333A1 (de) * 2001-07-26 2003-03-06 Infineon Technologies Ag Verfahren zur Herstellung eines Vertikaltransistors in einem Graben sowie Vertikaltransistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10328634B3 (de) * 2003-06-26 2004-10-21 Infineon Technologies Ag Verfahren zur Herstellung eines Buried-Strap-Kontakts für einen Speicherkondensator
US7163857B2 (en) 2003-06-26 2007-01-16 Infineon Technologies Ag Buried strap contact for a storage capacitor and method for fabricating it

Also Published As

Publication number Publication date
US20040021163A1 (en) 2004-02-05
US6838335B2 (en) 2005-01-04

Similar Documents

Publication Publication Date Title
EP0018501B1 (de) Verfahren zur Herstellung von hochverdichteten vertikalen FETs und eine daraus gebildete Matrixanordnung
DE102004005506B4 (de) Verfahren zur Erzeugung von aktiven Halbleiterschichten verschiedener Dicke in einem SOI-Wafer
DE19911149C1 (de) Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren Herstellung
EP1417707A2 (de) Speicherzelle mit grabenkondensator und vertikalem auswahltransistor und einem zwischen diesen geformten ringförmigen kontaktierungsbereich
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE10215666A1 (de) TTO-Nitridliner für verbesserten Kragenschutz und TTO-Zuverlässigkeit
WO2006094495A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE10113187C1 (de) Verfahren zur Herstellung eines Grabenkondensators einer Speicherzelle eines Halbleiterspeichers
EP1132958A2 (de) Speicherzelle mit Graben und Verfahren zu ihrer Herstellung
DE19941401C1 (de) Verfahren zur Herstellung einer DRAM-Zellenanordnung
EP1282917B1 (de) Vertikaler transistor
DE10233916C1 (de) Verfahren zur Herstellung eines vertikalen Transistors sowie Halbleiterspeicherzelle mit einem Grabenkondensator und einem zugehörigen vertikalen Auswahltransistor
DE102007018098A1 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben und Halbleiterkörper mit einem Graben
DE10136333A1 (de) Verfahren zur Herstellung eines Vertikaltransistors in einem Graben sowie Vertikaltransistor
DE10334547B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
DE102004013926B4 (de) Trenchspeicherstruktur und Verfahren zum Ausbilden eines selbstjustierenden Buried-Strap-Kontakts unter Verwendung von dotiertem HDP-Oxid
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE3728849A1 (de) Mis (metallisolatorhalbleiter)-halbleitervorrichtung und verfahren zur herstellung derselben
DE10162578A1 (de) Schicht-Anordnung, Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
DE19749378B4 (de) MOS-Transistor und Verfahren zu dessen Herstellung
WO2005071737A1 (de) Integrierte schaltung mit lateraler dielektrischer isolation aktiver bereiche über elektrisch kontaktiertem vergrabenem material und herstellungsverfahren
DE102004052643B4 (de) Verfahren zur Herstellung eines lateralen Trenchtransistors
DE102004040046B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle, und entsprechender Grabenkondensator

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee