KR100698099B1 - 씨모스 이미지 센서 및 그 제조방법 - Google Patents
씨모스 이미지 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR100698099B1 KR100698099B1 KR1020050085108A KR20050085108A KR100698099B1 KR 100698099 B1 KR100698099 B1 KR 100698099B1 KR 1020050085108 A KR1020050085108 A KR 1020050085108A KR 20050085108 A KR20050085108 A KR 20050085108A KR 100698099 B1 KR100698099 B1 KR 100698099B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- interlayer insulating
- pixel array
- image sensor
- semiconductor substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000001681 protective effect Effects 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 20
- 239000002184 metal Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 마이크로렌즈를 통과한 빛이 포토 다이오드에 도달하기까지의 거리를 줄임과 동시에 마이크로렌즈용 포토 레지스트층을 도포할 때 스트레이션을 방지하여 두께 균일성을 향상시키도록 한 씨모스 이미지 센서 및 그 제조방법에 관한 것으로서, 서로 다른 깊이로 적색, 녹색, 청색 신호를 센싱하는 포토 다이오드로 구성된 픽셀 어레이가 형성된 반도체 기판과, 상기 픽셀 어레이 상부에 소정깊이로 트렌치를 갖고 상기 트렌치의 측면에 일정한 경사를 갖으면서 상기 반도체 기판상에 형성된 층간 절연막과, 상기 트렌치 내부의 층간 절연막상에 일정한 간격을 갖고 형성되는 다수개의 마이크로렌즈를 포함하여 구성됨을 특징으로 한다.
CMOS 이미지 센서, 마이크로 렌즈, 포토다이오드, 트렌치
Description
도 1은 일반적인 3T형 CMOS 이미지 센서의 등가 회로도
도 2는 일반적인 3T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도
도 3a 내지 도 3f는 종래 기술의 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도
도 4는 본 발명에 의한 씨모스 이미지 센서를 나타낸 단면도
도 5a 내지 도 5h는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
51 : 반도체 기판 52 : 픽셀 어레이
53 : 층간 절연막 54 : 보호막
55 : 포토레지스트 56 : 트렌치
57 : HDP 산화막 58 : 마이크로렌즈
본 발명은 이미지 센서에 관한 것으로, 특히 이미지 센서의 특성을 향상시키도록 한 씨모스 이미지 센서 및 그 제조방법에 관한 것이다.
일반적으로 이미지 센서는 광학 신호를 전기 신호로 변환시키는 반도체소자이다. 그 중 CMOS 이미지 센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소 수만큼 포토 다이오드를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.
이러한 다양한 이미지 센서를 제조함에 있어서, 이미지 센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있다.
예를 들면, CMOS 이미지 센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직 회로 부분으로 구성되며, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율을 크게 하려는 노력이나 빛이 들어오는 경로를 줄이고 상부에 마이크로 렌즈를 형성하여 빛을 더 많이 포토다이오드 영역으로 모으려는 기술들이 사용된다.
또한, 상기 CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의 트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다. 상기 3T형 CMOS 이미지 센서의 단위화소에 대한 등가회로 및 레이아웃(lay-out)을 살펴보면 다음과 같다.
도 1은 일반적인 3T형 CMOS 이미지 센서의 등가 회로도이고, 도 2는 일반적인 3T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도이다.
일반적인 3T형 씨모스 이미지 센서의 단위 화소는, 도 1에 도시된 바와 같이, 1개의 포토다이오드(PD; Photo Diode)와 3개의 nMOS 트랜지스터(T1, T2, T3)로 구성된다. 상기 포토다이오드(PD)의 캐소드는 제 1 nMOS 트랜지스터(T1)의 드레인 및 제 2 nMOS 트랜지스터(T2)의 게이트에 접속되어 있다.
그리고, 상기 제 1, 제 2 nMOS 트랜지스터(T1, T2)의 소오스는 모두 기준 전압(VR)이 공급되는 전원선에 접속되어 있고, 제 1 nMOS 트랜지스터(T1)의 게이트는 리셋신호(RST)가 공급되는 리셋선에 접속되어 있다.
또한, 제 3 nMOS 트랜지스터(T3)의 소오스는 상기 제 2 nMOS 트랜지스터의 드레인에 접속되고, 상기 제 3 nMOS 트랜지스터(T3)의 드레인은 신호선을 통하여 판독회로(도면에는 도시되지 않음)에 접속되고, 상기 제 3 nMOS 트랜지스터(T3)의 게이트는 선택 신호(SLCT)가 공급되는 열 선택선에 접속되어 있다.
따라서, 상기 제 1 nMOS 트랜지스터(T1)는 리셋 트랜지스터(Rx)로 칭하고, 제 2 nMOS 트랜지스터(T2)는 드라이브 트랜지스터(Dx), 제 3 nMOS 트랜지스터(T3)는 선택 트랜지스터(Sx)로 칭한다.
일반적인 3T형 CMOS 이미지 센서의 단위 화소는, 도 2에 도시한 바와 같이, 액티브 영역(10)이 정의되어 액티브 영역(10) 중 폭이 넓은 부분에 1개의 포토다이오드(20)가 형성되고, 상기 나머지 부분의 액티브 영역(10)에 각각 오버랩되는 3개의 트랜지스터의 게이트 전극(120, 130, 140)이 형성된다.
즉, 상기 게이트 전극(120)에 의해 리셋 트랜지스터(Rx)가 형성되고, 상기 게이트 전극(130)에 의해 드라이브 트랜지스터(Dx)가 형성되며, 상기 게이트 전극 (140)에 의해 선택 트랜지스터(Sx)가 형성된다.
여기서, 상기 각 트랜지스터의 액티브 영역(10)에는 각 게이트 전극(120, 130, 140) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역이 형성된다.
따라서, 상기 리셋 트랜지스터(Rx)와 상기 드라이브 트랜지스터(Dx) 사이의 소오스/드레인 영역에는 전원전압(Vdd)이 인가되고, 상기 셀렉트 트랜지스터(Sx) 일측의 소오스/드레인 영역은 판독회로(도면에는 도시되지 않음)에 접속된다.
상기에서 설명한 각 게이트 전극(120, 130, 140)들은, 도면에는 도시되지 않았지만, 각 신호 라인에 연결되고, 상기 각 신호 라인들은 일측 끝단에 패드를 구비하여 외부의 구동회로에 연결된다.
이하, 첨부된 도면을 참고하여 종래 기술의 씨모스 이미지 센서의 제조방법에 관하여 설명하면 다음과 같다.
도 3a 내지 도 3f는 종래 기술에 의한 수직 포토 다이오드 구조를 갖는 씨모스 이미지 센서의 제조방법을 설명하기 위한 단면도이다.
도 3a에 도시한 바와 같이, 반도체 기판(31)에 선택적으로 불순물 이온을 주입하여 서로 다른 깊이를 갖도록 포토다이오드 영역에 적색(R), 녹색(G), 청색(B) 신호를 센싱하는 포토 다이오드로 구성된 픽셀 어레이(32)를 형성한다.
이어, 상기 픽셀 어레이(32)가 형성된 반도체 기판(31)에 신호처리를 위한 소자(도시되지 않음)를 형성하고 각 부분들을 연결하는 다층의 금속배선(도시되지 않음)을 형성한다.
그리고 상기 반도체 기판(31)의 전면에 층간 절연막(33)을 형성하고, 상기 층간 절연막(33)상에 수분이나 외부로부터 물리적인 충격으로부터 소자를 보호하기 위하여 산화막을 형성하여 보호막(34)을 형성한다.
도 3b에 도시한 바와 같이, 상기 보호막(34)상에 포토레지스트(35)를 도포한 후, 노광 및 현상 공정으로 상기 픽셀 어레이(32) 상부가 노출되도록 상기 포토레지스트(35)를 선택적으로 패터닝한다.
도 3c에 도시한 바와 같이, 상기 패터닝된 포토레지스트(35)를 마스크로 이용하여 상기 픽셀 어레이(32) 상부에 형성된 보호막(34)을 선택적으로 제거한다.
한편, 상기 보호막(34)을 선택적으로 제거하는 공정은 상기 반도체 기판(31)의 패드 영역에 형성된 금속 패드를 오픈하기 위한 패드 오픈 공정을 실시한다.
도 3d에 도시한 바와 같이, 상기 포토레지스트(35)를 제거하고, 포토 및 식각 공정을 실시하여 상기 픽셀 어레이(32) 상부의 층간 절연막(33)을 건식 식각(dry etch)을 통해 선택적으로 제거하여 표면으로부터 소정 깊이를 갖는 트렌치(trench)(36)를 형성한다.
여기서, 상기 픽셀 어레이(32) 상부의 층간 절연막(33)에 트렌치(36)를 형성하는 이유는 이후에 형성되는 마이크로렌즈와 픽셀 어레이(32)간의 간격을 줄여 감도를 향상시키기 위해서이다.
도 3e에 도시한 바와 같이, 상기 트렌치(36)를 포함한 반도체 기판(31)의 전면에 마이크로렌즈용 포토 레지스트층(37a)을 도포한다.
여기서, 상기 포토 레지스트층(37a)을 도포할 때 상기 트렌치(36) 측면의 층간 절연막(33) 및 보호막(34)이 수직 프로파일을 갖고 있기 때문에 균일한 두께로 도포되지 못한다는 문제가 있다.
도 3f에 도시한 바와 같이, 상기 마이크로렌즈용 포토 레지스트층(37a)을 선택적으로 패터닝한 후, 리플로우 공정을 실시하여 상기 트렌치(36)내의 층간 절연막(33)상에 일정한 간격을 갖는 다수의 마이크로렌즈(37)들을 형성한다.
그러나 이와 같은 종래 기술의 CMOS 이미지 센서의 제조방법에 있어서 다음과 같은 문제가 있었다.
즉, 마이크로렌즈와 포토다이오드(픽셀 어레이)간의 간격을 줄이기 위해 층간 절연막에 트렌치를 형성하는데, 상기 트렌치 측면의 보호막 및 층간 절연막의 프로파일(profile)이 수직으로 형성되어 마이크로렌즈용 포토 레지스트층을 도포할 때 스트레이션(striation)에 의해 두께 균일성이 저하된다.
본 발명은 상기와 같은 종래의 문제를 해결하기 위한 것으로, 마이크로렌즈를 통과한 빛이 포토 다이오드에 도달하기까지의 거리를 줄임과 동시에 마이크로렌즈용 포토 레지스트층을 도포할 때 스트레이션을 방지하여 두께 균일성을 향상시키도록 한 씨모스 이미지 센서 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서는 서로 다른 깊이로 적색, 녹색, 청색 신호를 센싱하는 포토 다이오드로 구성된 픽셀 어레이가 형성된 반도체 기판과, 상기 픽셀 어레이 상부에 소정깊이로 트렌치를 갖 고 상기 트렌치의 측면에 일정한 경사를 갖으면서 상기 반도체 기판상에 형성된 층간 절연막과, 상기 트렌치 내부의 층간 절연막상에 일정한 간격을 갖고 형성되는 다수개의 마이크로렌즈를 포함하여 구성됨을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서의 제조방법은 반도체 기판에 서로 다른 깊이를 갖도록 적색, 녹색, 청색 신호를 센싱하는 픽셀 어레이를 형성하는 단계와, 상기 픽셀 어레이를 포함한 반도체 기판의 전면에 층간 절연막 및 보호막을 차례로 형성하는 단계와, 상기 픽셀 어레이 상부의 보호막을 선택적으로 제거하는 단계와, 상기 픽셀 어레이 상부의 층간 절연막에 표면으로부터 소정깊이를 갖는 트렌치를 형성하는 단계와, 상기 트렌치 측면의 보호막 및 층간 절연막에 일정한 기울기를 갖는 경사를 형성하는 단계와, 상기 트렌치 내부의 층간 절연막상에 다수의 마이크로렌즈를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 씨모스 이미지 센서 및 그 제조방법을 보다 상세히 설명하면 다음과 같다.
도 4는 본 발명에 의한 씨모스 이미지 센서를 나타낸 단면도이다.
도 4에 도시한 바와 같이, 서로 다른 깊이를 갖고 포토다이오드 영역에 적색(R), 녹색(G), 청색(B) 신호를 센싱하는 포토 다이오드로 구성된 픽셀 어레이(52)가 형성된 반도체 기판(51)과, 상기 픽셀 어레이(52) 상부에 소정깊이로 트렌치(56)를 갖고 상기 트렌치(56)의 측면에 일정한 경사를 갖으면서 상기 반도체 기판(51)상에 형성된 층간 절연막(53)과, 상기 트렌치(56) 내부의 층간 절연막(53)상에 일정한 간격을 갖고 형성되는 다수개의 마이크로렌즈(58)를 포함하여 구성되어 있다.
여기서, 상기 픽셀 어레이(52) 상부를 제외한 상기 반도체 기판(51)상에는 신호처리를 위한 다수의 소자 및 금속배선들이 형성되어 있고, 수분이나 외부로부터 물리적인 충격으로부터 소자를 보호하기 위해 보호막(54)이 더 형성되어 있다.
도 5a 내지 도 5h는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정 단면도이다.
도 5a에 도시한 바와 같이, 반도체 기판(51)에 선택적으로 불순물 이온을 주입하여 서로 다른 깊이를 갖도록 포토다이오드 영역에 적색(R), 녹색(G), 청색(B) 신호를 센싱하는 포토 다이오드로 구성된 픽셀 어레이(52)를 형성한다.
여기서, 상기 적색(R) 포토다이오드가 가장 깊게 형성되고, 그 위에 녹색(G) 포토다이오드 그리고 청색(B) 포토다이오드의 순으로 형성되어 있다.
또한, 상기 적색(R) 포토다이오드는 상기 반도체 기판(51)의 표면내에 소정깊이로 형성되어 있고, 상기 녹색(G) 포토다이오드는 상기 반도체 기판(51)의 1차 에피택셜 공정에 의해 형성된 제 1 에피택셜층의 표면내에 소정깊이로 형성되어 있으며, 상기 청색(B) 포토다이오드는 상기 반도체 기판(51)의 2차 에피택셜 공정에 의해 제 1 에피택셜층위에 형성된 제 2 에피택셜층의 표면내에 소정깊이로 형성되어 있다.
이어, 상기 픽셀 어레이(52)가 형성된 반도체 기판(51)에 신호처리를 위한 소자(도시되지 않음)를 형성하고 각 부분들을 연결하는 다층의 금속배선(도시되지 않음)을 형성한다.
그리고 상기 반도체 기판의 전면에 층간 절연막(53)을 형성하고, 상기 층간 절연막(53)상에 수분이나 외부로부터 물리적인 충격으로부터 소자를 보호하기 위하여 산화막을 형성하여 보호막(54)을 형성한다.
도 5b에 도시한 바와 같이, 상기 보호막(54)상에 포토레지스트(55)를 도포한 후, 노광 및 현상 공정으로 상기 픽셀 어레이(52) 상부가 노출되도록 상기 포토레지스트(55)를 선택적으로 패터닝한다.
도 5c에 도시한 바와 같이, 상기 패터닝된 포토레지스트(55)를 마스크로 이용하여 상기 픽셀 어레이(52) 상부에 형성된 보호막(54)을 선택적으로 제거한다.
한편, 상기 보호막(54)을 선택적으로 제거할 때 상기 반도체 기판의 패드 영역에 형성된 금속 패드를 오픈하기 위한 패드 오픈 공정을 실시한다.
도 5d에 도시한 바와 같이, 상기 포토레지스트(55)를 제거하고, 상기 포토 및 식각 공정을 통해 상기 픽셀 어레이(52) 상부의 층간 절연막(53)을 건식 식각(dry etch)을 통해 선택적으로 제거하여 표면으로부터 소정 깊이를 갖는 트렌치(trench)(56)를 형성한다.
여기서, 상기 픽셀 어레이(52) 상부의 층간 절연막(53)에 트렌치(56)를 형성하는 이유는 이후에 형성되는 마이크로렌즈와 픽셀 어레이(52)간의 간격을 줄여 감도를 향상시키기 위해서이다.
도 5e에 도시한 바와 같이, 상기 트렌치(56)를 포함한 반도체 기판의 전면에 고밀도 플라즈마 화학기상 증착(HDP CVD)법으로 HDP 산화막(57)을 형성한다.
한편, 본 발명은 트렌치(56) 측면의 층간 절연막(53)의 프로파일을 일정한 경사를 부여하기 위해 반도체 소자의 고 집적화가 진행됨에 따라 높은 어스펙트비(aspect ratio)를 가지는 금속라인 사이의 갭을 공극 없이 절연막으로 증착시키기 위해 최근에는 금속라인이 형성된 결과물에 이온들을 수직으로 충돌시켜 돌출부 모서리의 절연막을 식각함과 동시에 증착하는 고밀도 플라즈마 화학기상 증착법을 이용하여 HDP 산화막(57)을 형성하고 있다.
여기서, 상기 HDP 산화막(57)은 트렌치(56)의 측면에서 다른 부분보다 얇은 두께를 갖으면서 일정한 경사를 갖고 형성되어 있다.
도 5f에 도시한 바와 같이, 상기 HDP 산화막(57)을 제거함으로써 상기 트렌치(56) 측면의 보호막(54) 및 층간 절연막(53)에 일정한 경사를 형성한다.
이때 상기 보호막(54) 및 층간 절연막(53)에 형성된 경사 부분은 상기 HDP 산화막(57)에 형성된 경사를 따라 식각을 진행함으로써 형성된다.
도 5g에 도시한 바와 같이, 상기 측면이 일정한 경사를 갖는 트렌치(56)를 포함한 반도체 기판(51)의 전면에 마이크로렌즈용 포토 레지스트층(58a)을 도포한다.
여기서, 상기 마이크로렌즈용 포토 레지스트층(58a)을 도포할 때 상기 트렌치(56)의 측면이 일정한 경사를 갖고 있기 때문에 포토 레지스트층(58a)은 스트레이션을 받지 않고 균일한 두께를 갖으면서 도포된다.
도 5h에 도시한 바와 같이, 상기 마이크로렌즈용 포토 레지스트층(58a)을 선택적으로 패터닝한 후, 리플로우 공정을 실시하여 상기 트렌치(56)내의 층간 절연 막(53)상에 일정한 간격을 갖는 다수의 마이크로렌즈(58)들을 형성한다.
여기서, 상기 리플로우 공정은 핫 플레이트(hot plate)를 이용하거나 퍼니스(furnace)를 이용할 수 있다. 이때 수축 가열하는 방법에 따라 마이크로렌즈(58)의 곡률이 달라지는데 이 곡률에 따라서 집속 효율도 달라진다.
이어, 상기 마이크로렌즈(58)에 자외선을 조사하여 경화한다. 여기서, 상기 마이크로렌즈(58)에 자외선을 조사하여 경화함으로써 상기 마이크로렌즈(58)는 최적의 곡률 반경을 유지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
상기와 같은 본 발명에 따른 씨모스 이미지 센서 및 그 제조방법은 다음과 같은 효과가 있다.
즉, 마이크로렌즈를 통해 포토다이오드로 입사되는 광 경로를 줄여 광 효율을 증대시킴과 동시에 고밀도 플라즈마 화학기상 증착법을 통해 HDP 산화막의 형성 및 제거 공정을 적용하여 트렌치의 측면에 일정한 경사를 형성함으로써 마이크로렌즈용 포토 레지스트층을 도포할 때 스트레이션을 방지하여 균일한 두께로 형성시킬 수 있다.
Claims (6)
- 삭제
- 삭제
- 삭제
- 반도체 기판에 서로 다른 깊이를 갖도록 적색, 녹색, 청색 신호를 센싱하는 픽셀 어레이를 형성하는 단계;상기 픽셀 어레이를 포함한 반도체 기판의 전면에 층간 절연막 및 보호막을 차례로 형성하는 단계;상기 픽셀 어레이 상부의 보호막을 선택적으로 제거하는 단계;상기 픽셀 어레이 상부의 층간 절연막에 표면으로부터 소정깊이를 갖는 트렌치를 형성하는 단계;상기 반도체 기판의 전면에 고밀도 플라즈마 화학기상 증착으로 산화막을 형성하는 단계상기 산화막을 제거하면서 상기 트렌치 측면의 보호막 및 층간 절연막에 일정한 기울기를 갖는 경사를 형성하는 단계;상기 트렌치 내부의 층간 절연막상에 다수의 마이크로렌즈를 형성하는 단계를 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 4 항에 있어서, 상기 마이크로렌즈에 자외선을 조사하여 경화하는 단계를 더 포함하여 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050085108A KR100698099B1 (ko) | 2005-09-13 | 2005-09-13 | 씨모스 이미지 센서 및 그 제조방법 |
| US11/320,701 US7348202B2 (en) | 2005-09-13 | 2005-12-30 | CMOS image sensor and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050085108A KR100698099B1 (ko) | 2005-09-13 | 2005-09-13 | 씨모스 이미지 센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070030448A KR20070030448A (ko) | 2007-03-16 |
| KR100698099B1 true KR100698099B1 (ko) | 2007-03-23 |
Family
ID=37985877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050085108A KR100698099B1 (ko) | 2005-09-13 | 2005-09-13 | 씨모스 이미지 센서 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7348202B2 (ko) |
| KR (1) | KR100698099B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4976755B2 (ja) * | 2006-06-16 | 2012-07-18 | セイコーインスツル株式会社 | Ｍｏｓイメージセンサの製造方法 |
| KR100897816B1 (ko) * | 2007-05-16 | 2009-05-18 | 주식회사 동부하이텍 | 씨모스 이미지 센서 및 그 제조방법 |
| KR100866255B1 (ko) * | 2007-05-17 | 2008-10-30 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조방법 |
| KR101010375B1 (ko) * | 2008-08-06 | 2011-01-21 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| JP5566093B2 (ja) * | 2009-12-18 | 2014-08-06 | キヤノン株式会社 | 固体撮像装置 |
| KR101890748B1 (ko) * | 2011-02-01 | 2018-08-23 | 삼성전자주식회사 | 멀티 스택 씨모스(ｃｍｏｓ) 이미지 센서의 화소 및 그 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03286566A (ja) * | 1990-04-03 | 1991-12-17 | Toshiba Corp | 固体撮像素子の製造方法 |
| JP2004071931A (ja) * | 2002-08-08 | 2004-03-04 | Sony Corp | 固体撮像素子及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667504B1 (en) * | 2003-03-24 | 2003-12-23 | International Business Machines Corporation | Self-aligned buried strap process using doped HDP oxide |
| JP4241259B2 (ja) * | 2003-08-06 | 2009-03-18 | セイコーエプソン株式会社 | マイクロレンズの製造方法 |
| KR100538069B1 (ko) * | 2003-12-16 | 2005-12-20 | 매그나칩 반도체 유한회사 | 암신호 감소를 위한 이미지센서의 소자분리 방법 |
| KR100807214B1 (ko) * | 2005-02-14 | 2008-03-03 | 삼성전자주식회사 | 향상된 감도를 갖는 이미지 센서 및 그 제조 방법 |
| US20060240359A1 (en) * | 2005-04-22 | 2006-10-26 | Chih-Hung Liu | Patterning process and contact structure |
| KR100649034B1 (ko) * | 2005-09-21 | 2006-11-27 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100731130B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
-
2005
- 2005-09-13 KR KR1020050085108A patent/KR100698099B1/ko not_active IP Right Cessation
- 2005-12-30 US US11/320,701 patent/US7348202B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03286566A (ja) * | 1990-04-03 | 1991-12-17 | Toshiba Corp | 固体撮像素子の製造方法 |
| JP2004071931A (ja) * | 2002-08-08 | 2004-03-04 | Sony Corp | 固体撮像素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070092984A1 (en) | 2007-04-26 |
| US7348202B2 (en) | 2008-03-25 |
| KR20070030448A (ko) | 2007-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100731130B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672699B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100710210B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| US7416912B2 (en) | Method of fabricating CMOS image sensor | |
| US8013370B2 (en) | Solid-state imaging device | |
| KR100720457B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| US8030117B2 (en) | Image sensor and method for manufacturing the same | |
| KR100698099B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP2006140483A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP4486043B2 (ja) | Ｃｍｏｓイメージセンサー及びその製造方法 | |
| KR100649023B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2008288584A (ja) | イメージセンサの製造方法 | |
| KR100606902B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100778857B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100685890B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100720482B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100660329B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100741920B1 (ko) | 씨모스(ｃｍｏｓ) 이미지 센서의 제조 방법 | |
| KR100731084B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672678B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20050039165A (ko) | 시모스 이미지센서의 제조방법 | |
| KR100897816B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20040069407A (ko) | 특성을 향상시킨 시모스 이미지센서 및 그 제조방법 | |
| KR100720463B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| KR100731063B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120221 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |