KR100731084B1 - 씨모스 이미지 센서의 제조방법 - Google Patents
씨모스 이미지 센서의 제조방법 Download PDFInfo
- Publication number
- KR100731084B1 KR100731084B1 KR1020050090260A KR20050090260A KR100731084B1 KR 100731084 B1 KR100731084 B1 KR 100731084B1 KR 1020050090260 A KR1020050090260 A KR 1020050090260A KR 20050090260 A KR20050090260 A KR 20050090260A KR 100731084 B1 KR100731084 B1 KR 100731084B1
- Authority
- KR
- South Korea
- Prior art keywords
- microlens
- interlayer insulating
- forming
- photodiode
- pixel array
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000010410 layer Substances 0.000 claims abstract description 64
- 239000011229 interlayer Substances 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 230000002093 peripheral effect Effects 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 균일한 마이크로렌즈를 형성함과 동시에 마이크로렌즈와 포토다이오드간의 거리를 줄여 포토다이오드로 입사되는 빛의 강도를 높이도록 한 씨모스 이미지 센서의 제조방법에 관한 것으로서, 픽셀 어레이부와 주변 회로부로 정의된 반도체 기판의 픽셀 어레이부에 일정한 간격을 갖는 다수의 포토다이오드들을 형성하는 단계와, 상기 반도체 기판의 픽셀 어레이부와 주변 회로부에 다수의 금속배선 및 이들 사이사이에 다수의 층간 절연막을 형성하는 단계와, 상기 층간 절연막상에 평탄화층을 형성하는 단계와, 상기 픽셀 어레이부의 평탄화층 및 층간 절연막의 일부를 선택적으로 식각하여 리세스부를 형성하는 단계와, 상기 리세스부를 포함한 기판의 전면에 제 1 레지스트층을 도포한 후 선택적으로 패터닝하여, 상기 리세스부에 상기 각 포토다이오드와 대응되게 제 1 마이크로렌즈 패턴을 형성하는 단계와, 상기 제 1 마이크로렌즈 패턴을 포함한 기판의 전면에 제 2 레지스트층을 도포한 후, 상기 제 2 레지스트층을 패터닝하여 상기 제 1 마이크로렌즈 패턴을 감싸는 제 2 마이크로렌즈 패턴을 형성하는 단계와, 상기 제 1, 제 2 마이크로렌즈 패턴을 리플로우하여 마이크로렌즈를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이미지 센서, 포토다이오드, 마이크로렌즈, 층간 절연막
Description
도 1은 통상의 CMOS 이미지 센서에서 1개의 포토다이오드(PD)와 4개의 MOS트랜지스터로 구성된 단위 화소(Unit Pixel)를 도시한 회로도
도 2는 일반적인 씨모스 이미지 센서를 나타낸 단면도
도 3은 종래 기술에 의한 씨모스 이미지 센서를 나타낸 단면도
도 4a 내지 도 4d는 종래 기술에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정 단면도
도 5a 내지 도 5f는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정 단면도
도면의 주요 부분에 대한 부호 설명
101 : 포토다이오드 102 : 제 1 층간 절연막
103 : 제 2 층간 절연막 104 : 제 3 층간 절연막
105 : 제 4 층간 절연막 106 : 제 5 층간 절연막
107 : 평탄화층 108 : 리세스부
111 : 마이크로렌즈
본 발명은 이미지 센서(Image sensor)에 관한 것으로 특히, 마이크로렌즈의 균일도 및 집광 특성을 향상시키기 위한 씨모스 이미지 센서의 제조방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)라 함은 광학 영상(optic image)을 전기 신호로 변환시키는 반도체 소자로서, 이중에서 전하 결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Metal) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며 씨모스(Complementary MOS) 이미지 센서는 제어 회로(control circuit) 및 신호처리 회로(Signal Processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소 수만큼의 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
CCD는 구동 방식이 복잡하고, 전력 소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고, 시그날 프로세싱 회로를 CCD 칩 내에 구현할 수 없어 원-칩(One chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지 센서의 개발이 많이 연구되고 있다.
CMOS 이미지 센서는 단위 화소(Pixel)내에 포토다이오드와 모스트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30~40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원-칩화가 가능하여 차세대 이미지 센서로 각광을 받고 있다.
도 1은 통상의 CMOS 이미지 센서에서 1개의 포토다이오드(PD)와 4개의 MOS트랜지스터로 구성된 단위 화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(Photo Diode : PD)와, 포토다이오드(PD)에서 모아진 광전하를 플로팅 확산영역(Floating Diffusion : FD)으로 운송하기 위한 트랜스퍼 트랜지스터(Tx)와, 원하는 값으로 플로팅 확산영역(FD)의 전위를 셋팅하고 전하를 배출하여 플로팅 확산영역(FD)을 리셋시키기 위한 리셋 트랜지스터(Rx)와, 소스 플로어 버퍼 증폭기(Source Follow Buffer Amplifier) 역할을 하는 소스 플로어 트랜지스터(Dx) 및 스위칭(Switching) 역할로 어드레싱(Addressing)할 수 있도록 하는 셀렉트 트랜지스터(Sx)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터가 형성되어 있다.
도 2는 일반적인 씨모스 이미지 센서를 나타낸 단면도이다.
도 2에 도시한 바와 같이, 일정한 간격을 갖고 형성되는 다수개의 포토다이오드(PD)(11)와 트랜지스터(도시되지 않음)들이 형성된 전체 구조상에 제 1 층간 절연막(12)이 형성되어 있고, 상기 제 1 층간 절연막(12)상에는 단위 화소를 구성하는 다수개의 금속배선(M1,M2,M3,M4,M5)들이 형성되어 있다.
여기서, 상기 금속배선(M1,M2,M3,M4,M5)은 상기 포토다이오드(11)로 입사되는 빛을 막지 않도록 배치되어 있다.
이어, 상기 각층의 단위화소 구성용 금속배선(M1,M2,M3,M4,M5)들 사이사이에는 전기적 절연을 위한 제 2 내지 제 5 층간 절연막(13,14,15,16)과 평탄화층(17)이 형성되어 있다.
또한, 상기 픽셀 어레이의 평탄화층(17)상에는 상기 각 포토다이오드(11)와 대응되게 일정한 간격을 갖고 반구형의 마이크로렌즈(18)들이 형성되어 있다.
여기서, 상기 마이크로렌즈(18)는 포토레지스트(photo resist)를 도포하고 상기 포토다이오드(11) 상부에 남도록 패터닝한 후에 베이킹(backing)을 통해 포토레지스트를 리플로우하여 원하는 곡률을 얻고 있다.
상기와 같은 마이크로렌즈(18)는 입사광을 포토다이오드(11)까지 집약시켜 보내주는 중요한 역할을 하고 있다.
그러나, 소자가 고집적화되면서 상기 금속 배선(M1,M2,M3,M4,M5)들을 서로 다른 층상에 구성해야 하고 이에 따라 다수개의 층간 절연막(13,14,15,16)들의 높이도 증가되면서 상기 마이크로렌즈(18)와 포토다이오드(11)간의 거리가 멀어져 상기 마이크로렌즈(18)만으로는 포토다이오드(11)까지 적절하게 빛을 모을 수가 없게 되었다.
즉, 픽셀 어레이부에는 금속 배선(M1,M2,M3)의 층수가 3층밖에 안됨에도 불구하고 제 2 내지 제 5 층간 절연막(13,14,15,16)들이 차례로 적층되어 있으므로 마이크로렌즈(18)로부터 실제 빛을 받는 포토다이오드(11)까지 두꺼운 막이 존재하여 빛을 약하게 만들어 이미지의 질이 떨어진다.
또한, 상기 마이크로렌즈(18)와 포토다이오드(11) 사이의 거리가 멀어 입사 각이 벗어나면 빛이 인접 픽셀로 들어가 크로스토크라는 색깔 간섭이 잘 일어나 화질을 열화시킨다.
이에 따라 최근에는 포토다이오드(11)를 포함하여 전체적으로 각 층간 절연막의 두께를 줄이는 경향이 있다. 하지만 이렇게 하면 포토다이오드(11)가 받는 빛의 강도가 높아져 이미지의 질은 좋아지나 금속배선간의 정전 용량이 증대되어 누설 전류 등의 여러 가지 문제를 일으킬 가능성이 높아진다.
도 3은 종래 기술에 의한 씨모스 이미지 센서를 나타낸 단면도이다.
도 3에 도시한 바와 같이, 일정한 간격을 갖고 형성되는 다수개의 포토다이오드(PD)(21)와 트랜지스터(도시되지 않음)들이 형성된 전체 구조상에 제 1 층간 절연막(22)이 형성되어 있고, 상기 제 1 층간 절연막(22)상에는 단위 화소를 구성하는 다수개의 금속배선(M1,M2,M3,M4,M5)들이 형성되어 있다.
여기서, 상기 금속배선(M1,M2,M3,M4,M5)은 상기 포토다이오드(21)로 입사되는 빛을 막지 않도록 배치되어 있다.
이어, 상기 각층의 단위화소 구성용 금속배선(M1,M2,M3,M4,M5)들 사이사이에는 전기적 절연을 위한 제 2 내지 제 5 층간 절연막(23,24,25,26)과 평탄화층(27)이 형성되어 있다.
또한, 상기 픽셀 어레이의 평탄화층(27) 및 제 5 층간 절연막(26)이 선택적으로 리세스(recess)되어 있고, 상기 평탄화층(27) 및 제 5 층간 절연막(26)이 리세스된 부분에 상기 각 포토다이오드(21)와 대응되게 일정한 간격을 갖고 반구형의 마이크로렌즈(28)들이 형성되어 있다.
도 4a 내지 도 4d는 종래 기술에 의한 씨모스 이미지 센서의 제조방법에서 마이크로렌즈를 형성하는 과정을 나타낸 공정 단면도이다.
도 4a에 도시한 바와 같이, 주변 회로부와 픽셀 어레이부로 정의된 반도체 기판(도시되지 않음)에 일정한 간격을 갖고 형성되는 다수개의 포토다이오드(PD)(21) 및 제 1 층간 절연막(22) 그리고 상기 제 1 층간 절연막(22)상에는 단위 화소를 구성하는 다수개의 금속배선(M1,M2,M3,M4,M5)과 이들을 절연시키기 위한 제 2 내지 제 5 층간 절연막(23,24,25,26)과, 상기 제 5 층간 절연막(26)상에 평탄화층(27)들이 형성되어 있다.
이어, 포토 및 식각 공정을 통해 상기 픽셀 어레이부에 형성된 평탄화층(27) 및 제 5 층간 절연막(26)을 선택적으로 제거하여 리세스부(29)를 형성한다.
도 4b에 도시한 바와 같이, 상기 리세스부(29)를 포함한 반도체 기판의 전면에 마이크로렌즈용 레지스트층(28a)을 도포한다.
여기서, 상기 레지스트층(28a)을 도포할 때 리세스된 경계 부분에서 레지스트층(28a)의 두께가 불균일하게 코팅(coating)된다(A ＞ B ＞ C).
즉, A 부분이 가장 두껍게 되고 C 부분이 가장 얇게 도포된다.
도 4c에 도시한 바와 같이, 상기 각 포토다이오드(21)와 대응되게 리세스부(29)에 일정한 간격을 갖도록 상기 레지스트층(28a)을 선택적으로 패터닝하여 마이크로렌즈 패턴(28b)을 형성한다.
여기서, 상기 마이크로렌즈 패턴(28b)은 상기 레지스트층(28a)의 두께가 불균일하게 도포되어 있기 때문에 서로 다른 두께를 갖고 패터닝된다.
도 4d에 도시한 바와 같이, 상기 마이크로렌즈 패턴(28b)을 150 ~ 200℃의 온도에서 리플로우시키어 반구형의 마이크로렌즈(28)를 형성한다.
여기서, 상기 각 마이크로렌즈(28)의 모양은 서로 다르게 형성된다(D,E,F).
그러나 상기와 같은 종래 기술에 의한 씨모스 이미지 센서의 제조방법에 있어서 다음과 같은 문제점이 있었다.
즉, 마이크로렌즈와 포토다이오드간의 높이를 낮추기 위해 센서부의 층간 절연막을 선택적으로 제거할 때 리세스(recess)된 경계 부분에서 마이크로렌즈의 두께가 불균일하게 코팅(coating)되어 마이크로렌즈 패턴을 형성한 후 리플로우하여 마이크로렌즈를 형성할 때 마이크로렌즈의 모양이 다르게 됨으로써 이미지 센서의 품질을 저하시킨다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 균일한 마이크로렌즈를 형성함과 동시에 마이크로렌즈와 포토다이오드간의 거리를 줄여 포토다이오드로 입사되는 빛의 강도를 높이도록 한 씨모스 이미지 센서의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서의 제조방법은 픽셀 어레이부와 주변 회로부로 정의된 반도체 기판의 픽셀 어레이부에 일정한 간격을 갖는 다수의 포토다이오드들을 형성하는 단계와, 상기 반도체 기판의 픽셀 어레이부와 주변 회로부에 다수의 금속배선 및 이들 사이사이에 다수의 층간 절연막을 형성하는 단계와, 상기 층간 절연막상에 평탄화층을 형성하는 단계와, 상기 픽셀 어레이부의 평탄화층 및 층간 절연막의 일부를 선택적으로 식각하여 리세스부를 형성하는 단계와, 상기 리세스부를 포함한 기판의 전면에 제 1 레지스트층을 도포한 후 선택적으로 패터닝하여, 상기 리세스부에 상기 각 포토다이오드와 대응되게 제 1 마이크로렌즈 패턴을 형성하는 단계와, 상기 제 1 마이크로렌즈 패턴을 포함한 기판의 전면에 제 2 레지스트층을 도포한 후, 상기 제 2 레지스트층을 패터닝하여 상기 제 1 마이크로렌즈 패턴을 감싸는 제 2 마이크로렌즈 패턴을 형성하는 단계와, 상기 제 1, 제 2 마이크로렌즈 패턴을 리플로우하여 마이크로렌즈를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서의 제조방법을 보다 상세히 설명하면 다음과 같다.
도 5a 내지 도 5f는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정 단면도이다.
도 5a에 도시한 바와 같이, 픽셀 어레이부와 주변 회로부로 정의된 반도체 기판(도시되지 않음)에 액티브 영역을 정의하기 위한 필드 산화막(도시되지 않음)을 형성하고, 상기 반도체 기판의 액티브 영역에 다수개의 포토다이오드(101)와 트랜지스터(도시되지 않음)들을 형성한다.
이어, 상기 각 포토다이오드(101) 및 트랜지스터를 포함한 반도체 기판의 전면에 제 1 층간 절연막(102)을 형성하고, 상기 제 1 층간 절연막(102)상에 제 1 금속막을 증착한 후 선택적으로 패터닝하여 픽셀 어레이부와 주변 회로부에 제 1 금속배선(M1)을 형성한다.
그리고, 상기 제 1 금속배선(M1)을 포함한 반도체 기판의 전면에 제 2 층간 절연막(103)을 형성하고, 상기 제 2 층간 절연막(103)상에 제 2 금속막을 증착한 후 선택적으로 패터닝하여 픽셀 어레이부와 주변 회로부에 제 2 금속배선(M2)을 형성한다.
이어, 상기 제 2 금속배선(M2)을 포함한 반도체 기판의 전면에 제 3 층간 절연막(104)을 형성하고, 상기 제 3 층간 절연막(106)상에 제 3 금속막을 증착한 후 선택적으로 패터닝하여 픽셀 어레이부와 주변 회로부에 제 3 금속배선(M3)을 형성한다.
그리고 상기 제 3 금속배선(M3)을 포함한 반도체 기판의 전면에 제 4 층간 절연막(105)을 형성하고, 상기 제 4 층간 절연막(105)상에 제 4 금속막을 증착한 후 선택적으로 패터닝하여 주변 회로부에 제 4 금속배선(M4)을 형성한다.
이어, 상기 제 4 금속배선(M4)을 포함한 반도체 기판의 전면에 제 5 층간 절연막(106)을 형성하고, 상기 제 5 층간 절연막(106)상에 제 5 금속막을 증착한 후 선택적으로 패터닝하여 주변 회로부에 제 5 금속배선(M5)을 형성한다.
그리고 상기 제 5 금속배선(M5)을 포함한 반도체 기판(100)의 전면에 평탄화층(107)을 형성한다.
이어, 포토 및 식각 공정을 통해 상기 픽셀 어레이부에 형성된 평탄화층(107) 및 제 5 층간 절연막(106)을 선택적으로 식각하여 리세스부(108)를 형성한다.
여기서, 상기 리세스부(108)는 표면으로부터 1 ~ 3㎛의 깊이만큼 식각되어 형성된다.
한편, 상기 주변 회로부에는 제 1 내지 제 5 금속배선(M1,M2,M3,M4,M5)들이 형성되어 있고, 상기 픽셀 어레이부에는 제 1 내지 제 3 금속배선(M1,M2,M3)들이 형성되어 있다.
또한, 상기 제 4 금속배선(M4)을 형성한 후에 상기 반도체 기판의 전면에 질화막과 같은 식각 방지막을 형성한 후에 제 5 층간 절연막(106) 및 평탄화층(107)을 형성할 수도 있다.
도 5b에 도시한 바와 같이, 상기 리세스부(108)를 포함한 반도체 기판의 전면에 마이크로렌즈용 제 1 레지스트층(109a)을 도포한다.
여기서, 상기 제 1 레지스트층(109a)을 도포할 때 리세스된 경계 부분에서 제 1 레지스트층(109a)의 두께가 불균일하게 코팅(coating)된다(A ＞ B ＞ C).
즉, A 부분이 가장 두껍게 되고 C 부분이 가장 얇게 도포된다.
또한, 상기 제 1 레지스트층(109a)은 0.5 ~ 1㎛의 두께를 갖도록 형성한다.
도 5c에 도시한 바와 같이, 상기 제 1 레지스트층(109a)을 선택적으로 패터닝하여 상기 포토다이오드(101)와 대응되는 리세스부(108)에 일정한 간격을 갖는 제 1 마이크로렌즈 패턴(109b)을 형성한다.
여기서, 상기 제 1 마이크로렌즈 패턴(109b)은 상기 제 1 레지스트층(109a)의 두께가 불균일하게 도포되어 있기 때문에 서로 다른 두께를 갖고 패터닝된다.
또한, 상기 제 1 마이크로렌즈 패턴(109b) 사이의 간격이 0.5㎛ 이상이 되도록 패터닝한다.
도 5d에 도시한 바와 같이, 상기 제 1 마이크로렌즈 패턴(109b)을 포함한 반도체 기판의 전면에 제 2 레지스트층(110a)을 도포한다.
여기서, 상기 제 2 레지스트층(110a)은 0.7 ~ 1.5㎛의 두께로 형성한다.
도 5e에 도시한 바와 같이, 상기 제 2 레지스트층(110a)을 선택적으로 패터닝하여 상기 제 1 마이크로렌즈 패턴(109b)을 감싸는 제 2 마이크로렌즈 패턴(110b)을 형성한다.
여기서, 상기 제 2 마이크로렌즈 패턴(110b)은 상기 제 1 마이크로렌즈 패턴(109b)을 완전히 감싸도록 하고, 그 감싸는 폭이 0.1㎛이상이 되도록 패터닝한다.
도 5f에 도시한 바와 같이, 상기 제 1, 제 2 마이크로렌즈 패턴(109b,110b)을 150 ~ 200℃의 온도에서 리플로우시키어 마이크로렌즈(111)를 형성한다.
여기서, 상기 리플로우 공정은 핫 플레이트(hot plate)를 이용하거나 퍼니스(furnace)를 이용할 수 있다. 이때 수축 가열하는 방법에 따라 마이크로렌즈(111)의 곡률이 달라지는데 이 곡률에 따라서 집속 효율도 달라지게 된다.
이어, 상기 마이크로렌즈(111)에 자외선을 조사하여 경화한다. 여기서, 상기 마이크로렌즈(111)에 자외선을 조사하여 경화함으로써 상기 마이크로렌즈(111)는 최적의 곡률 반경을 유지할 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 본 발명에 의한 씨모스 이미지 센서의 제조방법은 다음과 같은 효과가 있다.
첫째, 픽셀 어레이부에서 마이크로렌즈와 포토다이오드 사이의 전체적인 층간 절연막이 두께가 얇아져서 빛의 손실을 줄여 광 감도를 향상시킬 수 있다.
둘째, 마이크로렌즈와 포토다이오드 사이의 거리가 짧아져서 입사 각도에 의한 크로스토크를 줄일 수 있다.
셋째, 광 감도의 향상 및 크로스토크의 방지로 인하여 어두운 곳에서의 화질 뿐만 아니라 밝은 곳에서도 화질을 개선할 수 있다.
넷째, 주변 회로부의 금속배선의 층수의 제한이 제거되어 더 많은 금속배선 층수를 사용하여 설계 효율을 높일 수 있다.
다섯째, 다수개의 마이크로렌즈를 균일하게 형성함으로써 이미지 센서의 특성을 향상시킬 수 있다.
Claims (6)
- 픽셀 어레이부와 주변 회로부로 정의된 반도체 기판의 픽셀 어레이부에 일정한 간격을 갖는 다수의 포토다이오드들을 형성하는 단계;상기 반도체 기판의 픽셀 어레이부와 주변 회로부에 다수의 금속배선 및 이들 사이사이에 다수의 층간 절연막을 형성하는 단계;상기 층간 절연막상에 평탄화층을 형성하는 단계;상기 픽셀 어레이부의 평탄화층 및 층간 절연막의 일부를 선택적으로 식각하여 리세스부를 형성하는 단계;상기 리세스부를 포함한 기판의 전면에 제 1 레지스트층을 도포한 후 선택적으로 패터닝하여, 상기 리세스부에 상기 각 포토다이오드와 대응되게 제 1 마이크로렌즈 패턴을 형성하는 단계;상기 제 1 마이크로렌즈 패턴을 포함한 기판의 전면에 제 2 레지스트층을 도포한 후, 상기 제 2 레지스트층을 패터닝하여 상기 제 1 마이크로렌즈 패턴을 감싸는 제 2 마이크로렌즈 패턴을 형성하는 단계;상기 제 1, 제 2 마이크로렌즈 패턴을 리플로우하여 마이크로렌즈를 형성하는 단계를 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 리세스부는 표면으로부터 1 ~ 3㎛의 깊이로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 제 1 마이크로렌즈 패턴은 0.5 ~ 1㎛의 두께로 형성 하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 제 1 마이크로렌즈 패턴 사이의 간격은 0.5㎛로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 제 2 마이크로렌즈 패턴은 0.7 ~ 1.5㎛의 두께로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 제 2 마이크로렌즈 패턴은 상기 제 1 마이크로렌즈 패턴을 완전히 감싸도록 그 감싸는 폭은 0.1㎛로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050090260A KR100731084B1 (ko) | 2005-09-28 | 2005-09-28 | 씨모스 이미지 센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050090260A KR100731084B1 (ko) | 2005-09-28 | 2005-09-28 | 씨모스 이미지 센서의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070035647A KR20070035647A (ko) | 2007-04-02 |
| KR100731084B1 true KR100731084B1 (ko) | 2007-06-22 |
Family
ID=38158134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050090260A KR100731084B1 (ko) | 2005-09-28 | 2005-09-28 | 씨모스 이미지 센서의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100731084B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040008924A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 이중 마이크로렌즈를 구비한 시모스 이미지센서 및 그제조방법 |
| KR20050108903A (ko) * | 2004-05-14 | 2005-11-17 | 매그나칩 반도체 유한회사 | 씨모스 이미지센서 |
-
2005
- 2005-09-28 KR KR1020050090260A patent/KR100731084B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040008924A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 이중 마이크로렌즈를 구비한 시모스 이미지센서 및 그제조방법 |
| KR20050108903A (ko) * | 2004-05-14 | 2005-11-17 | 매그나칩 반도체 유한회사 | 씨모스 이미지센서 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070035647A (ko) | 2007-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100710210B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672699B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100731128B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US8013370B2 (en) | Solid-state imaging device | |
| KR100731130B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100823031B1 (ko) | 이미지 센서 제조방법 | |
| US7348202B2 (en) | CMOS image sensor and method for fabricating the same | |
| KR100649023B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100801850B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| US20050280111A1 (en) | CMOS image sensor and method of fabricating the same | |
| KR100672690B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| CN112885861A (zh) | Cmos图像传感器的制造方法 | |
| KR100851752B1 (ko) | 이미지 센서의 제조방법 | |
| KR100778857B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100660329B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731084B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100720482B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20080113489A (ko) | 이미지센서 및 그 제조방법 | |
| KR100843969B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20080060411A (ko) | 이미지 센서 및 그 제조방법 | |
| KR100741911B1 (ko) | 시모스 이미지 센서 및 그 제조 방법 | |
| KR100995826B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100658931B1 (ko) | 시모스 이미지센서 및 그의 제조방법 | |
| KR20060079091A (ko) | 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법 | |
| KR20060077064A (ko) | 트리플 마이크로렌즈를 갖는 씨모스 이미지 센서 및 그의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |