JP4976755B2 - Ｍｏｓイメージセンサの製造方法 - Google Patents

Ｍｏｓイメージセンサの製造方法 Download PDF

Info

Publication number
JP4976755B2
JP4976755B2 JP2006166878A JP2006166878A JP4976755B2 JP 4976755 B2 JP4976755 B2 JP 4976755B2 JP 2006166878 A JP2006166878 A JP 2006166878A JP 2006166878 A JP2006166878 A JP 2006166878A JP 4976755 B2 JP4976755 B2 JP 4976755B2
Authority
JP
Japan
Prior art keywords
conductor
image sensor
potential
pixel regions
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006166878A
Other languages
English (en)
Other versions
JP2007335692A (ja
Inventor
博昭 鷹巣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2006166878A priority Critical patent/JP4976755B2/ja
Priority to US11/818,292 priority patent/US7710482B2/en
Priority to CN2007101292717A priority patent/CN101090127B/zh
Publication of JP2007335692A publication Critical patent/JP2007335692A/ja
Application granted granted Critical
Publication of JP4976755B2 publication Critical patent/JP4976755B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、画像情報を読み取り電送する装置、ファクシミリ、イメージスキャナ、電子カメラに用いられるＭＯＳイメージセンサＩＣに関する。
図４は従来のイメージセンサの一例を示す回路図である。ＭＯＳイメージセンサのセンサ回路１０では、ＰＮ接合を用いたフォトダイオード１２に、前記フォトダイオード１２に適当な電圧にリセットするためのスイッチング素子であるリセットトランジスタ１１と、前記フォトダイオード１２で蓄積された光電荷を増幅するための増幅回路１３が結線されている。
リセットトランジスタ１１をＯＮしフォトダイオード１２が十分にリセット電圧となるリセット動作と、リセットトランジスタ１１をＯＦＦし、一定時間中フォトダイオード１２に光電荷を蓄積させる蓄積動作と、増幅回路１３をＯＮしフォトダイオード１２に蓄積された光電荷を増幅して読み出す読み出し動作で、連続的に光情報を読み取ることができる構成になっている。
また、読み出し動作後に増幅された信号を一時的に記憶することも、容量素子２１と２つのスイッチトランジスタ（２２Ａおよび２２Ｂ）からなる保持回路２０を用いて行うことができる。
読み出し動作中にスイッチトランジスタ２２ＡをＯＮし、増幅回路１３により保持容量２１へ信号を電荷として貯え、スイッチトランジスタ２２ＡをＯＦＦした後、任意の保持時間後にスイッチトランジスタ２２ＢをＯＮし保持容量２１から読み出すことができる。
リセット、蓄積、読み出しの一連の動作を複数のフォトダイオードに対して一括に処理し、保持回路から個別に任意に読み出すことが可能である。
ここで、フォトダイオード１２に入射した光の強度に応じて光電変換をおこなうことになるが、光電変換特性はもっとも重要な特性の一つである。
この特性を向上させるため、フォトダイオード１２内部の空乏層が形成される半導体領域の欠陥発生が抑制された光電変換素子が開示されている。（例えば、特許文献１参照。）
特開２００４−３１２０３９（第24図）
しかしながら、一つのＩＣチップ内に複数の画素を配置したイメージセンサＩＣにおいては、画素を構成する複数のフォトダイオード１２における光電変換特性が、それらの上面の位置する保護膜厚のばらつきにより入射光の強度が変化してしまうことを原因として、光電特性がばらついてしまうという問題があった。
改善策として、保護膜形成後に平坦化を行ったり、更なる膜厚均一化を目的に第二の保護膜を形成したりする例も提案されているが、工程が増加して製造コストが増大してしまうこと、十分な均一性が得られないなどの問題点があった。
上記問題点を解決するために、本発明はＭＯＳイメージセンサを以下のように構成した。
フォトダイオードやＭＯＳトランジスタなどの素子を同一シリコン基板上に構成するＭＯＳイメージセンサＩＣの、フォトダイオードから構成される複数の画素領域において、画素領域の保護膜の下面には、全て同一の電位に固定された電位固定用の導電体が画素領域を囲むように配置する構造とした。あるいは、複数の画素領域における前記保護膜の下には、フォトダイオードへの光の入射を妨げないように細い形状で形成された電位固定用の導電体が配置されており、それぞれが同一の電位となるように電気的に接続される構造とした。あるいは導電体はシリコン基板と同電位になるように電気的に接続するようにした。
これらの手段により、保護膜形成時における下地となる領域の電位が、全ての画素領域にわたりほぼ一定に固定することができるようになるため、各画素上の保護膜形成スピードや、膜質が一定に保たれ、各画素上に形成された保護膜は、ほぼ均一な膜厚、および膜質を有するようになる。
これによって、各画素のフォトダイオードに入射する光の強度は、一定に保つことが可能になるため、各画素間の光電変換特性のバラツキを抑制し、ＩＣ全体にわたり均一な光電変換特性を有するイメージセンサＩＣを得ることができる。
以上説明したように、本発明はＭＯＳイメージセンサにおいてフォトダイオードからなる複数の画素領域において、画素領域の保護膜の下面には、全て同一の電位に固定された電位固定用の導電体が画素領域を囲むように配置する構造とした。あるいは、複数の画素領域における前記保護膜の下には、光の入射を妨げないように細い形状で形成された電位固定用の導電体が配置されており、それぞれが同一の電位となるように電気的に接続される構造とした。あるいは導電体はシリコン基板と同電位になるように電気的に接続するようにした。
これらにより、保護膜形成時における下地となる領域の電位が、全ての画素領域にわたりほぼ一定に固定することができるようになる。これにより各画素上の保護膜形成スピードや、膜質が一定に保たれ、各画素上に形成された保護膜は、ほぼ均一な膜厚、および膜質を有するようになる。
従って各画素のフォトダイオードに入射する光の強度は、一定に保つことが可能になるため、各画素間の光電変換特性のバラツキを抑制し、ＩＣ全体にわたり画素毎のバラツキを無くした均一な光電変換特性を有するイメージセンサＩＣを得ることができる。
図１は、本発明によるＭＯＳイメージセンサの画素領域における第１の実施例を示す模式的平面図である。
複数の画素領域１０１、１０２、１０３，１０４は、アルミニウムなどからなる電位固定用の導電体２０１によりそれぞれ囲まれており、画素領域１０１、１０２、１０３、１０４を囲む導電体２０１は、それぞれ電気的に接続されており、全体に同一の電位を有する構造を取る。また図示しないが導電体２０１はＭＯＳイメージセンサを形成するシリコン基板の基板電位と同一の電位となるように電気的に接続されている。これによって、アルミニウムなどの配線工程の後に形成される保護膜形成時において、下地となる画素領域の電位をＭＯＳイメージセンサＩＣ内の全ての画素領域にわたりほぼ一定に保つことができるようになる。これにより、各画素上の保護膜形成スピードや膜質が一定に保たれ、各画素上に形成された保護膜は、ほぼ均一な膜厚と膜質とを有するようになる。従って各画素のフォトダイオードに入射する光の強度は、一定に保つことが可能になるため、各画素間の光電変換特性のバラツキを抑制し、ＭＯＳイメージセンサＩＣ全体にわたり均一な光電変換特性を有するＭＯＳイメージセンサＩＣを得ることができる。
図２は、本発明によるＭＯＳイメージセンサの画素領域における第２の実施例を示す模式的平面図である。
第１の実施例と異なる点は、図１の例で示した、画素領域１０１を囲むアルミニウムなどからなる電位固定用の導電体２０１に加えて、一つの画素領域１０１内に、光の入射を妨げないように細い形状として構成された電位固定用のアルミニウムなどからなる導電体３０１を十字型に形成した点である。
画素領域１０１の面積が大きい場合に、画素領域１０１の周囲を囲むアルミニウムなどからなる電位固定用の導電体２０１だけでは、画素領域１０１上の電位を十分に固定できない可能性があり、その対応として画素領域１０１内にも電位固定用の導電体を形成するようにした。
その際、画素領域１０１への光入射を妨げると良くないので、導電体３０１は出来るだけ細い形状で形成されていることが望ましい。また、第１の実施例と同様に、導電体３０１の電位もＭＯＳイメージセンサを形成するシリコン基板の基板電位と同一の電位となるように電気的に接続されるようにすることが望ましい。その他の説明については図１と同一の記号を付記することで説明に代える。
図３は、本発明のＭＯＳイメージセンサの画素領域における第３の実施例を示す模式的平面図である。
第２の実施例と異なる点は、一つの画素領域１０１内に、光の入射を妨げないように細い形状として構成された電位固定用のアルミニウムなどからなる導電体３０１の形状を十字型ではなく、画素領域１０１内部まで延びた細い直線状と四角い輪形状の組み合わせとした点である。
第３の実施例においても、画素領域１０１の面積が大きい場合に、画素領域１０１の周囲を囲むアルミニウムなどからなる電位固定用の導電体２０１だけでは、画素領域１０１上の電位を十分に固定できない可能性があり、その対応として画素領域１０１内にも電位固定用の導電体を形成するようにした目的は第２の実施例と同様である。
その他の説明については、図２と同一の記号を付記することで説明に代える。
以上、実施例２および３では、電位固定用の導電体２０１に加えて、一つの画素領域１０１内に、光の入射を妨げないように細い形状として構成された電位固定用のアルミニウムなどからなる導電体３０１をいくつかの形状で形成した例を示したが、その他の形状でも構わない。また、簡単のため、画素領域１０１だけを取り出して説明したが、複数の画素領域全てに対して、同一の形状で電位固定用のアルミニウムなどからなる導電体３０１が形成されてなるものである。
本発明のＭＯＳイメージセンサの画素領域における第１の実施例を示す模式的平面図である。 本発明のＭＯＳイメージセンサの画素領域における第２の実施例を示す模式的平面図である。 本発明のＭＯＳイメージセンサの画素領域における第３の実施例を示す模式的平面図である。 従来のイメージセンサの一例を示す回路図である。
符号の説明
１０ センサ回路
１１ リセットトランジスタ
１２ フォトダイオード
１３ 増幅回路
２０ 保持回路
２１ 保持容量
２２Ａ、２２Ｂ スイッチトランジスタ
１０１ 画素領域
１０２ 画素領域
１０３ 画素領域
１０４ 画素領域
２０１ 導電体
３０１ 導電体

Claims (2)

  1. フォトダイオードからなる複数の画素領域の保護膜の下に電位固定用の導電体を有するＭＯＳイメージセンサの製造方法であって、
    シリコン基板上に前記複数の画素領域を形成する工程と、
    前記複数の画素領域をそれぞれ囲む第１の導電体および前記複数の画素領域の上にそれぞれ設けられる十字型の第２の導電体を配置し、前記第１の導電体および前記第２の導電体を全て前記シリコン基板の基板電位と同一の電位となるように接続する配線工程と、
    前記第１の導電体および前記第２の導電体が全て前記基板電位と同一の電位である状態のまま、前記複数の画素領域の上に保護膜を形成する工程と、
    を有するＭＯＳイメージセンサの製造方法。
  2. フォトダイオードからなる複数の画素領域の保護膜の下に電位固定用の導電体を有するＭＯＳイメージセンサの製造方法であって、
    シリコン基板上に前記複数の画素領域を形成する工程と、
    前記複数の画素領域をそれぞれ囲む第１の導電体および前記複数の画素領域の上にそれぞれ設けられる線状の図形からなる第２の導電体を配置し、前記第１の導電体および前記第２の導電体を全て前記シリコン基板の基板電位と同一の電位となるように接続する配線工程と、
    前記第１の導電体および前記第２の導電体が全て前記基板電位と同一の電位である状態のまま、前記複数の画素領域の上に保護膜を形成する工程と、
    を有するＭＯＳイメージセンサの製造方法。
JP2006166878A 2006-06-16 2006-06-16 Ｍｏｓイメージセンサの製造方法 Active JP4976755B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006166878A JP4976755B2 (ja) 2006-06-16 2006-06-16 Ｍｏｓイメージセンサの製造方法
US11/818,292 US7710482B2 (en) 2006-06-16 2007-06-14 Semiconductor device
CN2007101292717A CN101090127B (zh) 2006-06-16 2007-06-15 Mos图像传感器集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006166878A JP4976755B2 (ja) 2006-06-16 2006-06-16 Ｍｏｓイメージセンサの製造方法

Publications (2)

Publication Number Publication Date
JP2007335692A JP2007335692A (ja) 2007-12-27
JP4976755B2 true JP4976755B2 (ja) 2012-07-18

Family

ID=38861147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006166878A Active JP4976755B2 (ja) 2006-06-16 2006-06-16 Ｍｏｓイメージセンサの製造方法

Country Status (3)

Country Link
US (1) US7710482B2 (ja)
JP (1) JP4976755B2 (ja)
CN (1) CN101090127B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5089159B2 (ja) * 2006-12-20 2012-12-05 セイコーインスツル株式会社 イメージセンサｉｃの製造方法
JP2013098503A (ja) * 2011-11-07 2013-05-20 Toshiba Corp 固体撮像素子
CN112994128B (zh) * 2019-12-13 2023-04-18 华润微电子（重庆）有限公司 锂电池保护电路、保护系统、保护模块封装结构及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3047114B2 (ja) * 1990-10-12 2000-05-29 セイコーインスツルメンツ株式会社 リニアイメージセンサー
JP3540149B2 (ja) * 1998-04-03 2004-07-07 鐘淵化学工業株式会社 プラズマｃｖｄによる薄膜堆積方法
JP2000124438A (ja) * 1998-10-19 2000-04-28 Toshiba Corp 固体撮像装置
JP3554244B2 (ja) * 1999-02-25 2004-08-18 キヤノン株式会社 光電変換装置及びそれを用いたイメージセンサ並びに画像入力システム
JP4241527B2 (ja) * 1999-02-25 2009-03-18 キヤノン株式会社 光電変換素子
US6809358B2 (en) * 2002-02-05 2004-10-26 E-Phocus, Inc. Photoconductor on active pixel image sensor
JP3754961B2 (ja) * 2002-02-22 2006-03-15 キヤノン株式会社 固体撮像装置およびカメラ
JP3722367B2 (ja) * 2002-03-19 2005-11-30 ソニー株式会社 固体撮像素子の製造方法
JP2004179629A (ja) * 2002-11-14 2004-06-24 Sony Corp 固体撮像素子及びその製造方法
KR100698099B1 (ko) * 2005-09-13 2007-03-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법

Also Published As

Publication number Publication date
JP2007335692A (ja) 2007-12-27
CN101090127A (zh) 2007-12-19
CN101090127B (zh) 2010-09-08
US20070291148A1 (en) 2007-12-20
US7710482B2 (en) 2010-05-04

Similar Documents

Publication Publication Date Title
US9077920B2 (en) Solid-state image pickup device, method for driving solid-state image pickup device, and image pickup apparatus
US11581346B2 (en) Solid-state image sensor and electronic device
JP4799594B2 (ja) 固体撮像装置およびその製造方法
JP5651976B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP4630907B2 (ja) 固体撮像装置および電子情報機器
US9117728B2 (en) Solid-state imaging device, method of manufacturing same, and electronic apparatus
JP5269425B2 (ja) 固体撮像素子および固体撮像装置
US9653512B2 (en) Solid-state image pickup device and electronic apparatus using the same
US9590003B2 (en) Solid-state imaging element, method of manufacturing the same, and imaging device
JP2014022795A (ja) 撮像素子、撮像方法
JP4976755B2 (ja) Ｍｏｓイメージセンサの製造方法
JP5089159B2 (ja) イメージセンサｉｃの製造方法
JP2014053431A (ja) 固体撮像装置の製造方法
US20080150068A1 (en) Image sensor IC
JP2016195205A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090515

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120413

R150 Certificate of patent or registration of utility model

Ref document number: 4976755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250