JP3554244B2 - 光電変換装置及びそれを用いたイメージセンサ並びに画像入力システム - Google Patents
光電変換装置及びそれを用いたイメージセンサ並びに画像入力システム Download PDFInfo
- Publication number
- JP3554244B2 JP3554244B2 JP2000047751A JP2000047751A JP3554244B2 JP 3554244 B2 JP3554244 B2 JP 3554244B2 JP 2000047751 A JP2000047751 A JP 2000047751A JP 2000047751 A JP2000047751 A JP 2000047751A JP 3554244 B2 JP3554244 B2 JP 3554244B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion device
- conductor
- region
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
- Light Receiving Elements (AREA)
Description
【発明の属する技術分野】
本発明は、イメージスキャナ、ファクシミリ、他の画像入力システム或いは各種イメージセンサと、それらに用いられる光電変換装置に関し、特にその画素構造の改良に関する。
【0002】
【従来の技術】
光電変換装置は、上述した画像入力システムやイメージセンサに多く用いられている。
【0003】
身近な例では、画像入力用のイメージスキャナ等に、縮小光学系を用いたCCDイメージセンサや、複数の半導体光センサチップをマルチ実装した、等倍系の密着型イメージセンサが用いられ、これらの開発が積極的に行われている。
【0004】
これらの光電変換装置の受光素子としては、半導体のPN接合から成るホトダイオードを用いるのが一般的であるが、例えば、特開昭55−159784号公報に開示されているようにPN接合が形成されていない基板表面部に、基板と同一導電型で、かつ基板より不純物濃度が高い領域を設け、基板表面で発生する暗電流を低減させた構造も提案されている。また、一次元の光電変換装置用の受光素子としては、例えば、特開昭61−264758号公報に開示されているように、PN接合が形成する接合容量を低減させたもの、特開平1−303752号公報に開示されているように、チップ端部のスクライブに起因する暗電流の低減をはかったもの等、種々の構成が提案されている。
【0005】
一方、例えば特開平9−205588号公報には、ホトダイオードを受光素子とし、この受光素子の電荷をソースホロアアンプを用いて一括読み出しを行う増幅型光電変換装置が提案されている。
【0006】
上記増幅型光電変換装置の場合、光出力Vp は、(1)式にてあらわされる。
【0007】
【数1】
Vp =Qp /Co ×G (1)
ここで、QpはPN接合部に蓄積される電荷量、Coは光電変換部の容量、Gはソースホロアゲイン、容量分割ゲイン、アンプゲイン等により決定される増幅率である。
【0008】
この光電変換部の容量Coは、例えば、ホトダイオードとMOSソースホロアトランジスタとリセットMOSトランジスタとを有する増幅型光電変換装置の場合、
【0009】
【数2】
Co=Cpd+Ca (2)
とあらわすことができる。
【0010】
ここで、CpdはPNホトダイオードのPN接合容量、Caは光電変換部に接続されているその他の容量で、上記の場合、MOSソースホロアトランジスタのゲート容量や、リセットMOSトランジスタのソース/ウエルの接合容量、ソース/ゲート重なり容量、配線容量、等が含まれる。
【0011】
従って、高感度を実現するためには、光生成キャリアを有効に蓄積すること、キャリアが蓄積される光電変換部の容量をできるだけ小さくすることが重要となる。
【0012】
一般的に光電変換部の容量が小さくなると、受光素子のリセット時に発生するリセットノイズが大きくなるが、上記特開平9−205588号公報に開示されているように、リセット直後のノイズ信号を保持する手段を設け、そのノイズ信号と光信号の差分処理を行うことにより、リセットノイズを除去することが可能となる。
【0013】
【発明が解決しようとする課題】
しかしながら、受光素子のリセット直後のノイズ信号を蓄積期間中保持し、光信号との差分処理を行うことにより受光素子のリセットノイズを除去するような光電変換装置においては、光電変換装置の外部から放射される外来ノイズ、特に電源ノイズのような低周波ノイズによって画像品質が低下することがある。
【0014】
いま、光電変換部容量をCO 、増幅率をG、蓄積期間中に光電変換部容量に蓄積された光電荷数をQP とすると、受光素子をリセットした直後のノイズ出力VN 、及び蓄積後の光出力VS は、それぞれ、
【0015】
【数3】
【0016】
【数4】
VS =((QN +QP )/CO )×G (4)
となり、(3)式と(4)式の差分処理を行うことにより、光信号VP として
【0017】
【数5】
が得られる。
【0018】
しかしながら、例えば機器等の電源から放射される50Hz程度の低周波ノイズが受光部に混入すると、差分処理を行ってもノイズを除去することができなくなる。特に、上記従来技術の場合、差分処理の対象となるノイズ信号と光信号を読み出すタイミングは、ほぼ蓄積時間に相当する時間のズレが生じており、かつ蓄積期間中の受光素子のノードはフローティング状態でインピーダンスが非常に高くなっているため、この外来ノイズは非常に大きな影響をもたらす。
【0019】
いま、リセット直後のノイズ信号を読み出す時間(t1)に受光部に存在する外来ノイズ電圧をVN1、蓄積後、光出力を読み出す時間(t2)に受光部に存在する外来ノイズ電荷をVN2、とすると、上記(5)式に相当する差分後の光信号VP′は、
VP′=((QP /CO )+VN2−VN1)×G (6)
となる。
【0020】
また、振幅VNR、周波数f0 (Hz)の外来ノイズが受光部に放射された場合、受光部のノードにおけるノイズ電圧の振幅がでΔVNRあるならば、任意の時間tにおける受光部ノードのノイズ電圧は、
ΔVNR(t)=ΔVNR×sin(2πf0 ×t) (7)
となる。
【0021】
いま、受光部における外来ノイズの振幅(ΔVNR)を2±1(任意単位)、外来ノイズの周波数(f0 )を50Hz、光電変換装置の蓄積時間を2.5msec、とすると、おのおののフィールドにおける、
・ノイズ信号読み出し時間:tn (msec)
・時間tn における外来ノイズ:VN1
・光信号読み出し時の時間:tS (msec)
・時間tS における外来ノイズ:VN2
・外来ノイズの差分:ΔVN (=YN2−VN1)
は以下の表1のようになる。
【0022】
【表1】
以上の表1から明らかなように、ノイズ周波数と蓄積時間との相互干渉により、周期的に差分処理後の出力が変化することがわかる。
【0023】
従って、例えば、光電変換装置の全画素を同時に読み出す場合、上記の差分処理の出力変化は副走査方向のオフセット量の変化となる。具体的には読み取り画像に周期的な縞状の濃淡が現れる。
【0024】
本発明の目的は、放射ノイズ、特に電源ノイズ等に代表される低周波の放射ノイズの影響を受けにくい、高品質な画像読み取りが可能な光電変換装置、及びそれを用いたイメージセンサ或いは画像入力システムを提供することにある。
【0025】
【課題を解決するための手段】
本発明の光電変換装置は、画素領域内にある第1導電型の第1半導体領域と、
該第1半導体領域内に設けられ、浮遊状態とされて光生成キャリアを蓄積し得る第2導電型の第2半導体領域と、
該第2半導体領域と、該画素領域の外にある回路素子と、を電気的に接続するための配線と、
該画素領域内にある該配線の上に絶縁体を介して設けられ、所定の電位に保持される導電体と、を有し、
前記導電体は、前記画素領域を定めるための遮光層と同一の層で形成されているものである。
【0026】
前記第2半導体領域は、前記第1半導体領域に囲まれた島状の領域でありうる。
【0027】
また、前記第2半導体領域は、前記第1半導体領域に囲まれた島状の領域である第1の部分と、該第1の部分を囲み且つ該第1の部分より不純物濃度が低い第2の部分と備えていてもよい。
【0028】
前記導電体は、前記画素領域を定めるための遮光層と一体的に形成するとよい。
【0029】
前記回路素子は、MOSトランジスタでありうる。そして、前記回路素子は、前記第2半導体領域の電位をリセットするためのリセット用スイッチと、信号を増幅するための増幅用トランジスタと、を含みうる。
【0030】
前記回路素子にはリセットノイズを蓄積する為の蓄積回路と、信号から前記リセットノイズを除去するノイズ除去回路とが接続するとよい。
【0031】
前記導電体が接触している前記遮光層の開口側の一辺の方向の前記導電体の幅は、同方向の前記配線の幅より小さくても、前記配線の幅より大きくてもよい。
【0032】
前記光電変換装置は、導電体を所定の電位に保持する為の電源に接続される端子を有する。
【0033】
更に、この光電変換装置は、光源と、結像素子と、組み合わされてイメージセンサを構成できる。
【0034】
この時、前記光電変換装置は、実装基板上に複数一次元状或いは千鳥状に配置しうる。このイメージセンサは、前記導電体を所定の電位に保持する為の基準電圧を供給する配線を有する。
【0035】
そして、このイメージセンサは、原稿を保持する為の原稿保持手段と、該イメージセンサの動作を制御する制御回路と、組み合わされて画像入力システムを構成しうる。
【0036】
このときの前記原稿保持手段は、透明な上面を有する原稿台又は原稿搬送押さえ部材である。そして、このシステムは前記導電体を所定の電位に保持する為の基準電圧を供給する基準電圧源を有し得る。又、本発明によるシールドは、画素領域を定めるための遮光層に形成されたほぼ方形の開口内に、配線に沿って延在する導電体によって構成するとよい。こうすると画素領域の容量増大を抑制できる。
【0037】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて説明する。
【0038】
[実施形態1]
図1は本発明の光電変換装置の平面構造を示しており、図2は図1のA−A′部における断面構造を示している。
【0039】
本実施形態による光電変換装置は、画素領域(開口部)1内にある第1導電型の第1半導体領域としてのn− 型領域10と、第1半導体領域10内に設けられ、浮遊状態とされて光生成キャリアを蓄積し得る第2導電型の第2半導体領域としてのP+ 型領域11と、第2半導体領域11と画素領域1の外にある回路素子3,4とを電気的に接続する配線5と、画素領域1内にある配線5の上に絶縁体7を介して設けられ、所定の電位に保持される導電体6′を有している。導電体6′は開口内に延びている。
【0040】
以下、上記光電変換装置についてより詳しく説明する。
【0041】
画素領域1中に受光素子となるホトダイオード2が形成され、ホトダイオード2は、回路素子としてのリセットMOSトランジスタ3のドレイン、及び増幅用のソースホロアMOSトランジスタ4のゲートに第1金属層で形成される配線5により電気的に接続されている。また、受光素子の画素領域1は第2金属層で形成される遮光層6により開口部が大まかに規定され、且つこの遮光層6は基準電圧源に接続され、所望の電位に保持されるようになっている。
【0042】
図2に示されているように、画素領域1内のn− 型領域10の中に島状に形成されたp+ 型領域11からなるアノードを設けることによりホトダイオードが形成されている。
【0043】
導電型を逆にして、p− 型領域の中にn+ 型領域からなるカソードを形成してもよいことは言うまでもない。
【0044】
また、n− 型領域10の下部には、n+ 型埋め込み領域13、及びn型半導体基板16が設けられている。この構成は、例えば、n型半導体基板16上にイオン注入等によりn+ 型埋め込み領域13となる部分を形成し、その後、エピタキシャル成長を行うことにより実現することができる。
【0045】
また、第2金属層で形成される遮光層6の下部にはn+ 領域14がp+ 型領域11をその内側に含むように上面からみてリング状に設けられており、このn+ 領域14、及びn+ 型埋め込み領域13によって画素領域内で発生した光生成キャリアに対してポテンシャルバリアを形成する。このため、p+ 型領域11を独立した島状に形成しても効率よく光キリャアをp+ 型領域11に収集することが可能となり、さらに画素領域の容量の低減も実現できる。
【0046】
さらに、p+ 型領域11は第1金属層で形成される配線5により電気的に接続され、配線5の上部には絶縁層7を介して第2金属層で形成される画素領域内シールド6′が設けられ、第2金属層の上部には保護膜12が設けられている。
【0047】
ここで、本発明の最も特徴的なことは、画素領域中に形成されている配線5の少なくとも一部分が、電位が固定され得る導電体6′により、その上部が覆われていること、すなわち、画素領域内シールド6′を設けたことである。端子21はシールド6′を基準電圧Vref.に保持するための接続端子である。
【0048】
通常、受光素子の画素領域は光電変換装置の外部から光が入射する構造となっているため、光同様に外部からの放射ノイズに対しても影響を受けやすい。特に、密着型イメージセンサに用いる光電変換装置の場合、ガラスエポキシ基板やセラミック基板等の共通基板上に複数個実装した後、シリコーン樹脂等で光電変換装置上をコーティングするという実装方法が一般的である。そのため光電変換装置の画素領域の上部は電気的にシールドされず、外部からの放射ノイズの影響を受けやすい。
【0049】
さらに、キャリア収集効率を高め、かつ光電変換部、即ち画素領域の容量をできるだけ低減する目的で、ホトダイオードのアノード又はカソードが、開口部の中央、もしくは中央から開口部エッジに幾分偏った位置に形成されている場合、ホトダイオードのアノード又はカソードと電気的に接続されている導電体の近傍には電位が固定されている導電体が存在しないため、キャリア蓄積中フローティングとなる画素領域のノードがアンテナとなって外部からの放射ノイズの影響を受けやすい。
【0050】
ここで、図1において、画素領域の容量を低減するために、画素領域の上部においては第2金属層6に開口が形成され、配線5の上部には第2金属層6で覆われていない部分もあるが、この部位に関しては配線5の上方に第2金属層6′が配置されているため、外部からの放射ノイズの大部分は第2金属層6′で遮断・吸収され、ホトダイオードに接続されている第1金属層配線5への影響即ちキャリア蓄積中、フローティングとなるノードへの影響は少ない。
【0051】
従って、図2において、遮光層6の開口部内に突き出した第2金属層6′についても、完全に第1金属層5を覆ってはいないが、効果は十分得られる。
【0052】
図3、図4は、本実施形態に係る光電変換装置の回路図及びそのタイミングチャートである。
【0053】
本実施形態の光電変換装置は、図3に示すように、光電変換手段となるホトダイオード2と、MOSトランジスタ4,31と、該光電変換手段のリセット回路となるスイッチ3と、上記光電変換手段のリセット時のノイズを保持するノイズ保持手段となるMOSトランジスタ32,34,35と容量(CM )33と、同一の上記リセット後に上記光電変換手段が蓄積した信号から上記保持しておいたノイズを用いてノイズを除去するノイズ除去回路(36〜47)と、を有する。
【0054】
また、上記リセット直後のノイズの信号電荷を読み出すノイズ読み出し手段としてのMOSスイッチ36、容量(CTN)38と、光信号蓄積後の光信号電荷を読み出す光信号読み出し手段としてのMOSスイッチ37、容量(CTS)39と、上記ノイズ読み出し手段のノイズと上記光信号読み出し手段の光信号を順次走査する走査手段となるシフトレジスタ42と、上記走査手段により、上記ノイズ読み出し手段(36,38)、及び光信号読み出し手段(37,39)から、信号を読み出すと同時に、上記光電変換手段で光信号蓄積を行う。そしてこの装置は上記リセット直後のノイズを、前記同一のリセット後蓄積された上記光信号を上記光信号読み出し手段(37,39)に読み出す前まで保持するノイズ保持回路(32,33,34,35)と、上記保持しておいたリセット直後のノイズと、上記同一のリセット後の上記光信号との差分を出力する手段となるバッファアンプ43,44、及び差動アンプ45と、を有する。
【0055】
また、シールド6′には接続端子21を介して電源電圧が与えられたり、接地されたりする。
【0056】
ここで、MOSトランジスタ35,34、及び4,31は、各々MOSソースフォロアを形成している。
【0057】
また、バッファアンプ43,44の入力46,47が共通出力線であり、バッファアンプ43,44及び差動アンプ45以外は、ビット分(画素数分)有することになる。
【0058】
また、本実施形態においては、図に示す部分を全て、同一半導体基板上に形成している。
【0059】
以下、図4のタイミングチャートを参照しながら、本実施形態の動作及び構成を説明する。
【0060】
まず、スタートパルスSPが入力されると、最初に、光信号、及びノイズ蓄積用の容量CTS及びCTNがリセットされる。
【0061】
続いて、駆動パルスφTNをONし、容量CM に保持されていたノイズを容量CTNに読み出す。この時、容量CM から読み出されるノイズは、前のフィールドにおいて、センサがリセットされた直後のノイズである。容量CTNにノイズが読み出された後、駆動パルスφT1をONし、光信号を容量CM に読み出し、更に駆動パルスφTSをONして容量CTSに光信号を読み出す。
【0062】
その後、駆動パルスφRをONしてセンサリセットを行う。これにより、フローティング状態とされていたホトダイオードのアノードが所定のリセット用基準電位にリセットされる。続いて駆動パルスφT1をONし、センサリセット直後の信号を、リセットノイズとして容量CM に読み出し、センサは、蓄積を開始する。これにより、アノードはフローティングにされて光生成キャリアのうち正孔を蓄積する。
【0063】
そして、センサが蓄積を行うのと同時に、容量CTS、容量CTNに保持された光信号、及びノイズ信号は、順次、共通出力線に出力され、最終的には、光信号とノイズが、差分回路により差分され、正味の光信号として出力されることになる。
【0064】
従って、タイミングチャート中に示すリセットパルスP1によるセンサリセットに対するノイズは、蓄積期間中、パルスP2により容量CM に保持され、光信号を読み出す前にパルスP3により容量CTNに入力される。従って、同一のセンサに対するノイズと、パルスP4,P5により入力される光信号(B′)との差分を正味の光信号として出力することができるため、センサリセットノイズを完全に除去することが可能となる。
【0065】
また、ノイズ除去回路としては、上述した実施形態に限定されることはなく、例えば、周知のクランプ回路等を用いることも可能である。
【0066】
図1〜図4に示した構造の光電変換装置と、シールド6′を省いた比較例による光電変換装置について、放射ノイズに対する影響を比較する実験を行った。
【0067】
尚、ノイズ源は周波数50Hzで、光電変換装置とノイズ源との電界をパラメータとし、光電変換装置から出力される50Hzの周波数成分を有するノイズを評価した。
【0068】
【表2】
以上、明らかなように、50Vのノイズ電界強度下において効果は顕著になり、更に100Vのノイズ電界強度下においては、本実施例は比較例の1/6程度にノイズが低減した。
【0069】
以上示したように、光電変換装置の開口部内において必要最低限の部位のみをシールドすることにより、画素領域容量の増大を抑え、かつ外部からの放射ノイズに対しても十分なシールド効果が得られる。言うまでもないが、設計的に画素領域の容量に余裕がある場合は、ホトダイオードが接続されている配線5、及びそのノードの上部を、所定の電位を有する第2金属層からなる導電体6′ですべて覆っても構わない。
【0070】
尚、本実施形態において、配線5、及びシールド6′はアルミニウムのような金属層で構成されているため、実質的には遮光機能を有するが、本発明における画素領域とか開口部と呼ばれる部分は図1のa,b,c,dで規定された方形部分とする。そして、シールド6′はこの方形部分の中に端から延びている。こうして容量の増大と開口率の減少を抑制している。
【0071】
[実施形態2]
本実施形態は実施形態1に示した光電変換装置を用いて密着型イメージセンサを構成し、さらに該密着型イメージセンサを画像入力システムに適用した一例である。
【0072】
図5は実施形態1に示した光電変換装置を用いて構成した密着型イメージセンサユニットの断面図である。
【0073】
図5において、筐体104の上面に、原稿面に接する透明ガラス板105を取り付けるとともに、出射光111が前記透明ガラス板105の上面に接する原稿面で反射されるような所定の角度でLED光源109がLED実装基板110に取り付けられた状態で筐体104内に設けられている。
【0074】
また、光電変換装置100のICチップはセンサ実装基板101に複数個一列又は千鳥状に配列され、また、原稿からの反射光112を集光し、前記光電変換内100上で結像させるための結像素子であるレンズアレイ108が筐体104内に具備されている。
【0075】
光電変換装置100は金属細線102によりセンサ実装基板101の所望の回路に電気的に接続され、保護部材103により覆われている。ここで、保護部材としては、例えばシリコン樹脂やエポキシ樹脂、ポリイミド等の光透過性の絶縁材料を用いることができる。実装基板101には、接続端子21に基準電位を与えるための電源ラインや接地ライン等の配線22が設けられている。
【0076】
また、センサ実装基板101は筐体104内に掛合された底板106にゴム板107を介して支えられている。また、筐体104には、外部、例えばスキャナ本体やファクシミリ本体などに接続するための、電源、制御信号などの入出力用のコネクターが設けられている。
【0077】
カラー画像を読み取るイメージセンサユニットの場合にはLED光源109を3色以上、例えば赤、緑、青のLEDを集合させる。LED光源109が、赤のみを発光している時、光電変換装置100を駆動して赤色情報を読み取る。次に緑色LEDのみを点灯して緑色情報を読み取り、最後に青色LEDのみを点灯し、青色情報を読み取る。これらの情報を組み合わせることによってカラー原稿のカラー画像読み取りが可能になる。
【0078】
ここで、図5において、光電変換装置100の開口部の上部には、保護部材103、レンズアレイ108、透明ガラス板105が設けられる構造になっているが、いずれも一般的には絶縁性の部材であるため、外部で発生する放射ノイズに対してはシールド効果が得られず、ノイズは光電変換装置100の開口部位まで容易に到達することができるが、本発明の光電変換装置を用いることにより放射ノイズの影響を受け難い密着型イメージセンサを実現することが可能になる。
【0079】
図6は、本発明によるイメージセンサを用いた画像入力システムの一例である。本画像入力システム200は、密着型イメージセンサユニット205中の光電変換装置や光源を電気的に駆動するためのセンサ駆動手段201、密着型イメージセンサユニットから出力される信号の信号処理を行う信号処理手段202、密着型イメージセンサユニット205の副走査方向の位置を制御するセンサ位置制御手段203、及び上記電気部品に電源電圧を供給する電源手段204を主体に構成され、さらに、制御回路としてのCPUによりその動作が制御される構成となっている。そして、例えば、ライン23がシールド6′を基準電位に保持するための基準電圧を与える電源ライン(又は接地ライン)になっており、電源手段204から基準電圧の供給を受ける。
【0080】
尚、本実施形態においてセンサ位置制御手段203は例えば、ステッピングモータ、シャフト、ベルト等の機構部品を組み合わせて構成することができる。また、本実施形態においては、原稿をガラス板の上面を有する原稿台上に配して、イメージセンサを副走査方向に移動させることにより走査する例を示しているが、イメージセンサを固定し、原稿を透明ガラス板105と不図示の原稿押さえ部材の間にはさんで副走査方向に移動させる方式、いわゆる、シートフィード方式の画像読み取りシステムの場合にも適用できる。この場合の原稿保持手段は、透明ガラス板105及び原稿押さえ部材となる。
【0081】
ここで、本実施形態及び比較例による光電変換装置を用いて密着型イメージセンサを形成し、上記の画像入力システムに適用して画像を読み取った結果、比較例の密着型イメージセンサによる読み取り画像は、副走査方向に対して垂直に周期的な横縞が現れたが、本実施例の密着型イメージセンサによる読み取り画像には縞状の不具合は発生しなかった。
【0082】
すなわち、図6に示した画像入力システムにおいては、電源手段204やセンサ位置制御手段203等から放射されるノイズや画像入力システム200の外部から放射される低周波ノイズによって画像品質が劣化するという問題が解消された。
【0083】
換言すれば本実施形態により、画像読み取り機器に用いる電源や駆動系の放射ノイズ対策の設計マージンを大きくすることが可能となるため、高品質な画像を得ることができる画像入力システムが安価に実現できる。
【0084】
[実施形態3]
図7は本発明の受光素子の平面構造を、図8は図7のC−C′部における断面構造を示す。
【0085】
本実施例においては、実施形態1と異なる受光素子に本発明を適用した例である。図7において、画素領域1中に受光素子となる埋込ホトダイオードのp型領域18が形成され、このホトダイオードのp型領域18中に形成されたp+ 型領域11は、リセットMOSトランジスタ3のドレイン、及びソースホロアMOSトランジスタ4のゲートに第1金属層で形成される配線5により電気的に接続されている。また、受光素子の画素領域1は第2金属層で形成される遮光層6により開口部が規定され、かつこの遮光層6は電源に接続され、所望の基準電位に固定されている。
【0086】
図8において、p型半導体基板17に設けられたn型領域19の画像領域1中にp型領域18が形成され、さらにそのうちp型領域18内にはp+ 型領域11が島状に設けられている。
【0087】
また、p型領域18の表面には、p型領域18をその上の絶縁層下面から離すためのn+ 型表面領域20が設けられ、この領域20は画素領域の周知部でn型領域19に隣接し、電気的に接続されている。
【0088】
従って、p型領域18とn型領域19、及びn+ 型表面領域20とのpn接合によってホトダイオードが形成されており、ホトダイオードで光電変換された光キャリアのうち正孔はp+ 型領域11に収集され、第1金属層で形成される配線5の電位を変化せしめる。
【0089】
さらに、p型領域11は第1金属層で形成される配線5により電気的に接続され、配線5の上部には絶縁層7を介して第2金属層で形成される開口部内シールド6′が設けられ、第2金属層の上部には保護膜12が設けられている。
【0090】
ここで、図8において、受光素子の容量を低減するため、受光素子の動作中においてn型領域19とn+ 型表面領域20で挟まれたp型領域18は空乏化するようにおのおのの濃度を設定している。
【0091】
図7、図8に示した光電変換装置と、シールド6′を設けていない比較例による光電変換装置について、図3に示した回路を構成し、これらの光電変換装置の放射ノイズに対する影響を比較した結果、実施形態1の場合と同様の効果が得られた。
【0092】
図9は本発明の別の実施形態による光電変換装置の画素領域とその近傍の断面図である。
【0093】
シールド6′の巾W1を、配線5の巾W2よりも若干広くした点が図1の構成とは異なる点である。勿論W1=W2としてもよい。
【0094】
本発明に用いられる第1及び第2の金属層5,6,6′としては金、アルミニウム、銅、モリブデン、タングステン、チタン、タンタル等の金属からなる単一の層又は積層体が用いられる。或いは、Al−Cu、Al−Si−Cu、TiW、WMo等の他の上記金属を主成分とする合金であってもよい。
【0095】
又、本発明に用いられる絶縁層7としては、CVD法や塗布法により形成される酸化シリコン、酸化窒化シリコン等の絶縁体、或いは、フッ素含有酸化シリコンや有機絶縁体等の低誘電率絶縁体等により形成される。
【0096】
更にn+ 領域14は絶縁体又はp型の素子分離領域により置換可能である。
【0097】
画素領域は開口サイズが一辺が1μm〜80μm程の四角形又は多角形であり得る。シールドの巾は0.18μm〜20μm程であり得る。
【0098】
尚、以上説明した各実施形態においては、n− 型領域10中にp+ 型領域11を島状に設けることによりホトダイオードを形成しているが、導電型を全て逆にしてp型領域中にn型領域を設けることによりホトダイオードを形成しても構わない。
【0099】
更に、p+ 型領域11は必ずしも正方形の島状である必要はなく、例えば長方形や十字型、リング状等の形状も適用可能であり、キャリア収集特性と受光部容量を考慮し、最適な特性が得られるように設計することができる。
【0100】
【発明の効果】
以上示したように、本発明の構成により、放射ノイズ、特に電源ノイズ等に代表される低周波の放射ノイズの影響を受けにくい、高品質な画像読み取りが可能な受光素子を実現することが可能となり、本発明を適用することにより、光電変換装置や密着型イメージセンサ、画像入力システム等のコストダウンを実現し、それと同時に画像の高品質化を図ることが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態における受光素子の平面構造図である。
【図2】図1におけるA−A′部の断面構造図である。
【図3】本発明による光電変換装置の回路構成図である。
【図4】駆動タイミングチャートである。
【図5】本発明の第2の実施形態における密着型イメージユニットの断面図である。
【図6】本発明の第2の実施形態における画像入力システムのブロック図である。
【図7】本発明の第3の実施形態における受光素子の平面構造図である。
【図8】図7におけるC−C′部の断面構造図である。
【図9】本発明の別の実施形態による光電変換装置の画素領域とその近傍の断面図である。
【符号の説明】
1 画素領域(開口部)
2 ホトダイオード
3 リセットMOSトランジスタ(回路素子)
4 ソースホロアMOSトランジスタ
5 配線
6、6′ 導電体(遮光層)
7 絶縁体
10 n− 型領域(第1半導体領域)
11 p+ 型領域(第2半導体領域)
12 保護膜
13 n+ 型埋め込み領域
14 n+ 領域
16 n型半導体基板
Claims (16)
- 画素領域内にある第1導電型の第1半導体領域と、
該第1半導体領域内に設けられ、浮遊状態とされて光生成キャリアを蓄積し得る第2導電型の第2半導体領域と、
該第2半導体領域と、該画素領域の外にある回路素子と、を電気的に接続するための配線と、
該画素領域内にある該配線の上に絶縁体を介して設けられ、所定の電位に保持される導電体と、を有し、
前記導電体は、前記画素領域を定めるための遮光層と同一の層で形成されている光電変換装置。 - 請求項1に記載の光電変換装置において、
前記第2半導体領域は、前記第1半導体領域に囲まれた島状の領域である光電変換装置。 - 請求項1に記載の光電変換装置において、
前記第2半導体領域は、前記第1半導体領域に囲まれた島状の領域である第1の部分と、該第1の部分を囲み且つ該第1の部分より不純物濃度が低い第2の部分とを備えている光電変換装置。 - 請求項1に記載の光電変換装置において、
前記回路素子は、MOSトランジスタである光電変換装置。 - 請求項1に記載の光電変換装置において、
前記回路素子は、前記第2半導体領域の電位をリセットするためのリセット用スイッチと、信号を増幅するための増幅用トランジスタと、を含む光電変換装置。 - 請求項1に記載の光電変換装置において、
前記回路素子にはリセットノイズを蓄積する為の蓄積回路と、信号から前記リセットノイズを除去するノイズ除去回路とが接続されている光電変換装置。 - 請求項1に記載の光電変換装置において、
前記導電体が接触している前記遮光層の開口側の一辺の方向の前記導電体の幅は、同方向の前記配線の幅より小さい光電変換装置。 - 請求項1に記載の光電変換装置において、
前記導電体が接触している前記遮光層の開口側の一辺の方向の前記導電体の幅は、同方向の前記配線の幅より大きい光電変換装置。 - 請求項1に記載の光電変換装置において、
前記導電体を所定の電位に保持する為の電源に接続される端子を有する光電変換装置。 - 光源と、
結像素子と、
請求項1に記載の光電変換装置と、を有するイメージセンサ。 - 請求項9に記載の光電変換装置において、
前記光電変換装置は、実装基板上に複数一次元状或いは千鳥状に配置されている光電変換装置。 - 請求項9に記載の光電変換装置において、
前記導電体を所定の電位に保持する為の基準電圧を供給する配線を有する光電変換装置。 - 原稿を保持する為の原稿保持手段と、
請求項9に記載のイメージセンサと、
該イメージセンサの動作を制御する制御回路と、
を有する画像入力システム。 - 請求項13に記載の画像入力システムにおいて、
前記原稿保持手段は、透明な上面を有する原稿台又は原稿搬送押さえ部材である画像入力システム。 - 請求項13に記載の画像入力システムにおいて、
前記導電体を所定の電位に保持する為の基準電圧を供給する基準電圧源を有する画像入力システム。 - 請求項1〜3のいずれかの請求項に記載の光電変換装置において、
前記画素領域を定めるための遮光層に形成されたほぼ方形の開口内に前記配線に沿って前記導電体が延在している光電変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000047751A JP3554244B2 (ja) | 1999-02-25 | 2000-02-24 | 光電変換装置及びそれを用いたイメージセンサ並びに画像入力システム |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4906599 | 1999-02-25 | ||
JP11-49065 | 1999-02-25 | ||
JP2000047751A JP3554244B2 (ja) | 1999-02-25 | 2000-02-24 | 光電変換装置及びそれを用いたイメージセンサ並びに画像入力システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000311997A JP2000311997A (ja) | 2000-11-07 |
JP3554244B2 true JP3554244B2 (ja) | 2004-08-18 |
Family
ID=26389414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000047751A Expired - Fee Related JP3554244B2 (ja) | 1999-02-25 | 2000-02-24 | 光電変換装置及びそれを用いたイメージセンサ並びに画像入力システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3554244B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005093549A (ja) * | 2003-09-12 | 2005-04-07 | Seiko Instruments Inc | 光電変換装置及びイメージセンサーic |
JP4652773B2 (ja) | 2004-11-05 | 2011-03-16 | パナソニック株式会社 | 増幅型固体撮像装置 |
KR100861163B1 (ko) * | 2004-11-05 | 2008-09-30 | 마쯔시다덴기산교 가부시키가이샤 | 증폭형 고체 촬상 장치 |
JP4873964B2 (ja) | 2006-03-03 | 2012-02-08 | セイコーインスツル株式会社 | 光電変換装置およびイメージセンサ |
JP4976755B2 (ja) * | 2006-06-16 | 2012-07-18 | セイコーインスツル株式会社 | Mosイメージセンサの製造方法 |
JP5091886B2 (ja) | 2009-02-13 | 2012-12-05 | 浜松ホトニクス株式会社 | イメージセンサ |
JP5271104B2 (ja) | 2009-02-13 | 2013-08-21 | 浜松ホトニクス株式会社 | リニアイメージセンサ |
JPWO2011161988A1 (ja) * | 2010-06-23 | 2013-08-19 | コニカミノルタ株式会社 | 放射線画像撮影装置 |
JP5751766B2 (ja) | 2010-07-07 | 2015-07-22 | キヤノン株式会社 | 固体撮像装置および撮像システム |
JP5697371B2 (ja) * | 2010-07-07 | 2015-04-08 | キヤノン株式会社 | 固体撮像装置および撮像システム |
JP5885401B2 (ja) | 2010-07-07 | 2016-03-15 | キヤノン株式会社 | 固体撮像装置および撮像システム |
JP6518076B2 (ja) * | 2015-02-16 | 2019-05-22 | エイブリック株式会社 | 受光素子を有する光検出半導体装置 |
JP7169745B2 (ja) * | 2018-01-19 | 2022-11-11 | キヤノン株式会社 | 半導体装置および光学式エンコーダ |
US11503234B2 (en) | 2019-02-27 | 2022-11-15 | Canon Kabushiki Kaisha | Photoelectric conversion device, imaging system, radioactive ray imaging system, and movable object |
-
2000
- 2000-02-24 JP JP2000047751A patent/JP3554244B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000311997A (ja) | 2000-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7151305B2 (en) | Photoelectric conversion device, and image sensor and image input system making use of the same | |
US10263033B2 (en) | Solid state image pickup device and method of producing solid state image pickup device | |
US10115755B2 (en) | Solid-state image pickup device, image pickup system using solid-state image pickup device, and method of manufacturing solid-state image pickup device | |
US9584744B2 (en) | Image sensors with voltage-biased trench isolation structures | |
US8222682B2 (en) | Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus | |
US8384178B2 (en) | Solid-state image pickup device | |
JP3554244B2 (ja) | 光電変換装置及びそれを用いたイメージセンサ並びに画像入力システム | |
US8754452B2 (en) | Solid-state imaging device, method of manufacturing same, and electronic apparatus | |
US20060006438A1 (en) | Solid state imaging device and production method therefor | |
KR20100048904A (ko) | 고체 촬상 장치 및 그 제조 방법, 및 전자 기기 | |
US20020063199A1 (en) | Photoelectric conversion apparatus, driving method thereof, and information processing apparatus | |
US20180294300A1 (en) | Image sensor and image-capturing device | |
EP0908956B1 (en) | Photoelectric conversion apparatus and image sensor | |
US20060042677A1 (en) | Solid-state image pickup device | |
US20140151753A1 (en) | Solid-state imaging apparatus, manufacturing method thereof, and electronic information device | |
KR20080066563A (ko) | 고체 촬상장치, 전자모듈 및 전자기기 | |
US7227575B2 (en) | Linear image sensor chip and linear image sensor | |
JPH07226495A (ja) | 減少されたフォトダイオード間のクロストークを有するccd画像センサー | |
JP2917361B2 (ja) | 固体撮像素子 | |
JPH11297975A (ja) | 光電変換素子及びイメ―ジセンサ | |
US20050139769A1 (en) | Solid state imaging device | |
JP2001085661A (ja) | 固体撮像装置 | |
JP2001127275A (ja) | 固体撮像装置 | |
JPS6180945A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040506 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |