JPH11297975A

JPH11297975A - 光電変換素子及びイメ―ジセンサ

Info

Publication number: JPH11297975A
Application number: JP11032703A
Authority: JP
Inventors: Koji Sawada; 幸司澤田; Hiraki Kozuka; 開小塚; Shigeru Nishimura; 茂西村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-02-13
Filing date: 1999-02-10
Publication date: 1999-10-29
Anticipated expiration: 2019-02-10
Also published as: JP3586128B2

Abstract

(57)【要約】【課題】層間絶縁膜の膜厚を均一化し、出力信号のバ
ラツキを抑える。【解決手段】複数の光電変換部（２）と、該光電変換
部上に配置された開口を有する遮光手段（１１，１２）
と、を具備する光電変換素子において、該遮光手段は、
第１の遮光層（１１）と、該第１の遮光層上に層間絶縁
膜（１３）を介して設けられた第２の遮光層（１２）
と、を有しており、該第１の遮光層は、隣接する２つの
該開口（ＯＰ）を連通させる為の間隙（ＧＰ）を有し、
該第１の遮光層の該間隙上には、該第２の遮光層の遮光
部（１２ａ）が配置されていることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、イメージスキャ
ナ、ファクシミリ、ビデオカメラ、デジタルカメラ等に
用いられるイメージセンサ及びそれに構成される光電変
換素子に関する。

【０００２】

【従来の技術】電荷結合素子（ＣＣＤ）や、ホトトラン
ジスタやホトダイオードを用いた増幅型又は非増幅型の
固体撮像素子は、ラインセンサ或いはエリアセンサとし
て上記イメージスキャナ等の情報機器の電子の目として
広く用いられている。

【０００３】光電変換部（受光素子）と信号転送部等の
周辺回路を同一基板上に作製するような光電変換素子の
場合、受光素子上は層間絶縁膜や保護膜などの多層構造
になっている。これら各層の材質が違うと屈折率が異な
ることによって光の多重干渉が生じる。その多層構造の
分光感度特性を見るとリプルを生じており、その結果わ
ずかな波長の違いによって光電変換素子の感度が大きく
変換することがある。

【０００４】よって、受光素子上の多層膜の膜厚がばら
つくと分光感度特性は膜厚に応じてずれ、ある波長に対
する感度のばらつきとなる。この事は複数の受光素子が
配列された光電変換素子において、１チップ内である波
長に対する感度がばらつくことを意味する。

【０００５】受光素子上の膜厚を均一化するための技術
は、特開平９−５５４８８に記載されている。図１６
は、このような従来の光電変換素子の断面を示してお
り、１は基板、２は受光素子、３は第１層ポリシリコン
ゲート、４は第２層ポリシリコンゲート、５は遮光層、
６は保護膜であり、この上に平坦化層７を設けている。
ここでは、平坦化層上にオンチップレンズ９とカラーフ
ィルタ８を形成している。

【０００６】この平坦化層７は、絶縁性物質の平坦化前
駆層を成膜した後、化学機械研磨（ＣＭＰ）により、凸
部を除去して形成する。ＣＭＰ工程は、研磨剤や研磨パ
ッドのランニングコストが高く、更には研磨に用いるア
ルカリ性研磨剤や研磨によって発生する研磨くずを除去
する為に研磨後の洗浄を精密に行なわねばならず、非常
に高コストの工程である。

【０００７】

【発明が解決しようとする課題】そこで、ＣＭＰ工程を
用いずに遮光層の上に平坦な絶縁膜を形成する為に、Ｓ
ＯＧ（スピンオングラス）を用いた塗布型絶縁膜を採用
することを試みた。

【０００８】しかしながら、遮光層が塗布の際のバリア
になる為、同一チップ上の受光素子間での塗布型絶縁膜
の厚さに差が生じることがあった。

【０００９】例えば、図１７に示すように受光素子が遮
光層５によって定められた開口ＯＰにてその位置が規定
される場合、隣接する開口間には遮光層５が介在してい
る為、この遮光層を乗り越えて塗布型絶縁膜の流動性の
前駆物質が流動し難くなっている。従って、光電変換素
子における中心付近の受光素子上の塗布型絶縁膜と該素
子の端部付近の受光素子上の該膜とでは厚さに差が生じ
ることがある。更に、複数の光電変換素子を作る為の一
枚のウエハ上ではその差がより大きくなる。

【００１０】そして、このような膜の厚さの差は、次の
ような場合、光電変換素子の特性として顕著に現われる
こととなる。

【００１１】受光素子が多数配列されている光電変換素
子を基板上に配置されたイメージセンサにおいて、光源
に赤、緑、青の３色のＬＥＤを時系列に順次切り替えて
原稿を照明してカラー画像を読み込む場合、受光素子上
の多層膜の総膜厚が均一であっても、それぞれの膜の膜
厚が異なると分光感度特性はずれを生じ、各々の波長に
おいて感度の分布曲線が異なり、正しい画像が得られな
くなる。

【００１２】

【課題を解決するための手段】本発明の目的は、遮光層
が塗布の際のバリアにならず、同一チップ上の受光素子
間での塗布型絶縁膜の厚さに差が生じ難い光電変換素子
及びイメージセンサを提供することにある。

【００１３】本発明は、複数の光電変換部と、該光電変
換部上に配置された開口を有する遮光手段と、を具備す
る光電変換素子において、該遮光手段は、第１の遮光層
と、該第１の遮光層上に層間絶縁膜を介して設けられた
第２の遮光層と、を有しており、該第１の遮光層は、隣
接する２つの該開口を連通させる為の間隙を有し、該第
１の遮光層の該間隙上には、該第２の遮光層の遮光部が
配置されていることを特徴とする。

【００１４】

【発明の実施の形態】図１は、本発明の一実施の形態に
よる光電変換素子とその構成部品を示している。

【００１５】（ａ）は素子の上面を、（ｂ）は第１の遮
光層を、（ｃ）は第２の遮光層を、（ｄ）は（ａ）のＡ
Ａ′線による断面を、（ｅ）は（ａ）のＢＢ′線による
断面を示している。

【００１６】図１の（ａ）、（ｄ）に示すように基板１
上には光電変換部（受光素子）２が複数設けられてお
り、基板１の上方には遮光手段としての第１の遮光層１
１と第２の遮光層１２とが設けられている。

【００１７】図１の（ａ）に示すように遮光手段は受光
素子２上に光を通過させる開口ＯＰを有している。

【００１８】図１の（ｂ）に示すように第１の遮光層１
１は、隣接する開口ＯＰ同士を少なくとも開口の配列方
向に連通させる長さｌ１の間隙ＧＰを有している。

【００１９】図１の（ａ）、（ｃ）、（ｅ）に示すよう
にそして第１の遮光層１１の間隙ＧＰの上には、それを
覆うように層間絶縁膜１３を介して第２の遮光層の遮光
部１２ａが配置されている。

【００２０】本実施の形態の光電変換素子によれば、受
光素子間においては、第１の遮光層１１に間隙ＧＰが設
けられている為、この間隙を通って層間絶縁膜となる前
駆物質が流動する。こうして、図１の（ｄ）（ｅ）に示
すように層間絶縁膜１３の厚さのバラツキは受光素子間
で抑制され、均一な膜厚となる。

【００２１】そして、この間隙ＧＰを通して光が基板１
内に入射しないように、間隙ＧＰ上には、第２の遮光層
１２の遮光部１２ａが配置されている。

【００２２】これに対して、第１遮光層１１に間隙を設
けずに開口ＯＰが個々に独立したものとして形成したと
すると、受光素子間の断面はその受光素子間のどの部分
においても図１の（ｄ）のようなものとなり、前駆物質
の流動を妨げて、厚さｔ１、ｔ２に差が出来てしまう。

【００２３】本発明に用いられる受光素子２としては、
ショットキー接合、ＭＩＳ接合、ＰＮ接合又はＰＩＮ接
合等をもつホトダイオードやホトトランジスタが挙げら
れ、必要に応じて受光素子間は、素子分離領域により電
気的に又は物理的に分離され個々の受光素子はアイソレ
ートされる。

【００２４】本発明に用いられる遮光層１１、１２とし
ては、それぞれ、純金属、合金、シリサイド等から形成
される。具体的には、Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，
ＡｌＣｕ，Ｃｒ，Ｍｏ，Ｗ，ＷＮ，Ｔａ，ＴａＮ，Ｔ
ｉ，ＴｉＮ等の単一層又は積層体からなる導電体を用い
るとよい。

【００２５】本発明に用いられる層間絶縁膜としては、
無機ＳＯＧ、有機ＳＯＧ等の流動性のある平坦化前駆物
質を用いた塗布型絶縁膜が好ましく用いられる。又、必
要に応じてＣＶＤ法で堆積された絶縁膜と組み合わせた
多層膜であってもよい。

【００２６】更に、第２の遮光層１２上に、それを覆う
ように窒化シリコン等からなる保護膜（パッシベーショ
ン膜）を形成してもよい。

【００２７】遮光層Ｌ１の間隙の長さＬ１は、開口ＯＰ
の辺の長さＬ２の１／３以上あればよく、より好ましく
は１／３以上３／３以下である。

【００２８】図２は本発明の別の光電変換素子の平面
図、図３は図２のＣＣ′線による断面図、図４は図２の
ＤＤ′線による断面図である。

【００２９】図２に示すとおり、光電変換素子は、受光
素子２上に開口ＯＰのある遮光手段を有している。

【００３０】図３、図４を示すとおり、Ｓｉ等の半導体
基板１９の表面側には、選択酸化などにより形成された
絶縁材料からなる素子分離領域１５と、その間に受光素
子２とが形成されている。

【００３１】半導体基板１９の表面上には、不図示のポ
リシリコンゲート電極とその上に形成される配線とを絶
縁する為の絶縁膜１６が設けられている。この絶縁膜１
６は、ノンドープ或いはボロン（Ｂ）やリン（Ｐ）をド
ープした酸化シリコン膜で形成される。

【００３２】絶縁膜１６の表面上には、前述したように
Ａｌ等からなる第１の遮光層１１がスパッタリング等で
形成されている。第１の遮光層１１の平面パターンは、
図２に示すように開口ＯＰ間に間隙ＧＰを有する。この
第１の遮光層１１として導電体を用いて、光電変換素子
の配線の一部を形成してもよい。

【００３３】第１の遮光層１１上には、層間絶縁膜１３
が設けられている。

【００３４】まず、プラズマＣＶＤ法により段差被覆性
のよい酸化シリコンを３００ｎｍ〜５００ｎｍ程堆積
し、次に、ＳＯＧのスピンコーティングを行い、熱処理
した後エッチバックして１００ｎｍ〜４００ｎｍ厚の酸
化シリコン膜（塗布型の層間絶縁膜）を形成し、更にそ
の上にプラズマＣＶＤ法により、酸化シリコンを３００
ｎｍ〜５００ｎｍ堆積することにより、層間絶縁膜１３
を形成する。

【００３５】ＳＯＧのスピンコーティングの時、前駆物
質は、第１の遮光層１１の間隙ＧＰを通って隣の受光素
子上に流れる為に、前駆物質は１つの受光素子２上に滞
留することなくスムーズに流れ、膜厚の均一性が向上す
る。

【００３６】層間絶縁膜１３の上には、第２の遮光層１
２が、第１の遮光層１１の間隙ＧＰを覆うように設けら
れている。

【００３７】この第２の遮光層１２の遮光部１２ａによ
り、受光素子間への光の入射が妨げられる。

【００３８】そして、第２の遮光層１２上には、水分や
アルカリイオン等の侵入を防止する為の保護膜１８が設
けられている。この保護膜は、プラズマＣＶＤ法により
堆積した窒化シリコン等で形成するとよい。

【００３９】以上のとおり、遮光手段を互いにパターン
の異なる複数の遮光層１１、１２で構成し、塗布絶縁膜
の下層となる第１の遮光層１２には、隣接受光素子２間
に間隙を形成することで、該絶縁膜の厚さを均一化す
る。又、遮光手段は少なくとも周辺回路２１の主要部分
を遮光する。

【００４０】次に図５を参照して本発明の光電変換素子
に用いられる１画素分の周辺回路の一例を説明する。

【００４１】光電変換部２を構成するホトダイオードの
アノードは、リセット手段５１と、増幅部５２を構成す
るソースホロワアンプのｐＭＯＳトランジスタ５３のゲ
ートに接続されている。

【００４２】ホトダイオードのカソード及びソースホロ
ワアンプの負荷となるｐＭＯＳトランジスタ５３’は、
それぞれ高電位の基準電圧源に接続されている。

【００４３】増幅された光信号は転送用のｎＭＯＳトラ
ンジスタ５４のオンによって転送されて蓄積容量５５に
一旦蓄積される。

【００４４】蓄積容量５５はソースホロワアンプのｐＭ
ＯＳトランジスタ５６のゲートに接続されているので、
ソースホロワの出力は、蓄積容量に蓄積される電圧に依
存して増幅される。このｎＭＯＳトランジスタ５４、蓄
積容量５５、ソースホロワアンプとなるｐＭＯＳトラン
ジスタ５６、負荷用のｐＭＯＳトランジスタ５６’は信
号保持手段となっている。

【００４５】この信号保持手段の出力はノイズ信号除去
手段に接続されている。

【００４６】ノイズ信号除去手段は、一対のサンプリン
グ回路のペアからなり、その一方は、ノイズ転送用のｎ
ＭＯＳトランジスタ５７、ノイズ保持容量５９、リセッ
ト用ｎＭＯＳトランジスタ６１、走査用トランジスタ６
４’からなる。

【００４７】他方は、光信号転送用のｎＭＯＳトランジ
スタ５８、光信号保持容量６０、リセット用ｎＭＯＳト
ランジスタ６２、走査用トランジスタ６４からなる。

【００４８】図６は、図５の回路の動作を説明する為の
タイミングチャートである。スタートパルスＳＰが入力
に従って、まずリセット用ｎＭＯＳトランジスタ６１、
６２のゲートの端子φＣＲにハイレベルのパルスが入力
されノイズ保持容量５９と光信号保持容量６０とが低電
位（グランドレベル）の基準電圧にリセットされる。

【００４９】端子φＴＮにハイレベルのパルスが入力さ
れ、ノイズ転送用ｎＭＯＳトランジスタ５７がオンし
て、容量５５に蓄積された電圧に応じて増幅された出力
電圧をノイズ保持容量５９に読み出す。この出力電圧
は、前のフィールドにおいて、光電変換部２がリセット
された直後のノイズ電圧である。

【００５０】そして、端子φＴ１にハイレベルのパルス
が入力され、転送用のｎＭＯＳトランジスタ５４がオン
して、増幅部の出力電圧を蓄積容量５５に読み出す。こ
の出力電圧は現フィールドの光信号電圧である。

【００５１】続いて端子φＴＳにハイレベルのパルスが
入力されると、光信号転送用のｎＭＯＳトランジスタ５
８がオンして、光信号は容量６０に読み出されて保持さ
れる。

【００５２】次に、端子φＲにハイレベルのパルスを入
力してリセット用ｎＭＯＳトランジスタＲＴをオンし
て、ホトダイオードのアノードを、リセット用の基準電
圧源Ｖ_SRに接続して、リセット電位にリセットする（期
間ｔｒ）。続いて端子φＴＩにハイレベルのパルスを入
力してｎＭＯＳトランジスタ５４をオンしてホトダイオ
ードのリセット直後の電圧成分をノイズ電圧として容量
５５に読み出す（期間ｔｎ１）。

【００５３】そしてホトダイオードが光キャリアの蓄積
動作を行っている最中に、ノイズ保持容量５９と光信号
保持容量６０に保持された電圧はそれぞれ走査用トラン
ジスタ６４，６４’を介して共通出力信号線６５，６６
に出力される。

【００５４】共通出力信号線６５，６６には、差分回路
６７が接続されており、光信号電圧からノイズ電圧を差
し引く処理が行われる。

【００５５】蓄積容量５５に保持されているノイズ電圧
は、再び端子φＴＮにハイレベルのパルスが入力される
ことで容量５９に転送される（期間ｔｎ２）。そして、
再び端子φＴ１にハイレベルのパルスが入力され、光信
号が蓄積容量に保持され（期間ｔｓ１）、端子φＴＳに
ハイレベルのパルスが入力されることで光信号は容量６
０に転送される（期間ｔｓ２）。そして、次の蓄積期間
において、容量５９，６０に蓄積されたノイズ及び光信
号は画素毎に順次走査されて差分処理がなされる。

【００５６】図７は、半導体チップ上の光電変換素子の
レイアウトの一例を示す図であり、受光素子２の配列に
沿って、一方の側（図中上方）には、高電位Ｖ_DDの電圧
ライン２１、リセット電位Ｖ_SRのリセットライン２２、
接地電位のグランドライン２３等の基準電圧を供給する
基準電圧ラインが規準電圧ライン配置部２４に配されて
いる。

【００５７】受光素子アレイの他方の側（図中下方）に
は周辺回路としてのリセット手段、増幅部、信号保持手
段、ノイズ信号除去手段が各配置部２５、２６、２７に
配置されており、周辺回路を構成する各トランジスタは
主として第２の遮光層により実質的に遮光されている。

【００５８】図８は、本発明の別の光電変換素子の上面
を示す図であり、遮光手段のパターンを示している。図
９は図８に対応した第１及び第２の遮光層の各パターン
を示している。

【００５９】７４，７５は第１の遮光層であり、ここで
は、７４及び７５は配線を兼ねている。７４，７５は例
えば接地ラインやリセットラインである。

【００６０】第１の遮光層７４，７５の上層には、塗布
型絶縁膜を介して第２の遮光層７０，７１，７２，７３
が配されており、周辺回路を遮光している。

【００６１】第１の遮光層７４，７５は、前述したよう
に開口の縦辺の３分の１以上の間隔をおいて上下に分離
している。

【００６２】その為、塗布型絶縁膜に設けられたコンタ
クトホールＣＮを介して、該間隔を覆う位置にある第２
の遮光層の遮光部７１，７２とそれぞれ接続されてい
る。

【００６３】こうして、図中下方にある周辺回路には、
遮光部７２を通して接地電圧が、層７０を通して高電位
の電圧が、遮光部７１を通じてリセット電圧が、図中上
方から供給される。

【００６４】第１の遮光層７４，７５の間には、それら
のすき間を埋め且つ電気的接続を得るように第２の遮光
層の遮光部７３が配されている。それでも尚、受光素子
間には光の通るすき間が残るが、この下は素子分離領域
となる為それ程問題にはならない。

【００６５】図９は、図８における第１の遮光層１１と
第２の遮光層１２のパターンを示している。

【００６６】図１０に本発明の光電変換素子を使用した
密着型イメージセンサの例を示す。複数の受光素子を１
次元的に配列した光電変換素子３１をセラミック基板あ
るいはガラスエポキシ基板３２上に複数個１ライン状又
はスタガー状に配置し、ワイヤーボンディングによって
基板３２上の配線に電気的に接続し、保護のために光電
変換装置上をシリコーン樹脂等からなるチップコート剤
３３で覆う。この基板３２と、原稿からの反射光を集光
し、受光素子表面で結像させるレンズアレイ３４と、
赤、緑、青色の光を発生するＬＥＤ光源３５と、透明部
材からなる原稿支持体３６と、を組み立てて密着型イメ
ージセンサを構成している。

【００６７】ＬＥＤ光源３５が、赤のみを発光している
時、光電変換素子３１を駆動して赤色情報を読み取る。
次に赤色及び青色ＬＥＤを消灯し、緑色ＬＥＤを点灯し
て緑色情報を読み取る。最後に青色ＬＥＤのみを点灯
し、青色情報を読み取る。こうして、カラーフィルター
を用いることなくカラー原稿のカラーの画像読み取りが
可能になる。

【００６８】図１１は、密着型イメージセンサ用の光電
変換素子における、開口の辺の長さに対する第１の遮光
層の間隙ＧＰの長さの比と、明出力ばらつき不良率と、
の関係をグラフに示したものである。間隙の割合がおよ
そ１／３になるまでは不良率は減少し、それ以上は不良
率の変化はほとんどない。

【００６９】以上のことより、この構成をとることで層
間絶縁膜の膜厚ばらつきが減少し、分光感度のずれを抑
えることができ、感度ばらつきが低減した。

【００７０】図１２、１３は本発明の更に別の実施形態
による光電変換素子の上面と断面を示す。

【００７１】図８に示した素子と異なる点は、ホトダイ
オードの一方の電極・配線７６が開口内に延出している
点である。

【００７２】半導体基板１９の表層には、ホトダイオー
ドの一方のアノード又はカソードとなる半導体領域７７
が島状に１つの開口内に１つ設けられており、絶縁膜１
６のコンタクトホールを介して第１の遮光層７４、７５
と同じ膜で構成された電極配線７６に接続されている。

【００７３】２は受光によりキャリアを発生し、且つ空
乏層となる光電変換部（受光素子）である。

【００７４】各受光素子の間には素子分離領域１５が設
けられている。

【００７５】そして、素子分離領域１５の上に受光素子
間を遮光する第１の遮光層７４、７５と第２の遮光層７
０、７１、７２が設けられている。

【００７６】又、必要に応じて第２の遮光層７０と、電
極配線７６と、はそれらの間の容量を小さくする為、図
１２のように第２の遮光層７０に切り欠き部７９を設け
てもよい。

【００７７】本例においても各受光素子間の遮光手段が
規準電圧ラインとなっており、規準電圧ラインの寄生抵
抗を低くし各画素間のバラツキを抑えている。

【００７８】図１４は本発明の光電変換素子の一画素分
の回路図である。

【００７９】図５に示したものと異なる主な点は、ホト
ダイオードとＭＯＳトランジスタ５３のゲートとの間に
電荷転送用のＭＯＳトランジスタ８１を設けた点、、図
５の信号保持手段を省略した点、出力信号線のリセット
を一対のＭＯＳトランジスタ６１で同時に行う点、いく
つかのＭＯＳトランジスタの導電型が逆になっている点
等である。

【００８０】図１５はその動作タイミングチャートを示
す。

【００８１】まず、ｎＭＯＳトランジスタＲＴによりリ
セットを行った直後に、ｎＭＯＳトランジスタ５７をオ
ンして容量５９にリセットノイズ成分を蓄積する。

【００８２】ホトダイオードに蓄積された光信号電荷は
ＭＯＳトランジスタ８１をオンすることによりｎＭＯＳ
トランジスタ５３のゲートに転送・蓄積される。ｎＭＯ
Ｓトランジスタ５８をオンすることにより、ｎＭＯＳト
ランジスタから増幅された光信号を容量６０に蓄積す
る。不図示の水平シフトレジスタにより一対のｎＭＯＳ
トランジスタ６４’、６４がオンして、リセットノイズ
成分と光信号成分との差分が差動アンプ８７より出力さ
れる。こうして一画素分のリセットノイズ成分が除去さ
れた光信号が得られる。次に、不図示のトランジスタ６
４（Ｎ＋１）がオンして隣の画素から光信号を得る。

【００８３】図１２〜図１４の例では、各画素における
接地電圧（リセット電圧）は遮光部７２、７５を介して
供給し、高電位の規準電圧は７０又は７４を介して供給
するようにしてもよい。

【００８４】図８や図１２に示した光電変換素子の製造
方法について簡単に述べる。

【００８５】Ｓｉウエハを用意し、選択酸化により酸化
シリコンからなる厚い絶縁膜（素子分離領域）１５を作
る。各ＭＯＳトランジスタのゲート電極を形成し、ソー
ス・ドレイン及び半導体領域７７を形成する。ＣＶＤ等
により絶縁膜１６を形成し、コンタクトホールを開け
る。第１の遮光層７４、７５や電極・配線７６となるＡ
ｌのような導電膜を形成し、遮光パターン及び配線パタ
ーンにエッチングする。

【００８６】ＳＯＧの前駆物質をスピンコートし、熱処
理して塗布型絶縁膜の層間絶縁膜１３を形成する。スル
ーホールを絶縁膜１３に開けて、第２の遮光層７０、７
１、７２となるＡｌのような導電膜を形成し、遮光パタ
ーン及び配線パターンにエッチングする。ＣＶＤ等によ
り保護膜１８を形成する。

【００８７】以上のように、第１の遮光層７４、７５、
７６の上に塗布される絶縁膜用前駆物質は第１の遮光層
の間隔を通って流動する。よって、この構成をとること
で層間絶縁膜の膜厚ばらつきが減少し、分光感度のずれ
を抑えることができ、感度ばらつきが低減した。

【００８８】ＭＯＳトランジスタ８１を電荷転送ＭＯＳ
ゲートに変えて、半導体領域７７に蓄積されたキャリア
を全てトランジスタ５３のゲートに接続された拡散層に
転送し、半導体領域７７を完全に空乏化するように構造
を変更することも好ましいものである。

【００８９】

【発明の効果】本発明によれば、第１の遮光層に設けら
れた間隙を通じて塗布型絶縁膜の前駆物質が流れる為に
１チップ内の少なくとも隣接受光素子間で絶縁膜の膜厚
の差が抑制される。

【００９０】更に、該間隙を覆うように第２の遮光層が
設けられているので、受光素子間を遮光し、不要な光生
成キャリアの発生を抑制することが出来る。

【００９１】こうして、比較的低コストで、均一な膜厚
の絶縁膜を形成でき、感度ばらつきの小さい光電変換素
子を提供することが出来る。

【図面の簡単な説明】

【図１】本発明の光電変換素子の構造を説明する為の模
式図。

【図２】本発明の光電変換素子の上面図。

【図３】図２のＣＣ’線による光電変換素子の断面図。

【図４】図２のＤＤ’線による光電変換素子の断面図。

【図５】本発明の光電変換素子の一部の回路図。

【図６】本発明の光電変換素子の動作タイミングチャー
トを示す図。

【図７】本発明の光電変換素子の回路ブロックのレイア
ウトを示す図。

【図８】本発明の光電変換素子の上面図。

【図９】本発明の光電変換素子に用いられる遮光手段の
上面図。

【図１０】本発明によるイメージセンサの断面図。

【図１１】遮光層の開口の辺の長さに対する間隙の長さ
と、明出力のばらつき不良率と、の関係を示す図。

【図１２】本発明よる別の光電変換素子の上面図。

【図１３】図１２のＥＥ’線による断面図。

【図１４】本発明よる別の光電変換素子の回路図。

【図１５】本発明による光電変換素子の動作タイミング
チャートを示す図。

【図１６】従来の光電変換素子の断面図。

【図１７】光電変換素子の上面図。

【符号の説明】

１基板２光電変換部（受光素子）１１第１の遮光層１２第２の遮光層１３層間絶縁膜ＯＰ開口ＧＰ間隙

Claims

【特許請求の範囲】

【請求項１】複数の光電変換部と、該光電変換部上に
配置された開口を有する遮光手段と、を具備する光電変
換素子において、該遮光手段は、第１の遮光層と、該第１の遮光層上に層
間絶縁膜を介して設けられた第２の遮光層と、を有して
おり、該第１の遮光層は、隣接する２つの該開口を連通させる
為の間隙を有し、該第１の遮光層の該間隙上には、該第２の遮光層の遮光
部が配置されていることを特徴とする光電変換素子。
【請求項２】該層間絶縁膜は、ＣＶＤ法により堆積さ
れた絶縁膜との積層体である請求項１記載の光電変換素
子。
【請求項３】該間隙の長さは、該開口の辺の長さの１
／３以上である請求項１記載の光電変換素子。
【請求項４】該層間絶縁膜は、酸化シリコン膜である
請求項１記載の光電変換素子。
【請求項５】該第２の遮光層上には該層間絶縁膜とは
異なる材料からなる保護膜が設けられている請求項１記
載の光電変換素子。
【請求項６】該保護膜は、窒化シリコン膜である請求
項５記載の光電変換素子。
【請求項７】該遮光手段は、該光電変換部からの信号
を処理する為の周辺回路の少なくとも一部の上に設けら
れた遮光部を有する請求項１記載の光電変換素子。
【請求項８】該周辺回路はＣＭＯＳ回路である請求項
１記載の光電変換素子。
【請求項９】隣接する２つの該光電変換部の間には、
素子分離領域が設けられている請求項１記載の光電変換
素子。
【請求項１０】該素子分離領域は、酸化シリコンから
なる領域を含む請求項９記載の光電変換素子。
【請求項１１】複数の光電変換部と、該光電変換部上
に配置された開口を有する遮光手段と、を具備する光電
変換素子において、配線用の導電層と、該導電層上に層間絶縁膜を介して設
けられた導電性遮光層と、を有しており、該導電層は、隣接する２つの該開口を連通させる為の間
隙を有し、該導電層の該間隙上には該導電性遮光層の遮光部が配置
され、該導電層に接続されていることを特徴とする光電
変換素子。
【請求項１２】前記光電変換部の配列方向に沿った一
方の側には、周辺回路を構成するトランジスタが配置さ
れており、他方の側には基準電圧ラインが配置されてい
る請求項１記載の光電変換素子。
【請求項１３】前記隣接する光電変換部の間には、複
数の配線パターンが並んで配置されている請求項１記載
の光電変換素子。
【請求項１４】前記規準電圧ラインと、前記周辺回路
を構成するトランジスタとが、前記隣接する光電変換部
間の第２の遮光層の遮光部を介して電気的に接続されて
いる請求項１２記載の光電変換素子。
【請求項１５】前記隣接する光電変換部間にある前記
第２の遮光層の遮光部は、配線の一部になっている請求
項１記載の光電変換素子。
【請求項１６】請求項１記載の光電変換素子と、該光
電変換素子によって読み取るべき原稿を照明する為の光
源と、を備えたイメージセンサ。
【請求項１７】該光源は互いに異なる３色の光を発生
する請求項１６記載のイメージセンサ。
【請求項１８】該光源は互いに異なる３色の光を順次
照射する請求項１６記載のイメージセンサ。
【請求項１９】該光電変換素子は、その表面が樹脂で
覆われている請求項１６記載のイメージセンサ。
【請求項２０】該光電変換素子は、画像を等倍で読み
取る密着型イメージセンサである請求項１６記載のイメ
ージセンサ。