TWI223439B - Memory cell with trench capacitor and vertical select transistor and an annular contact-making region formed between them - Google Patents

Description

1223439 A7 --------- B7 五、發明説明（1 ~) ~' 發明領域 本發明係關於一根據申請專利範圍第1項之前言的記憶體 單元以及關於由這樣的記憶體單元組成之記憶體單元配置 本發明也關於一製造一記憶體單元和一記憶體單元配置 的方法。 發明背景 在動態隨機存取記憶體配置中，事實上使用的都是被稱 為單電晶體§己憶體單元者。一單電晶體記憶體單元含有一 項取或選擇電晶體以及一儲存電容器。資料係以代表邏輯〇 或邏輯1的電荷的型式被儲存在該儲存電容器内^經由一字 元線開啟該讀取電晶體容許此資料經由一位元線被讀取。 該儲存電容器必須有一最小的電容量使電荷可以確實地儲 存，同時，使區別已經被讀取過的資料項目成為可能。該 儲存電容器之電容量的下限目前認為是25 fF。 由於儲存达度卩迎耆έ己憶體世代的演進而增加，單電晶體 纪憶體單元需要的表面積必定隨著世代的演進而減少。同 時’該儲存電容器之最小電容量必須保持住。 直至1兆位元（Mbit)世代，讀取電晶體和儲存電容器兩者 皆被製造成平面的元件。在4兆位元記憶體世代之後，被記 憶體單元佔據的區域藉由使用讀取電晶體和儲存電容器的 二維配置而進一步縮小。一個可能性是在一溝渠内製造該 電容器（參見例如K. Yamada等，Proc· Intern•電子元件和材 料IEDM85，702頁）。在這個例子中，一毗鄰著該溝渠壁的 擴散區域和一配置在該溝渠内之摻雜的多晶矽填充物係用 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) ------- 1223439 A7 ______B7 五、發明説明（2 ) 來做為該儲存電容器的電極。因此，該儲存電容器之電極 係沿著該溝渠的表面被配置。以此方式，該儲存電容器的 有效表面區域，即電容量所賴者，相對於基材表面之被該 儲存電谷器所佔據的空間是增加的，其對應至該溝渠的剖 面0 自從4兆位元記憶體世代以來已被連續生產（series production)之記憶體單元内，該溝渠電容器之上電容器電 極係電氣連接至一水平的選擇電晶體，其被配置在該溝渠 電谷器的上方並相對於其呈橫向地並列，經由一多晶矽之 傳導橋。但是，此種型式的配置，由於該水平方向之選擇 電晶體，會需要相對大量的空間，因此記憶體單元之進一 步的封裝密度的增加只能到達一定的限度。 因此，一段時間之後，一具有溝渠電容器之記憶體單元 之不同的變異被提出，其中該選擇電晶體係被配置成一直 接位在該溝渠電容器上方之垂直的M〇sFET電晶體。 EP 1 077 487 A2敘述一具有溝渠電容器iDRA]VHei憶體單 元，其中一電容器被形成在形成於一半導體基材内之一溝 渠之下半部内，而一選擇電晶體係被形成在該溝渠之上半 部内。在此例中，該選擇電晶體之通道區域沿著該溝渠的 側壁延伸，在一第一源極/汲極連結，其係耦接至該溝渠電 容器之上電容器電極，以及一第二源極/汲極連結，其係被 配置在接近該基材表面處，之間。該閘電極係安置在該溝 渠内該電容器上方處，並且在與該通道區域的介面處有一 閘氧化層。此配置的缺點是該選擇電晶體會有相對長的通 本紙張尺料财㈣家標準(CNS) Α4··χ297公爱)_ 1223439 A7

道長度以及製出的該選擇電晶體之可操控性低且反應時 美國6，137，128揭示一具有一溝渠電容器之記憶體單元， 其具有一形成在一半導體基材内之溝渠，在其下半溝渠區 域一下電容器電極毗鄰該溝渠壁，且在其溝渠内引入之一 儲存介電質和一做為上電容器電極之含有多晶矽之導電溝 渠填充物。一垂直MOSFET被配置在該溝渠電容器上方做為 選擇電晶體，閘極和源極、汲極和通道區域兩者皆被形成 為以一環形環繞一中心絕緣層的區域。因此，一缺點是該 MOSFET之源極-汲極電流會以一環形散開，進一步的缺點 是其需要形成一絕緣環以將該MOSFET之下半部的源極/沒 極區域和該溝渠電容器之埋藏的下電容器電極絕緣開來。 EP 0 905 772 A2也描述一 DRAM記憶體單元和其製造方法 ，其中一垂直MOSFET被形成為選擇電晶體在一溝渠電容器 上方，其以多晶矽填充做為上電容器電極。該1^[〇817£丁具有 一第一 η換雜的源極/>及極區域，一 p摻雜的通道區域以及一 第一 η推雜的源極/沒極區域，其被沈積在實質上經由屋晶 填充之έ玄溝渠之多晶石夕上。這種依序層係垂直地被建構為 具有方形剖面（square cross section)的型式，並且一覆蓋四 邊並包圍住該依序層之閘電極層係被沈積在該通道區域的 位置。此方法的一個缺點是該MOSFET實質上係磊晶地形成 在該溝渠填充物之多晶矽上，導致缺陷和晶粒界線（grain boundary)被引入至該MOSFET内。一進一步的缺點是在製 造該MOSFET之前，一深入到以溝渠電容器覆蓋該基材之高 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 1223439 A7 __B7 五、發明説明（4 ) 度摻雜之多晶矽層之垂直蝕刻被直接在該溝渠電容器上執 行，然後閘乳化物被直接施加在該餘刻的側壁上，所以該 閘氧化物不會有最理想的品質。一個再進一步的缺點是包 圍住該通道區域的垂直MOSFET之閘電極的型式不允許最大 的閘電極電位通過該通道區域。一更進一步的缺點是所示 的記憶體單元配置以及多個記憶體單元沿著由該閘電極形 成的字元線呈一列的配置法不容許高封裝密度的實現。 發明簡要說明 因此，本發明之一目的為提供一具有一溝渠電容器和一 垂直選擇電晶體之記憶體單元，首先其要實現高儲存密度 是可能的’其次該溝渠電容器和該選擇電晶體兩者皆可被 製造成為具有好的電效能特性。 本發明之進一步的目的是提供一改良的製造一具有溝渠 電谷器和垂直選擇電晶體之記憶體單元的方法以及以此為 根基的記憶體單元配置，如此要製造一相應的具有改良的 特性之§己憶體單元以及具有較高的封裝密度之記憶體單元 配置是可能的。 這些目的係藉由申請專利範圍之獨立項之顯著的特徵來 實現。進一步的結構和精飾係在附屬項内規定。 本發明第一方面係關於一記憶體單元，具有一溝渠電容 器，其具有一形成在一半導體基材内之溝渠，在其下半溝 渠區域一下電容器電極毗鄰該溝渠壁，且在其溝渠内引入 一储存介電質和一做為上電容器電極之導電溝渠填充物， 並且一垂直場效電晶體，其被被配置在該溝渠電容器上方 ^紙張尺度適用中國國家標準(CNS) Α4^·(21〇Χ 297公楚)--------- 1223439 A7 _____B7 五、發明説明（5 ) ，做為選擇電晶體。該上電容器電極係經由一至少一部分 環繞其上端部分之周邊的接觸區域連結至該選擇電晶體之 第一源極/沒極區域。 在此例中，該上電容器電極和該選擇電晶體之間最好不 要有直接的機械或電器連結，因此此連結最好只由該接觸 區域來提供。 以周邊的接觸區域來連結該溝渠電容器和該選擇電晶體 使付I k具有良好結晶品質和良好電效能特性的選擇電晶 體成為可能。這是因為若該接觸區域首選由實質上單晶的 摻雜的半導體材料來製造，該選擇電晶體可以經由磊晶生 長沈積在其上，因此可以由一具有良好的結晶品質之半導 體材料來製造。 該接觸區域可以有利地被製成環繞該上電容器電極之上 端部分，即該導電溝渠填充物，以一環狀或管狀型式，即 完全環繞在周邊側面上之上端部分。若該接觸區域係一管 狀型式，其下半部分可以以一管狀或凸緣的方式環繞該上 電容器電極之上端部分，並且其上半部分可以以一管狀或 凸緣的方式環繞該選擇電晶體之源極/沒極區域。 ”以一環狀或管狀型式"一詞並沒有在任何方面影射特定的 、近乎％形的官狀剖面。而是，此節的溝渠可以有任何可 想像得到的剖面。 就如已表示過的一般，該上電容器電極最好不要與該選 擇電晶體之源極/沒極區域有直接的機械接觸^原因是因為 形成該上電容器電極之溝渠填充物通常是由摻雜的多晶矽 -8 - 1223439

提供。在該MOSFET選擇電晶體之晶體半導體層沈積期間， 磊晶生長應該只在該單晶的接觸區域上發生，而不會也在 該溝渠填充物之多晶矽上。因此，一絕緣層，較佳者為一 氧化矽層（溝渠頂部氧化物，TT0)，被沈積在該多晶矽溝渠 填充物之上端部分的表面。 〃 同樣的原因，一中間層可以被配置在該接觸區域，其係 由單晶半導體材料所製成，和該上電容器電極之上端部分 之多晶⑨之間，以防止結晶缺陷由該多晶錢佈至該接二 區域内。但是，此中間層必須要不會妨礙這些區域之間的 電氣連結’即其被形成，例如，為一超薄的穿隧接觸層， 例如含有氮化石夕。 一絕緣層，例如一氧化層，最好嵌入該接觸區域和該半 導體基材之間，以一方面將該接觸區域與該基材電氣隔離 ’另一方面防止從該接觸區域擴散至該基材内。 δ亥§己憶體單元之選擇電晶體係一場效電晶體，其具有 一含有毗鄰該環狀接觸區域、一通道層和一第二源極/汲 極層之第一源極/沒極層之層結構。該場效電晶體之層的 順序可以被垂直建構成實質上具有的橢圓形剖面，該層 的順序’至少在該通道層的區域，被一實質上具有摘圓 形的周邊結構之閘電極層以及一位在它們之間的閘氧化 層所圍繞。 一以此方式形成之MOSFET電晶體的優點是，首先，提供 良好的問電極電位通過該通道區域’且其次該閘電極的糖 圓形狀可以被利用以’在一記憶體單元配置中，使沿著一 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 五 個方向一起安置的多個記憶體單元可以被配置為盡可能地 接近彼此。 此型式的MOSFET電晶體因此可以根據本發明有利地被用 來做為記憶體單元内的選擇電晶體。在此例中，該1^[〇卯£丁 電晶體之層的順序可以被沈積，例&，在該ττ〇絕緣層上 並且磊晶在該接觸區域上。 在一使用如上所述之MOSFET電晶體之記憶體單元的實施 例中，經由實例該溝渠電容器係形成在該半導體基材内， 而一絕緣層，該閘電極層形成在其内者，係被沈積在該半 導體基材±。&種型式之設計的一<固優點是不需要姓刻淺 溝渠隔離（STI)區域而以一絕緣體來填充以隔離個別的記憶 體單元，如在其他設計内的情況。 根據本發明之包含一如上所述之選擇電晶體以及溝渠電 容器被形成在半導體基材内並且一絕緣層才皮沈積在該半導 體基材上之記憶體單元之一實施例中，該閘電極層被形成 在此絕緣層内，經由實例，該接觸區域可以引導遠至半導 體基材和絕緣層之間的接面處。 此外，將複數個記憶體單元，其中每一個都如前述般包 含場效電晶體來做為選擇電晶體，結合在一記憶體單元配 置内疋了月b的其中|#憶體單元係以—個方向被配置 ，而鄰接的記憶體單元之閘電極層被安置在一起而使它們 的橢圓形周邊結構與另一個的在一部分上重疊，並且該閘 電極層在此部分上重疊。 此配置容許記憶體單元在該方向上之之緊密地封裝積 -10- 1223439 A7 B7 五、發明説明（8 ) 集。 此型式的配置可以被修飾，若一些記憶體單元被配置成 一矩陣的型式並且可以被字元線和位元線所驅動，並且該 子元線係由沿著兩個直角線方向之一配置的記憶體單元之 問電極區域所形成，並且該位元線橫越過在兩個直角線方 向之另一個上之該選擇電晶體並且在個別的情況下都電氣 連結至其上之第二源極/汲極層。 本發明也關於一製造包含溝渠電容器和配置在該溝渠電 容器上方之垂直場效電晶體之記憶體單元之方法，該方法 含有如下步驟： -施加一絕緣層至一半導體基材， -形成一延伸通過該絕緣層以及該基材的一部分之溝渠， •藉由等向性和/或非等向性蝕刻橫向加寬該基材溝渠部 分，因此產生一實質上環狀的接觸區域， •施加一絕緣層至該基材溝渠部分之内側壁， -磊晶地形成一完全填充該基材溝渠部分之半導體層， -將該半導體層自該環狀接觸區域去除， -將該溝渠加深， •提供一下電容器電極，其在該下半溝渠區域内毗鄰該 溝渠壁，一儲存介電質和一上電容器電極，其中該溝 渠至少被填充至該接觸區域的下邊緣處， -藉由該接觸區域與該上電容器電極電氣連結， 磊曰曰地形成該場效電晶體之層的順序在該接觸區域和 該絕緣層上。 A4細210X297公釐） -11 - 1223439 A7 B7 五、發明説明（9 ) 在藉由該接觸區域完成與該上電容器電極之電氣連結之 後，一絕緣層，可以被形成在該上電容器電極上。因為該 上電谷器電極往往由多晶石夕形成，以此方式可能可以防止 該多晶石夕和該電晶體之結晶矽之間的直接機械接觸，因此 防止結晶缺陷擴散至其内。 圖示簡單說明 本發明會在如後參考關於根據本發明之製造一記憶體單 元以及一記憶體單元配置成為矩陣型式之示範實施例被更 詳盡地解說。在圖示中： 圖1顯示一具有施加的蝕刻光罩層之半導體基材； 圖2顯示選擇性移除已被沈積在溝渠内之底部區域之氧化 層之後的記憶體單元； 圖3顯示蠢晶形成單晶石夕在該加寬的溝渠部分之後的記憶 體單元； 圖4顯示沈積一氧化層在該接觸區域之側壁和該底部區域 之後的記憶體單元； 圖5顯示該溝渠已被加深之後以及該介電質和該上電容器 電極已被形成之後的記憶體單元； 圖6顯示磊晶形成該MOSFET之層的順序之後的記憶體單 元； 圖7顯示該閘電極曾已被形成之後的記憶體單元； 圖8顯示製作與該位元線的接觸之後的記憶體單元； 圖9顯示一配置為具有字元線和位元線的矩陣型式之記憶 體單元之平面圖。 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1223439 A7 ______B7 五、發明説明（1〇 ) 發明詳細說明 圖1至8每一個都顯示沿著對稱分割該溝渠之平面的穿過 將要被處理的記憶體單元之剖面圖。 根據圖1 ’首先一大約200奈米厚的含有二氧化石夕之淺溝 渠隔離（STI)層2被沈積在一早晶石夕基材1上；此層被用來將 整個記憶體單元與另一個記憶體單元隔離，如將會在如後 所見者。然後，一大約100奈米厚的含有氮化矽的第一光罩 層3被沈積在該STI層上，並且一含有二氧化石夕的第二光罩 層4被沈積在該第一光罩層上。這些光罩係在隨後的蝕刻製 程中被用來做為硬光罩層。 然後’將要餘刻溝渠5的區域藉由傳統的微影和光阻技術 被界定出來。首先，一第一姓刻製程被用來在這些區域產 生溝渠’其中溝渠延伸通過該STI層2並在基材内產生一第 一溝渠部分5A，其在該基材1之主表面之下的深度約2〇〇奈 米。此深度界定實質上要被製造的接觸部分的長度。 $亥溝渠5通常在剖面内為一細長的型式，例如一邊長約 100奈米χ250奈米的長方形或一具有相應的長度和橫斷面尺 寸的糖圓形。至於光罩，通常會提供已知尺寸的長方形， 但在實際上，小尺寸意味著通常會產生橢圓形的溝渠。這 樣的溝渠5之類矩陣配置，與另一個個體在兩個直角方向的 距離均為約1〇〇奈米，係根據要被製造的記憶體單元的配置 而被製造出來。 然後’該第一溝渠部分5Α利用等向性蝕刻在所有側邊上 加寬幾十奈米，因此環狀接觸區域的寬度被界定出來。一 -13- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 1223439 A7 B7 五、發明説明（11 ) 含有二氧化矽的中間層6(襯裡），在該溝渠部分5 A中的作用 為電氣隔離將會從該基材1產生的接觸區域和防止該接觸區 域擴政出去至該基材1内，被沈積在已以此方式被製造出來 的溝渠5内。利用一等向蝕刻製程，該中間層6在底部區域 中約相應於該溝渠5之本來的尺寸的部分再一次被去除。這 些製程步驟的結果在圖2中示出。 圖3示出一矽填充物7是如何接著藉由選擇性磊晶法被沈 積在該溝渠部分5A内，例如經由CVD製程或類似者，以使 該填充物完全填充該溝渠部分5A。因為該矽填充物7係由磊 晶法生成在該基材1的矽上，其可以被製造為具有良好的結 晶品質。在此沈積期間，可以執行原位的摻雜，以提供給 將會從该矽填充物7形成之接觸區域足夠的電傳導性。但是 ，將矽先以未摻雜的型式沈積然後在其後的製程步驟中執 行摻雜也是可能的，如將在下面所見般。這些製程步驟的 I 結果在圖3中示出。 $後’該蟲晶地形成㈣填充物7再—次從_對應於原本 的溝渠5之剖面的區域被去除’藉由一非等向蝕刻製程，因 此餘留下-含有摻雜的、實質上單晶的石夕之環狀接觸區域 I 在本例中，*亥環狀摻雜區具有一橢圓形的周邊結構’ 因為-如已經被指出者_該溝渠5在剖面上係一橢圓形。 ^ 大約5奈求厚的氧化層（二A化石夕）8被提供（沈積 或由氧化法形成）在該環狀接觸區域71之内壁上，使該氧 =-方面扮演蝕刻防護的角色，並進一步具有在隨後將 執订的摻雜步驟期間保護該環狀接觸區域7.1的作用，以 I___ + S S 格(2Π) X 297公釐)------- 1223439 A7 -—__ B7__ 五、發明説明（12 ) 藉此方式保持已事先製作的摻雜。該氧化層8係製作在整個 溝渠内，但只有在溝渠部分5 A内者被示出。這些製程步驟 的結果在圖4中被示出。 然後，利用一等向蝕刻製程來將該溝渠5加深，因此產生 一第二溝渠部分5B，該溝渠電容器將被製造在其中。然後 ，經由摻雜該矽基材1之該第二溝渠部分5B，首先可以提供 下電容器電極（未示出），以就其本身而言已知的方式。若是 想要，該接觸區域7.1可以在此摻雜中同時被摻雜_如已於前 表不者-因此在圖3中該矽填充物7不必一定要被原位摻雜， 並且該氧化層8可以製作得較薄或可以完全被省略。 该下電容器電極也可能由沈積一金屬層在該第二溝渠部 分5B内來提供，如已被敘述者，例如，在DE 199 44❹^中 。在此情形下，較佳者係執行事先摻雜，以對該矽基材t製 造一歐姆接觸。 在製造忒下電容器電極之後，一厚度約5奈米的介電層9 ，其可能包含二氧化矽及/或四氮化三矽，並且若是恰當的 話有氧氮化石夕（silicon oxynitride)或者也有三氧化二紹、五 氧化鈕或二氧化鈦（若恰當的話，與額外的铪及/或鍅），被 沈積在該第二溝渠部分5B内做為電容器介電質，以就其本 身而言已知的方式。 然後，該上電容器電極10以就其本身而言已知的方式被 引入。在最簡單的例子中，此電極是起初該溝渠被完全填 充然後又被回蝕之摻雜的多晶矽，因此在該溝渠内有一填 充高度在約與該接觸區域7.1的中間區域相當的位置。然後 -15- 本紙^尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) " -- 1223439 五、發明説明（13 ) ’該介電層9在此位置以上的部分被去除。這些製程步驟的 結果在圖5中被示出。 然後，該一氧化矽層4、該氧化層6位於該上半溝渠部分 〜内之該層2和3上者以及氧化層8經由一钱刻步驟被去除。然 後，如在圖6中所示者，該氮化矽光罩層3自該溝渠邊緣均 勻地内縮並同時經由一等向餘刻❿㈣。如在後面將會看 到般，此措施已為尚未被製作的該閘電極預準備。 然後，在該接觸區域7.丨的下半部分，此部分必須以電導 的方式與該上電容器電極10之多晶矽連結，因為一間隙已 因為先前的位在它們之間的氧化層8的去除而在它們之間形 成。此連結可以由兩個不同的方式製作。在所示的方法中 ，氮化矽之穿隧接觸層11 ,其只有大約〇·5奈米厚，被形成 在°玄夕曰曰碎上，然後餘留在該接觸區域7 · 1和該上電容器電 極10之間的空間利用沈積一多晶矽層並隨後將其在此空間 之外的部分去除的方式來填充。該穿隧接觸層丨丨的目的在 防止该上電容器電極之多晶矽和該接觸區域7·丨之單晶矽之 間的直接機械接觸，以及由此而來的結晶缺陷的擴散。但 疋β玄穿㉟接觸層π並不是必要的，它也可以被省略，而 將該接觸區域7.1經由一回流製程（refl〇w pr〇cess)，其中多 晶矽因為熱處理步驟而流到該空間内，連結至該上電容器 電極10。 然後’一絕緣層12(溝渠頂部氧化物，ττο)被施加至該上 電容器電極10之表面，例如經由HDP(高密度電漿）氧化物沈 積和隨後的等向回蝕。此絕緣層12是有益的，因為它將該 16- 14 五、發明説明 ^、、充物之夕晶石夕5B和隨後將被蠢晶地形成之電晶體之 f曰曰矽隔離^纟，並從而，吉晶缺陷從該多晶矽#散至該結 曰曰矽之内。但是，若是恰當的話該絕緣層12也可以被省略 • 乂有上面的結晶石夕會受損的風險的話。這可能會是 =、的If况例如，若在該上半區域内之溝渠填充物不是 由多晶矽形成，而是由另一個導電材料形成。 、然後’該溝渠之上半區域經由選擇性矽磊晶法被填充， 並且在製私中製造該記憶體單元之MOSFET選擇電晶體20。 在此製程中首先形成一 n摻雜的第一源極/汲極層21 ,然後 沈積一 P摻雜的通道層22在此第一源極/汲極層上，以2最 後施加11摻雜的第二源極/汲極層23至該？摻雜的通道層上 。接著，去除剩下的二氧化矽光罩層4和氮化矽光罩層3。 這些製程步驟的結果在圖6中被示出。 此型的選擇電晶體2G也被稱為浮體電晶體（fl_ing b吻 _如。…因為其並非建構在—個具有固定的電位之基材 因為該選擇電晶體20之層的順序係形成在該上|溝渠部 分，位在該印層2之内，在剖面上其與該姓刻的溝渠5有相 同的結構，也就是說較佳者有一橢圓形結構。 然後，該選擇電晶體20就要完成了。為此目的，首先用 -非等向姓刻步驟來去❺該811層2的已藉由先前的氛化石夕 層3的内縮而露出的部分，因此為該閘電極24創造出空間， 如在圖7中所示者。此非等向㈣步驟是—個自動對準製程 ’經由它’在該STI層2之内的一溝渠係繞著該選擇電晶體 -17 - 1223439 五、發明説明 20之層的順序製it，該溝渠之結才冓係與最初姓刻之該溝渠5 之剖面，因此現在是與該選擇電晶體2〇之露出的層的順序 之剖面相匹配。正如已多次被提及者，經由等向蝕刻製造 之此溝渠之周邊結構較佳者是細長的，更明確的說是橢圓 形。若本來被蝕刻之該溝渠5就具有實質上的橢圓形剖面， 實質上將被製作在該溝渠内之閘電極層24也會被製作成具 有在任何點上均與該選擇電晶體2〇之層的順序有相等距離 之橢圓形的周邊結構。 因為該STI蝕刻-如已被提及者·係經由一自動對準製程來 執行，此時通常會提供之使用所謂的AA光罩之微影步驟被 省略了。 在製作此橢圓形溝渠之後，一閘氧化層25被製作在該選 擇電晶體20之露出的層的順序上，例如藉由熱氧化法。此 閘氧化層25之周邊結構同樣的也與已被蝕刻乾淨並因此較 佳者具有橢圓形周邊結構之該層的順序之剖面相匹配。該 閘氧化層2 5之在該源極/沒極層2 3上之水平的層的部分然後 再次藉由一蝕刻步驟去除掉。 如圖9中所示，一個類矩陣記憶體配置之溝渠進一步被蝕 刻得使重疊區域24.3形成在已沿著一直角方向被安置在一 起之該記憶體單元之橢圓形圓周結構之間。個別的記憶體 單元之橢圓形溝渠重疊安置在一起的事實允許記憶體單元 被配置得更接近彼此，因此允許記憶體單元在晶片上之大 規模的積集。此重疊因此也導致實質上可以當作定位該記 憶體之字元線的線。該等字元線在一定程度上由一個溝渠 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 1223439 A7 -------B7_ 五、發明説明（16 ) -- 區域蜿蜒至下一個，繞著電晶體。因此，在圖9中，顯示出 兩個相對於整個記憶體單元來說為直至方向的字元線I」 和24.2，被二條水平方向的位元線跨過。記憶體單元係位 在交叉點之下。 μ 在圖9所示的配置中，字元線和位元線精確地與另一個互 相垂直，並且鄰接的字元線24·丨、24·2之記憶體單元以精確 地同樣的高度緊鄰著另一個被配置。另一個具有甚至更高 的封裝密度的配置使記憶體單元可以利用正好一半的空= 與另一個垂直並列，因此一記憶體單元在一字元線上的高 度落在兩個屬於鄰接的字元線之記憶體單元之間。由於此 並列，位元線必須不再呈直角方向，而是與該位元線呈非 直角的角度。 圖9表示圖8中所示者係沿著剖面平面8_8取得。 在該溝渠被蝕刻進入該STI層2之後，該閘氧化物25完成 了’然後該閘電極層24被沈積在該溝渠中。使用的炸電極 層24可以是純的多晶矽閘極或含有金屬和多晶矽的層的順 序。在該閘電極層24沈積之後，該STI層2上的閘電極材料 藉由化學機械研磨去除。該閘電極24然後仍然可以稍微被 回餘，以確保其不與該選擇電晶體之上源極/汲極層23重疊 。這些製程步驟的結果在圖7中被示出。 然後’ 一介電中間層13被沈積在該電晶體2〇以及該字元 線24· 1、24.2上。在記憶體單元上方，凹槽被蝕刻進入此中 間層深至該選擇電晶體之上源極/汲極層23處，並且一傳導 材料’例如多晶矽，被沈積在這些凹槽内，在沈積之後， 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐)

Claims (1)

1223439 A8 B8 C8 D8 第091116370號專利申請案 中文申請專利範園替換本(92年1〇月） 申請專 L 一種記憶體單元，具有： _ 一溝渠電容器，其中 -具有一形成在一半導體基材（1)内之溝渠（5)，在該 溝渠之下半溝渠區域（5B)中； • 一吼鄰該溝渠（5)之一側壁並且在該溝渠内之下電容 器電極； 一儲存介電質（9);及 一做為上電容器電極（1〇)之導電溝渠填充物被引入 ;以及 -一垂直場效電晶體（20)，其被配置於該溝渠電容器 上方’做為選擇電晶體； 其中 •該上電容器電極（1〇)藉由一至少部分圍繞其上端部分 之周邊的接觸區域（7·”連結至該選擇電晶體（2〇)之一 第一源極/汲極區域（21)。 2·如申請專利範圍第1項之記憶體單元，其中 -該接觸區域（7.1)之下半部分以一環狀或管狀的型式圍 繞β上電容器電極（1 〇)之上端部分，並且該接觸區域 (7· 1)之該上半部分以一環狀或管狀的型式圍繞該源極/ >及極區域（21)。 3 ·如申睛專利範圍第1或2項之記憶體單元，其中 -該接觸區域（7.1)實質上係由單晶摻雜的半導體材料所 形成；以及 -遠源極/汲極區域（21)係蠢晶地形成在該接觸區域（7工） O:\79\79643-921007.doc 1223439 六、申請專利範團 上。 4. 如申請專利範圍第1或2項之記憶體單元，其中 上端部 -一絕緣層（12被沈積在該上電容器電極π〇)之該 分；以及 X _該源極/汲極區域（21)被施加至該絕緣層（12)。 5. 如申請專利範圍第1或2項之記憶體單元，其中 _該上電容器電極（10)之上端部分，至少在其表面上， 係由多晶的半導體材料所形成。 6. 如申請專利範圍第1或2項之記憶體單元，其中 -該上電容器電極（10)之上端部分，至少在其表面上， 係由一含金屬的材料所形成。 7. 如申請專利範圍第1或2項之記憶體單元，其中 •一穿隧接觸層（11)係被配置在該接觸區域（71)和該上 電容器電極（10)之上端部分之間。 8·如申請專利範圍第1或2項之記憶體單元，其中 -一絕緣層（6)被配置在該接觸區域（7· 1}和該圍繞的半導 體基材（1)之間。 9.如申請專利範圍第1或2項之記憶體單元，其中 -該下電容器電極係由摻雜該半導體基材（1)來提供。 10·如申請專利範圍第1或2項之記憶體單元，其中 -該選擇電晶體（20)含有該第一源極/汲極層（21)、一通 道層（22)以及一第二源極/汲極層（23); -該層的順序被圍繞，至少在該通道層（22)的部分，藉 由一閘電極層（24)，其具有一實質上橢圓形的周邊結 -2- O:\79\79643-921007.doc 本紙張尺度適用中國國豕標準(CNS) Α4規格(210 X 297公爱) 1223439 A8 B8 C8

構，以及一位在它們之間的閘氧化層（25)。 11·如申請專利範圍第10項之記憶體單元，其中 -該層的順序係以使其實質上且古 八貝貝上具有長方形或橢圓形的 剖面的方式被垂直建構。 12_如申請專利範圍第1〇項之記憶體單元，其中 -其係形成在該半導體基材（1)内並且一絕緣層（2)，已被 沈積在該半導體基材（1)上； -該閘電極層（24)被形成在該絕緣層（2)内。 13·如申請專利範圍第12項之記憶體單元，其中該接觸區 域αι)延伸至該半導體基材（1)和該絕緣層（2)之間的介 面處。 14 _ 一種記憶體單元配置，具有·· -一些記憶體單元，其中每一記憶體單元包含一溝渠電 容器，其中 、 -具有一形成在一半導體基材（1)内之溝渠（5)，在該 溝渠之下半溝渠區域（5Β)中； 田比鄰邊溝渠（5)之一側壁並且在該溝渠内之下電容 器電極；_ • 一儲存介電質（9);及 -一做為上電容器電極（1〇)之導電溝渠填充物被引入 ;以及 -一垂直場效電晶體（2〇)，其被配置於該溝渠電容器 上方’做為選擇電晶體； 其中 O:\79\79643-921007.doc 〇 -- 本紙張尺歧财s ®家A4_(21()

裝 # 六、申請專利範園 ㈣剛自-㈣分嶋上端部分 之周邊的接觸區域（7· 1)連結至該選擇電晶體（2〇)之一 第一源極/汲極區域（21)， •該選擇電晶體（20)含有該第一源極/汲極層（21)、一通 道層（22)以及一第二源極/汲極層（23); -該層的順序被圍繞，至少在該通道層（22)的部分，藉 由一閘電極層（24)，其具有一實質上橢圓形的周邊結 構，以及一位在它們之間的閘氧化層（25)，其中·· -郴接的§己憶體單元之該閘電極層（24)被安置在一起而 使它們的橢圓形周邊結構與另一個的在一部分（24.3) 上重疊，並且該閘電極層（24)在此部分（24·3)上重疊。 15·如申請專利範圍第14項之記憶體單元配置，其中·· - 些5己憶體單元被配置為一矩陣的型式並且可以由字 元線（24.1、24.2)和位元線（15)驅動；及 -該字元線（24.1、24.2)係由沿著兩個直角方向之一配置 的5己憶體早元之閘電極層（24)形成；以及 -δ亥位元線（1 5)橫越過在兩個直角方向之另一個上之該 選擇電晶體（20)並且每一個都電氣連結至其上之該第 二源極/汲極層（2 3)。 16· —種製造包含一溝渠電容器和一配置在該溝渠電容器上 方之垂直場效電晶體（20)之記憶體單元之方法，其含有 如下製程步驟： -施加一絕緣層（2)至一半導體基材（1)， O:\79\79643-92T007.doc - 4 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) 溝渠（5)， 藉由等向It和/或非等向性蝕刻而橫向加寬該基材溝渠 部分（5A)，藉此在一實質上環狀的接觸區域產生 一空間， -施加-絕緣層（6)至該基材溝渠部分（5A)之内側壁， -磊晶地形成一完全填充該基材溝渠部分（5a)之半導體 層⑺， 將该半導體層自該環狀接觸區域（7.1)去除， -將該溝渠（5)加深， -提供一了 t容器電極，其在該下半溝渠區域内毗鄰該 溝渠（5)之一壁，一儲存介電質（9)和一上電容器電極 (10)，其中該溝渠（5)至少被填充至該接觸區域（71)的 下邊緣處， -藉由該接觸區域（7.1)與該上電容器電極（1〇)電氣連結， -磊晶地形成該場效電晶體（2〇)之層的順序在該接觸區 域（7.1)和該上電容器電極（1〇)上方，以及 -形成一閘電極層（24)在該絕緣層（2)内。 1 7 ·如申請專利範圍第16項之方法，其中·· -在與該上電容器電極（1〇)之電氣連結經由該接觸區域 (7_1)完成之後，一絕緣層（12)被形成在該上電容器電 極（10)上，然後 -該場效電晶體（20)之層的順序係磊晶地形成在該接觸 區域（7.1)上直接位於該絕緣層（12)上方處。 1 8 ·如申請專利範圍第16或17項之方法，其中 O:\79\79643-921007.doc -5- 1223439 A8 B8 C8 D8 申請專利範圍 -該間電極層（24)係由蝕刻實質上是橢圓形的溝渠至該 絕緣層（2)内圍繞該場效電晶體（2〇)之該層的順序並以 一導電材料填充這些溝渠。 19 · 一種製造一記憶體單元配置之方法，含有如下製程步 驟： -利用含有如下製程步驟製作記憶體單元之一矩陣； _施加一絕緣層（2)至一半導體基材（1)， -形成一延伸通過該絕緣層（2)以及該基材（丨）的一部分之 溝渠（5)， •藉由等向性和/或非等向性蝕刻而橫向加寬該基材溝渠 部分（5A)，藉此在一實質上環狀的接觸區域（7.1)產生 一空間， -施加一絕緣層（6)至該基材溝渠部分（5A)之内側壁， -磊晶地形成一完全填充該基材溝渠部分（5A)之半導體 層（7)， -將該半導體層（7)自該環狀接觸區域（71)去除， -將該溝渠（5)加深， -提供一下電容器電極，其在該下半溝渠區域内毗鄰該 溝渠（5)之一壁，一儲存介電質（9)和一上電容器電極 (10) ’其中該溝渠（5)至少被填充至該接觸區域（71)的 下邊緣處， -藉由該接觸區域（7.1)與該上電容器電極（1〇)電氣連結， -磊晶地形成該場效電晶體（2〇)之層的順序在該接觸區 域（7.1)和該上電容器電極（1〇)上方，以及

裝 秦 O:\79\79643-921007.doc

1223439 A8 B8 C8 -；-------- D8_ 六、申請專利範園 " --- -形成一閘電極層（24)在該絕緣層（2)内， 在與該上電容器電極（1〇)之電氣連結經由該接觸區域 (7·1)完成之後，一絕緣層（12)被形成在該上電容器電 極（10)上，然後 -忒％效電晶體（20)之層的順序係磊晶地形成在該接觸 區域（7.1)上直接位於該絕緣層（12)上方處， -該閘電極層（24)係由蝕刻實質上是橢圓形的溝渠至該 絕緣層（2)内圍繞該場效電晶體（2〇)之該層的順序並以 一導電材料填充這些溝渠， -在每一個例子中將沿著兩個直角方向之一配置之記憶 體單元之該閘電極層（24)與另一個連結以形成位元線 (24.1、24.2)。 20.如申請專利範圍第19項之方法，其中 -鄰接的記憶體單元之閘電極層（24)被與另一個連結而 使匕們的橢圓形周邊結構與另一個的在一部分（24 3)上 重疊，並且該兩個記憶體單元之該閘電極層（24)在此 部分（24.3)上重疊。 O:\79\79643-921007.doc 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)