DE10246175B4 - Verfahren zur Herstellung eines vergrabenen Streifens durch Diffusion mittels Gasphasendotierung - Google Patents

Verfahren zur Herstellung eines vergrabenen Streifens durch Diffusion mittels Gasphasendotierung Download PDF

Info

Publication number
DE10246175B4
DE10246175B4 DE10246175A DE10246175A DE10246175B4 DE 10246175 B4 DE10246175 B4 DE 10246175B4 DE 10246175 A DE10246175 A DE 10246175A DE 10246175 A DE10246175 A DE 10246175A DE 10246175 B4 DE10246175 B4 DE 10246175B4
Authority
DE
Germany
Prior art keywords
layer
substrate
trench
buried strip
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10246175A
Other languages
English (en)
Other versions
DE10246175A1 (de
Inventor
Chao-his Chu-Pei Chung
Hsiao-Lei Wang
Hung-kwei Long-tang Liao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Publication of DE10246175A1 publication Critical patent/DE10246175A1/de
Application granted granted Critical
Publication of DE10246175B4 publication Critical patent/DE10246175B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts

Abstract

Verfahren zur Herstellung eines vergrabenen Streifens (50), wobei das Verfahren die Schritte aufweist:
Bereitstellen eines Substrats (10) mit einer darauf gebildeten Zwischenoxidschicht (24);
Bilden einer Maskenschicht (26) über der Zwischenoxidschicht (24);
Ätzen der Maskenschicht, der Zwischenoxidschicht und des Substrats, um einen Graben (12, 14) in dem Substrat zu bilden; wobei der Graben eine äußere Seitenwand und einen oberen Bereich aufweist;
Beschichten des oberen Bereichs des Grabens mit einem Rand (20, 22);
Bilden einer Polysiliziumelektrode (16, 18) in dem Graben;
Ätzen der Polysiliziumelektrode (16, 18) und des Randes (20, 22) bis unter die obere Oberfläche des Substrats (10), um eine vertiefte Polysiliziumelektrode (16', 18') und einen vertieften Rand (20', 22') zu bilden, wodurch ein Teil der äußeren Seitenwand (30, 32) des Grabens freigelegt wird;
Einführen von Ionen in das Substrat (10) durch die freigelegte äußere Seitenwand des Grabens durch Gasphasendotierung (34); und...

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft die Herstellung von vergrabenen Streifen bzw. Kontaktbrücken.
  • HINTERGRUND DER ERFINDUNG
  • Mit zunehmender Reduzierung der Halbleiterlänge ist ein flacher Übergang erforderlich, um die Schaltungsfunktion zu gewährleisten. Ein diffundierter vergrabener Streifen dient als ein Pfad für die Verbindung zum aktiven Gebiet (AA) des Grabens. Das konventionelle Verfahren zur Herstellung eines vergrabenen Diffusionsstreifens besteht darin, eine Ionenimplantation unter einem Winkel in Silizium in den vergrabenen Polysilizium(poly)graben auszuführen und anschließend einen Ausheizvorgang zur Aktivierung durchzuführen.
  • US-Patent 6,200,873 von Schrems et al. beschreibt ein Herstellungsverfahren für einen Grabenkondensator mit einem Isolationsrand und einen Prozess für einen vergrabenen Streifen.
  • US-Patent 6,156,606 von Michaelis beschreibt einen Prozess für einen vergrabenen Streifen unter Verwendung der Gasphasendotierung (GPD) während des Dotierens eines Kondensators.
  • US-Patent 6,018,174 von Schrems et al. beschreibt einen Prozess für einen vergrabenen Streifen, wobei das GPD angewendet wird, um Grabenseitenwände zu dotieren.
  • US-Patent 6,211,020 von Tripsas et al. beschreibt einen Plasmadotierprozess, der zur Dotierung von Seitenwänden mit hohem Aspektverhältnis angewendet wird.
  • US-Patent 5,945,704 von Schrems et al. beschreibt einen Grabenkondensator mit einer epitaxial gewachsenen (EPI) vergrabenen Siliziumschicht.
  • In der DE 199 46 719 A1 wird ein Verfahren zur Herstellung eines Grabenkondensators zur Verwendung in einer Halbleiterspeicherzelle offenbart, gemäß dem ein vergrabener Kontakt, der mithilfe eines Dotierstoffes ausgebildet wird, die Grabenfüllung mit dem Source-Gebiet eines Transistors verbindet.
    •
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Daher ist es eine Aufgabe einer oder mehrerer Ausführungsformen der vorliegenden Erfindung, ein verbessertes Verfahren zur Herstellung von Diffusionsbereichen eines vergrabenen Streifens bereit zu stellen.
  • Es hat sich nunmehr gezeigt, dass die obige Aufgabe der vorliegenden Erfindung in der folgenden Weise gelöst werden können. Insbesondere wird ein Substrat mit einer darauf ausgebildeten Zwischenoxidschicht bereit gestellt. Eine Maskenschicht wird über der Zwischenoxidschicht gebildet. Die Maskenschicht, die Zwischenoxidschicht und das Substrat werden geätzt, um einen Graben in dem Substrat zu bilden. Der Graben weist eine äußere Seitenwand und einen oberen Bereich auf. Der obere Bereich des Grabens wird mit einem Rand eingefasst. In dem Graben wird eine Polysiliziumelektrode ausgebildet. Die Polysiliziumelektrode und der Rand werden bis unter die obere Oberfläche des Substrats geätzt, um eine vertiefte Polysiliziumelektrode und einen vertieften Rand zu bilden, so dass ein Teil der äußeren Seitenwand des Grabens freigelegt ist. Ionen werden in das Substrat durch die freigelegte äußere Seitenwand des Grabens mittels Gasphasendotierung eingeführt. Eine SiN-Seitenwandschicht wird über der freigelegten äußeren Seitenwand des Grabens bei einer Temperatur gebildet, die ausreicht, um die eingeführten Ionen weiter in das Substrat diffundieren zu lassen, um den vergrabenen Streifen zu bilden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung wird aus der folgenden Beschreibung deutlicher, wenn diese im Zusammenhang mit den begleitenden Zeichnungen studiert wird, in denen gleiche Bezugszeichen ähnliche oder entsprechende Elemente, Gebiete und Bereiche bezeichnen; es zeigen:
  • 1 bis 9 schematisch eine bevorzugte Ausführungsform der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
    •
  • Anfangsstruktur
  • 1 zeigt zwei Grabenkondensatoren 100, 200, die in einem Substrat 10 ausgebildet sind, das beispielsweise verwendbar ist, um eine DRAM-Speicherzelle herzustellen Das Substrat 10 ist vorzugsweise ein Siliziumsubstrat. Das Substrat 10 ist wie bei der vergrabenen Platte 11 mit n-Typ-Dotierstoffen (N–) leicht dotiert.
  • Das strukturierte Substrat 10 umfasst eine strukturierte Zwischenoxidschicht 24, die darüber ausgebildet ist, und eine strukturierte Siliziumnitrid-(SiN)-Maskenschicht 26, die über der Zwischenoxidschicht 24 gebildet ist. Die Zwischenoxidschicht 24 besitzt vorzugsweise eine Dicke von 4 bis 6 nm und noch bevorzugter von ungefähr 4,5 bis 5,5 nm. Die SiN-Maskenschicht 26 ist vorzugsweise ungefähr 160 bis 220 nm dick und noch bevorzugter etwa 180 bis 200 nm.
  • Jeder Kondensator 200, 100 umfasst einen entsprechenden Graben 12, 14, die durch die SiN-Maskenschicht 26 und die Zwischenoxidschicht 24 in das Substrat 10 geätzt sind. Wie in 1 gezeigt ist, sind der obere Teil der Gräben 12, 14 mit einem entsprechenden Randoxid (Rand) 20, 22 eingefasst bzw. beschichtet und es wird Polysilizium/Kontaktpolysilizium aufgefüllt, um Polysiliziumelektroden 16, 18 zu bilden. Die Polysiliziumelektroden 16, 18 können mit n-Typ-Dotierstoffen (N+) leicht dotiert sein, vorzugsweise mit Arsen (As+). Die N–-vergrabene Platte 11 und die As+-Polysiliziumelektroden 16, 18 dienen als Platten, während das Knotenpunktdielektrikum 15 als das Kondensatordielektrikum für die entsprechenden Kondensatoren 100, 200 dient.
  • Die Ränder weisen vorzugsweise eine Dicke von ungefähr 2 bis 6 nm und noch bevorzugter von ungefähr 2,5 bis 4 nm auf.
  • Das Abtragen der Polysiliziumelektroden 16, 18 bzw. der Ränder 20, 22
  • Wie in 2 gezeigt ist, werden die Polysiliziumelektroden 16, 18 und die Ränder 20, 22 geätzt, um abgetragene bzw. vertiefte Polysiliziumelektroden 16', 18' und vertiefte Ränder 20', 22' zu bilden, um Zugang zu den Seitenwänden 30, 32 des Substrats 10 zu ermöglichen. Die Polysiliziumelektroden 16, 18 werden vorzugsweise bis ungefähr 80 bis 15 nm und noch bevorzugter um ungefähr 10 bis 14 nm unterhalb der oberen Oberfläche des Substrats 10 abgetragen, um vorzugsweise ungefähr 9 bis 15 nm und noch bevorzugter ungefähr 10 bis 13,5 nm der Seitenwände 30, 32 freizulegen. Die Ränder 20, 22 werden vorzugsweise unter Anwendung eines Nass-Prozesses, etwa eines DHF-Nass-Prozesses oder eines BHF-Nass-Prozesses geätzt.
  • Es kann nun die Herstellung der vergrabenen Streifen 50 in den somit freigelegten Substratseitenwänden 30, 32 beginnen. Der Einfachheit halber ist nur der Bereich aus 2 in dem mit „3" markierten Kreis vergrößert und in den nachfolgenden Schritten dargestellt. Anzumerken ist, dass der entsprechende Grabenkondensator 200 entsprechend der folgenden Beschreibung für die Bearbeitung des Grabenkondensators 100 verarbeitet wird.
  • Gasphasendotierung 34
  • Wie in 3 gezeigt ist (ein vergrößerter Teil aus 2, der dann mit "3" bezeichnet ist und den oberen Teil des Grabenkondensators 100 hervorhebt), wird die freigelegte Seitenwand 30 einer Gasphasendotierung (GPD) 34 unterzogen, wodurch vorzugsweise As+-Ionen in die Seitenwand 30 bis zu einer Oberflächenkonzentration von vorzugsweise ungefähr 1 × 1018 bis 1 × 1020 Atome/cm3 und noch bevorzugter bis ungefähr 1 × 1019 bis 1 × 1020 Atome/cm3 eingeführt werden. Die SiN-Maskenschicht 26 schützt die obere Oberfläche des strukturierten Substrats 10 während der GPD 34.
  • Anzumerken ist, dass As+-Ionen ebenso in die Seitenwand 31 des Teils des strukturierten Substrats 10 eingeführt werden, der die Grabenkondensatoren 100, 200 trennt. As+-Ionen werden ebenso in die As+-dotierten Polysiliziumelektroden 16, 18 eingeführt, al lerdings mit einer deutlich geringeren Dosis als jener der anfänglich dotierten Polysiliziumelektroden 16, 18.
  • Die GPD 34 wird unter den folgenden zusätzlichen Bedingungen ausgeführt:
    Druck: vorzugsweise von ungefähr 20 bis 51 kPa;
    Temperatur: vorzugsweise von ungefähr 900 bis 1000°C;
    Widerstand: vorzugsweise von ungefähr 2000 bis 50 Ohm/sq;
    Zeit: vorzugsweise von ungefähr 120 bis 200 Minuten;
    AsH3: vorzugsweise von ungefähr 200 sccm bis 1000 sccm; und
    Dotierstoffgasdruck: vorzugsweise von ungefähr 13 bis 53 kPa.
  • Die relativ hohe Temperatur von ungefähr 900 bis 1000°C bewirkt, dass die As+-Ionen in das Siliziumgitter des Substrats 10 in der Nähe der Seitenwand 30 diffundieren.
  • Herstellung der dünnen SiN-Seitenwandschicht 36 über der freigelegten Seitenwand 30 des Substrats 10
  • Anschließend wird eine dünne Siliziumnitrid-(SiN)-Seitenwandschicht 36 über der freigelegten Seitenwand 30 des Substrats 10 unter den folgenden Bedingungen gebildet:
    Temperatur: vorzugsweise ungefähr 650 bis 750°C und noch bevorzugter bei ungefähr 700°C;
    Gase: Ammoniak (NH3) und Stickstoff (N2);
    Zeit: vorzugsweise ungefähr 10 bis 20 Minuten.
  • Die SiN-Seitenwandschicht 36 besitzt eine Dicke von vorzugsweise ungefähr 0,3 bis 0,8 nm und noch bevorzugter von ungefähr 0,4 bis 0,6 nm.
  • Die zur Herstellung der dünnen SiN-Seitenwandschicht 36 angewendete Temperatur verteilt die As+-Ionen noch mehr in das Si-Gitter und beendet die Herstellung des vergrabenen Streifens 50 (und des vergrabenen Streifens 50' in dem Bereich des struktu rierten Substrats 10, der die Grabenkondensatoren 100, 200 trennt, wie in 4 gezeigt ist).
  • Der Streifen 50 erstreckt sich vorzugsweise 50 bis 150 nm in das Substrat 10 von der Seitenwand 30 her und noch bevorzugter ungefähr 80 bis 120 nm und besitzt einen Widerstand von vorzugsweise ungefähr 2000 bis 50 Ohm/Quadrat.
  • Die dünne SiN-Seitenwandschicht 36 wirkt so, dass eine dünne SiN-Grenzfläche zur Seitenwand 30 gebildet wird, um (mechanische) Spannungen abzuhalten oder zu reduzieren.
  • Abscheiden einer Polysiliziumschicht 40 für den vergrabenen Streifen Wie in 5 gezeigt ist, wird eine Polysiliziumschicht 40 für den vergrabenen Streifen über der Struktur mit eine Dicke von vorzugsweise ungefähr 250 bis 350 nm über der SiN-Maskenschicht 26 und noch bevorzugter von ungefähr 280 bis 320 nm gebildet.
  • 5 bis 8 stellen einen in 4 gezeigten Bereich dar.
  • Einebnung 42 der Polysiliziumschicht 40 für den vergrabenen Streifen
  • Wie in 6 gezeigt ist, wird die Polysiliziumschicht für den vergrabenen Streifen eingeebnet – vorzugsweise durch chemisch-mechanisches Polieren (CMP) 42 – unter Verwendung der SiN-Maskenschicht 26 als ein Polierstopper, um eine Polysiliziumschicht 40' für den vergrabenen Streifen zu bilden.
  • Rückätzung 44 der eingeebneten Polysiliziumschicht 40' für den vergrabenen Streifen
  • Wie in 7 gezeigt ist, wird eine Rückätzung 44 ausgeführt, um die eingeebnete Polysiliziumschicht 40' für den vergrabenen Streifen abzutragen, um eine vertiefte Polysiliziumschicht 40'' für den vergrabenen Streifen zu bilden, die einen Teil eines Bereichs 37 der dünnen SiN-Seitenwandschicht 36 freilegt. Die strukturierte SiN-Maskenschicht 26 schützt das strukturierte Siliziumsubstrat 10 vor der Rückätzung 44.
  • Entfernen der SiN-Maskenschicht 26 und der Zwischenoxidschicht 24
  • Wie in 8 gezeigt ist, werden die SiN-Maskenschicht 26 und die Zwischenoxidschicht 24 mit dem freigelegten Bereich 37 der dünnen SiN-Seitenwandschicht 36 entfernt.
  • Somit ist die Herstellung der vergrabenen Streifen 50 abgeschlossen.
  • Weitere Bearbeitung
  • Wie in 9 gezeigt ist, kann die weitere Arbeit dann fortgesetzt werden. Beispielsweise kann eine flache Grabenisolationsstruktur (STI) 52 über den Kondensatoren 100, 200 gebildet werden, wie dies gezeigt ist.
  • Vorteile der vorliegenden Erfindung
  • Die Vorteile der einen oder mehreren Ausführungsformen der vorliegenden Erfindung sind wie folgt:
    • 1. eine integrierte vergrabene Streifen-(BS)-Diffusionsstruktur und SiN-Grenzfläche;
    • 2. kein Implantationsschaden;
    • 3. einstellbare Oberflächenkonzentration und Diffusionslänge;
    • 4. bessere Diffusionsgleichförmigkeit (insbesondere für die Grabenkomponente); und
    • 5. kommerzielle Anlagen sind verwendbar, beispielsweise von IBM, Infineon und Toshiba Alliance hergestellt.
  • Obwohl spezielle Ausführungsformen der vorliegenden Erfindung beschrieben und dargestellt worden sind, ist es nicht beabsichtigt, die Erfindung, die durch die folgenden Patentansprüche definiert ist, dahingehend einzuschränken.

Claims (30)

  1. Verfahren zur Herstellung eines vergrabenen Streifens (50), wobei das Verfahren die Schritte aufweist: Bereitstellen eines Substrats (10) mit einer darauf gebildeten Zwischenoxidschicht (24); Bilden einer Maskenschicht (26) über der Zwischenoxidschicht (24); Ätzen der Maskenschicht, der Zwischenoxidschicht und des Substrats, um einen Graben (12, 14) in dem Substrat zu bilden; wobei der Graben eine äußere Seitenwand und einen oberen Bereich aufweist; Beschichten des oberen Bereichs des Grabens mit einem Rand (20, 22); Bilden einer Polysiliziumelektrode (16, 18) in dem Graben; Ätzen der Polysiliziumelektrode (16, 18) und des Randes (20, 22) bis unter die obere Oberfläche des Substrats (10), um eine vertiefte Polysiliziumelektrode (16', 18') und einen vertieften Rand (20', 22') zu bilden, wodurch ein Teil der äußeren Seitenwand (30, 32) des Grabens freigelegt wird; Einführen von Ionen in das Substrat (10) durch die freigelegte äußere Seitenwand des Grabens durch Gasphasendotierung (34); und Bilden einer SiN-Seitenwandschicht (36) über der freigelegten äußeren Seitenwand (30) des Grabens bei einer Temperatur, die ausreichend ist, um die eingeführten Ionen weiter in das Substrat einzudiffundieren, um den vergrabenen Streifen zu bilden.
  2. Das Verfahren nach Anspruch 1, das ferner die Schritte umfasst: Bilden einer eingeebneten Polysiliziumschicht (40') für den vergrabenen Streifen (50) über der Struktur nach der Ausbildung des vergrabenen Streifens (50); Ätzen der eingeebneten Polysiliziumschicht (40') für den vergrabenen Streifen (50), um eine vertiefte Polysiliziumschicht (40'') für den vergrabenen Streifen zu bilden, wobei ein oberer Teil (37) der SiN-Seitenwandschicht (36) freigelegt wird; und Entfernen der geätzten Maskenschicht (26) und der geätzten Zwischenoxidschicht (24) und des freigelegten oberen Teils (37) der SiN-Seitenwandschicht (36) von dem Substrat (10).
  3. Das Verfahren nach Anspruch 1, wobei der Rand (20, 22) ungefähr 2 bis 6 nm dick ist.
  4. Das Verfahren nach Anspruch 1, wobei die vertiefte Polysiliziumelektrode (16', 18') bis ungefähr 8 bis 15 nm unter die obere Oberfläche des Substrats (10) vertieft wird.
  5. Das Verfahren nach Anspruch 1, wobei die Ionen in das Substrat (10) durch die freigelegte äußere Seitenwand des Grabens mit einer Oberflächenkonzentration von ungefähr 1 × 1018 bis 1 × 1020 Atome/cm3 eingeführt werden.
  6. Das Verfahren nach Anspruch 1, wobei das Einführen der Ionen durch Gasphasendotierung bei einem Druck von ungefähr 20 bis 51 kPa, einer Temperatur von ungefähr 900 bis 1000°C, für eine Zeitdauer von ungefähr 120 bis 200 Minuten, einem AsH3-Gasdurchfluss von ungefähr 200 bis 1000 sccm und einem Dotiergasdruck von ungefähr 13 bis 53 kPa durchgeführt wird.
  7. Das Verfahren nach Anspruch 1, wobei sich der vergrabene Streifen (50) um ungefähr 50 bis 150 nm in das Substrat (10) hinein erstreckt.
  8. Das Verfahren nach Anspruch 1, wobei die SiN-Seitenwandschicht (36) mit einer Dicke von ungefähr 0,3 bis 0,8 nm gebildet wird.
  9. Das Verfahren nach Anspruch 1, wobei die SiN-Seitenwandschicht (36) unter Verwendung von Ammoniak und Stickstoff bei einer Temperatur von ungefähr 650 bis 750°C für eine Zeitdauer von ungefähr 10 bis 20 Minuten gebildet wird.
  10. Das Verfahren nach Anspruch 1, wobei die eingeebnete Polysiliziumschicht (40) für den vergrabenen Streifen (50) unter Anwendung eines chemisch-mechanischen Polierprozesses eingeebnet wird.
  11. Das Verfahren nach Anspruch 1, wobei die Ionen As+-Ionen sind.
  12. Verfahren nach Anspruch 11, wobei die As+-Ionen in das Substrat (10) durch die freigelegte äußere Seitenwand des Grabens durch Gasphasendotierung mit einer Oberflächenkonzentration von ungefähr 1 × 1018 bis 1 × 1020 Atome/cm3 eingebracht werden; und der vergrabenen Streifen (50) mit einem Widerstand von ungefähr 2000 bis 50 Ohm/Quadrat gebildet wird.
  13. Das Verfahren nach Anspruch 12, das ferner die Schritte umfasst: Bilden einer eingeebneten Polysiliziumschicht (40') für den vergrabenen Streifen (50) über der Struktur nach der Ausbildung des vergrabenen Streifens; Ätzen der eingeebneten Polysiliziumschicht (40') für den vergrabenen Streifen (50), um eine vertiefte Polysiliziumschicht (40'') für den vergrabenen Streifen (50) zu bilden, wobei ein oberer Teil der SiN-Seitenwandschicht (36) freigelegt wird; und Entfernen der geätzten Maskenschicht (26) und der geätzten Zwischenoxidschicht (24) und des freigelegten oberen Teils der SiN-Seitenwandschicht (36) von dem Substrat.
  14. Das Verfahren nach Anspruch 12, wobei der Rand (20, 22) ungefähr 2 bis 6 nm dick ist.
  15. Das Verfahren nach Anspruch 12, wobei die vertiefte Polysiliziumelektrode (16', 18') von ungefähr 8 bis 15 nm unter die obere Oberfläche des Substrats (10) vertieft wird.
  16. Das Verfahren nach Anspruch 12, wobei die Implantation von As+-Ionen durch Gasphasendotierung bei einem Druck von ungefähr 20 bis 51 kPa, einer Temperatur von ungefähr 900 bis 1000°C, für eine Zeitdauer von ungefähr 120 bis 200 Minuten, einem AsH3-Gasdurchfluss von ungefähr 200 bis 1000 sccm und einem Dotiergasdruck von ungefähr 13 bis 53 kPa ausgeführt wird
  17. Das Verfahren nach Anspruch 12, wobei sich der vergrabene Streifen (50) von ungefähr 50 bis 150 nm in das Substrat (10) hinein erstreckt.
  18. Das Verfahren nach Anspruch 12, wobei die SiN-Seitenwandschicht (36) mit einer Dicke von ungefähr 0,3 bis 0,8 nm gebildet wird.
  19. Das Verfahren nach Anspruch 12, wobei die SiN-Seitenwandschicht (36) unter Verwendung von Ammoniak und Stickstoff bei einer Temperatur von ungefähr 650 bis 750°C für eine Zeitdauer von ungefähr 10 bis 20 Minuten gebildet wird.
  20. Das Verfahren nach Anspruch 12, wobei die eingeebnete Polysiliziumschicht (40') für den vergrabenen Streifen (50) unter Anwendung eines chemisch-mechanischen Poliervorganges eingeebnet wird.
  21. Verfahren nach Anspruch 11, mit den weiteren Verfahrensschritten Bilden einer eingeebneten Polysiliziumschicht (40') für den vergrabenen Streifen (50) über der Struktur; Ätzen der eingeebneten Polysiliziumschicht (40') für den vergrabenen Streifen (50), um eine vertiefte Polysiliziumschicht (40'') für den vergrabenen Streifen zu bilden, wodurch ein oberer Teil (37) der SiN-Seitenwandschicht (36) freigelegt wird; und Entfernen der geätzten Maskenschicht (26) und der geätzten Zwischenoxidschicht (24) von dem Substrat (10).
  22. Das Verfahren nach Anspruch 21, wobei die Zwischenoxidschicht (24) eine Dicke von ungefähr 4 bis 6 nm und die Maskenschicht eine Dicke von ungefähr 160 bis 220 nm aufweist.
  23. Das Verfahren nach Anspruch 21, wobei der Rand (20, 22) ungefähr 2 bis 6 nm dick ist.
  24. Das Verfahren nach Anspruch 21, wobei die vertiefte Polysiliziumelektrode (16', 18') bis ungefähr 8 bis 15 nm unter die obere Oberfläche des Substrats (10) abgetragen wird.
  25. Das Verfahren nach Anspruch 21, wobei die As+-Ionen in das Substrat (10) durch die freigelegte äußere Seitenwand des Grabens (12, 14) mit einer Oberflächenkonzentration von ungefähr 1 × 1018 bis 1 × 1020 Atome/cm3 eingeführt werden.
  26. Das Verfahren nach Anspruch 21, wobei das Einführen von As+-Ionen mittels Gasphasendotierung ausgeführt wird bei einem Druck von ungefähr 20 bis 51 kPa, einer Temperatur von ungefähr 900 bis 1000°C, für eine Zeitdauer von ungefähr 120 bis 200 Minuten, einem AsH3-Gasdurchfluss von ungefähr 200 bis 1000 sccm; und einem Dotiergasdruck von ungefähr 13 bis 53 kPa.
  27. Das Verfahren nach Anspruch 21, wobei sich der vergrabene Streifen (50) bis zu ungefähr 50 bis 150 nm in das Substrat (10) hinein erstreckt.
  28. Das Verfahren nach Anspruch 21, wobei die SiN-Seitenwandschicht (36) mit einer Dicke von ungefähr 0,3 bis 0,8 nm gebildet wird.
  29. Das Verfahren nach Anspruch 21, wobei die SiN-Seitenwandschicht (36) unter Verwendung von Ammoniak und Stickstoff bei einer Temperatur von ungefähr 650 bis 750°C für eine Zeitdauer von bis zu 20 Minuten gebildet wird.
  30. Das Verfahren nach Anspruch 21, wobei die eingeebnete Polysiliziumschicht (40') für den vergrabenen Streifen (50) unter Anwendung eines chemisch-mechanischen Poliervorgangs eingeebnet wird.
DE10246175A 2001-10-03 2002-10-02 Verfahren zur Herstellung eines vergrabenen Streifens durch Diffusion mittels Gasphasendotierung Expired - Lifetime DE10246175B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW90124373 2001-10-03
TW090124373A TW501206B (en) 2001-10-03 2001-10-03 Manufacturing method of buried strap diffusion area

Publications (2)

Publication Number Publication Date
DE10246175A1 DE10246175A1 (de) 2003-06-26
DE10246175B4 true DE10246175B4 (de) 2006-08-10

Family

ID=21679420

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10246175A Expired - Lifetime DE10246175B4 (de) 2001-10-03 2002-10-02 Verfahren zur Herstellung eines vergrabenen Streifens durch Diffusion mittels Gasphasendotierung

Country Status (3)

Country Link
US (1) US6734106B2 (de)
DE (1) DE10246175B4 (de)
TW (1) TW501206B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251189B2 (en) 2009-02-09 2022-02-15 Longitude Flash Memory Solutions Ltd. Gate fringing effect based channel formation for semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605504B1 (en) * 2002-06-28 2003-08-12 Infineon Technologies Ag Method of manufacturing circuit with buried strap including a liner
DE10245534B4 (de) * 2002-09-30 2005-12-22 Infineon Technologies Ag Teststruktur zum Bestimmen eines Bereiches einer Deep-Trench-Ausdiffusion in einem Speicherzellenfeld
TW578237B (en) * 2003-02-25 2004-03-01 Mosel Vitelic Inc Process for preventing formation of voids in a trench structure
US20050164469A1 (en) * 2004-01-28 2005-07-28 Infineon Technologies North America Corp. Method for N+ doping of amorphous silicon and polysilicon electrodes in deep trenches
US7015091B1 (en) * 2004-11-18 2006-03-21 Promos Technologies, Inc. Integration of silicon carbide into DRAM cell to improve retention characteristics

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5947704A (en) * 1997-09-30 1999-09-07 Hsieh; Hsin-Mao Fan assembly
US6018174A (en) * 1998-04-06 2000-01-25 Siemens Aktiengesellschaft Bottle-shaped trench capacitor with epi buried layer
US6156606A (en) * 1998-11-17 2000-12-05 Siemens Aktiengesellschaft Method of forming a trench capacitor using a rutile dielectric material
US6200873B1 (en) * 1998-09-17 2001-03-13 Siemens Aktiengesellschaft Production method for a trench capacitor with an insulation collar
US6211020B1 (en) * 1998-10-22 2001-04-03 Advanced Micro Devices, Inc. Process for fabricating a common source region in memory devices
DE19946719A1 (de) * 1999-09-29 2001-04-19 Infineon Technologies Ag Grabenkondensator und Verfahren zu seiner Herstellung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945704A (en) * 1998-04-06 1999-08-31 Siemens Aktiengesellschaft Trench capacitor with epi buried layer
US6074954A (en) * 1998-08-31 2000-06-13 Applied Materials, Inc Process for control of the shape of the etch front in the etching of polysilicon
JP4021593B2 (ja) * 1998-09-25 2007-12-12 株式会社東芝 半導体装置およびその製造方法
US6184091B1 (en) * 1999-02-01 2001-02-06 Infineon Technologies North America Corp. Formation of controlled trench top isolation layers for vertical transistors
US6150212A (en) * 1999-07-22 2000-11-21 International Business Machines Corporation Shallow trench isolation method utilizing combination of spacer and fill
TW426931B (en) * 1999-07-29 2001-03-21 Mosel Vitelic Inc Manufacturing method and structure of trench type capacitor having a cylindrical conductive plate
US6653678B2 (en) * 2001-07-13 2003-11-25 International Business Machines Corporation Reduction of polysilicon stress in trench capacitors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5947704A (en) * 1997-09-30 1999-09-07 Hsieh; Hsin-Mao Fan assembly
US6018174A (en) * 1998-04-06 2000-01-25 Siemens Aktiengesellschaft Bottle-shaped trench capacitor with epi buried layer
US6200873B1 (en) * 1998-09-17 2001-03-13 Siemens Aktiengesellschaft Production method for a trench capacitor with an insulation collar
US6211020B1 (en) * 1998-10-22 2001-04-03 Advanced Micro Devices, Inc. Process for fabricating a common source region in memory devices
US6156606A (en) * 1998-11-17 2000-12-05 Siemens Aktiengesellschaft Method of forming a trench capacitor using a rutile dielectric material
DE19946719A1 (de) * 1999-09-29 2001-04-19 Infineon Technologies Ag Grabenkondensator und Verfahren zu seiner Herstellung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251189B2 (en) 2009-02-09 2022-02-15 Longitude Flash Memory Solutions Ltd. Gate fringing effect based channel formation for semiconductor device
US11950412B2 (en) 2009-02-09 2024-04-02 Longitude Flash Memory Solutions Ltd. Gate fringing effect based channel formation for semiconductor device

Also Published As

Publication number Publication date
US20030064598A1 (en) 2003-04-03
US6734106B2 (en) 2004-05-11
TW501206B (en) 2002-09-01
DE10246175A1 (de) 2003-06-26

Similar Documents

Publication Publication Date Title
DE102017117984B4 (de) Herstellung von dotierten bereichen in halbleiter-streifen und mit diesem verfahren hergestellte vorrichtung
DE102017117795B4 (de) Fets und verfahren zu deren herstellung
EP0968527B1 (de) Verfahren zur herstellung eines vertikalen mos-transistors
DE102017124145B4 (de) Verfahren zur Ausbildung von Source-/Drain-Epitaxiegebieten von FinFETs
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
DE102017111545A1 (de) Implantationen zur herstellung von source-/drain-bereichen für verschiedene transistoren
DE102016118956B4 (de) Verfahren und vorrichtung zur zweistufigen dummy-gate-bildung
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005020410A1 (de) Transistorstruktur und zugehöriges Herstellungsverfahren
DE10116529B4 (de) Verfahren zur Herstellung von Kondensatoren mit tiefen Gräben für Drams mit verringerter Facettierung an der Substratkante, und zur Bereitstellung einer gleichförmigeren Anschlussflächenschicht aus SI3N4 über das Substrat
DE102012108478A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE10226883A1 (de) Ätzselektivitätsinversion zum Ätzen entlang Kristallrichtungen in Silizium
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102019117322A1 (de) Silizium-mischschicht zur blockierung von diffusion
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE102019116370A1 (de) Negativ geneigte isolationsstrukturen
DE10239044B4 (de) Prozessfluss für Opferkragen
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE10328594B4 (de) Halbleiterbauelement mit einer vergrabenen Brücke und Verfahren zur Herstellung eines Halbleiterbauelements mit einer vergrabenen Brücke
DE10352068B4 (de) Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität
DE102015120510A1 (de) Verfahren zum Herstellen von Superjunction-Halbleitervorrichtungen mit einer Superstruktur in Ausrichtung mit einer Grundlage
DE10246175B4 (de) Verfahren zur Herstellung eines vergrabenen Streifens durch Diffusion mittels Gasphasendotierung
WO2005109495A1 (de) Verfahren zur herstellung einer halbleiter-schaltungsanordnung
DE102012222786B4 (de) Verfahren zur fertigung einer halbleitervorrichtung
DE102018105741B3 (de) Verfahren zum erzeugen komplementär dotierter halbleitergebiete in einem halbleiterkörper und halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right