TW501206B - Manufacturing method of buried strap diffusion area - Google Patents
Manufacturing method of buried strap diffusion area Download PDFInfo
- Publication number
- TW501206B TW501206B TW090124373A TW90124373A TW501206B TW 501206 B TW501206 B TW 501206B TW 090124373 A TW090124373 A TW 090124373A TW 90124373 A TW90124373 A TW 90124373A TW 501206 B TW501206 B TW 501206B
- Authority
- TW
- Taiwan
- Prior art keywords
- manufacturing
- patent application
- substrate
- item
- scope
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 71
- 239000003990 capacitor Substances 0.000 claims abstract description 66
- 230000008569 process Effects 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000004888 barrier function Effects 0.000 claims abstract description 30
- 239000012808 vapor phase Substances 0.000 claims abstract description 7
- 239000012071 phase Substances 0.000 claims description 20
- 239000007789 gas Substances 0.000 claims description 19
- 238000005496 tempering Methods 0.000 claims description 16
- 230000015654 memory Effects 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 230000002079 cooperative effect Effects 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 claims description 4
- 229910000070 arsenic hydride Inorganic materials 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 2
- 239000000203 mixture Substances 0.000 claims 2
- 238000000137 annealing Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Description
501206 A7 五 經濟部智慧財產局員工消費合作社印製 7846twf. doc/006 發明說明（I ) '^^ 本發明是有關於一種半導體元件的製造方法，且特 是有關於—種動態隨機存取記憶體（Dynannc Rand_ Aeeess Memory，DRAM)中，用以將溝渠式電容器與T 場效電晶體（Transfer Fleld Effect Transist〇r，TFET)電丨$^ 接之埋入式帶狀(Buned Strap，BS)擴散區的製造方法。k 動態隨機存取記憶體係利用基底上大量的電容器之帶 電荷及不帶電荷來儲存二進位資料。一個電容器代表一= 憶位元，對於其儲存之二進位資料「0」或「1」分別代表 電容器「帶電荷」或「不帶電荷」的狀態。藉由轉移場效 電晶體’ dram中讀/寫的動作可被完成，其中轉移場效 電晶體之源極係與位元線(Bite Line，BL)連接，其汲極係 與電容器連接，而其閘極係與字元線(Word Line，WL)連 接。經由轉移場效電晶體，由此位元線通入一電壓使電容 器帶電荷’且轉移場效電晶體以字元線有選擇性之控制其 成主動或被動，如此就完成寫入之動作。 第1圖所示，其繪示爲動態隨機存取記憶體之一記憶 胞結構之剖面示意圖。 請參照第1圖，動態隨機存取記憶體之一記憶胞單元 包括一電晶體120與一電容器122。其中電晶體120之源 極114係與位元線（未繪示）連接，汲極116係與電容器122 連接，閘極112係與字元線（未繪示）連接。而電容器I22 與電晶體120之汲極116之間係藉由一埋入式帶狀擴散區 110而電性連接。 第1圖中之電容器122係爲一溝渠式電容器，其包括 本紙張尺度適用中國國家標準（CNS)/\4規格（2Κ)χ 297公釐) f請先閱讀背面之注意事項再填寫本頁) 501206 7 84 6twf·doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（t) 一摻雜區1〇2(其係作爲電容器之儲存電極）、一電容介電 層101、導電層105、1〇6、1〇8(其係作爲電容器之上電極） 以及一領氧化層（Collar 〇xide)104。 其中，形成此溝渠式電容器的方法，係首先在基底i〇〇 中形成一深溝渠（未繪示），接著，於深溝渠底部形成摻雜 區102，以作爲深溝渠電容器之儲存電極。之後，於深溝 渠底部之側壁形成一共形電容介電層101。並且在深溝渠 之底部塡入一導電層105。然後，在深溝渠頂部側壁形成 一領氧化層104，並且在深溝渠之頂部塡入一導電層1〇6。 接著，在形成導電層108之前，先在深溝渠頂部之一 側邊的基底1〇〇中形成一埋入式帶狀擴散區110，其中習 知形成埋入式帶狀擴散區110之方法將於第2A圖至第2C 圖中說明。之後，才於深溝渠中之導電層106上形成一導 電層108。由於導電層108係與導電層106電性連接，且 導電層108又與埋入式帶狀爐散區11〇電性連接。如此一 來，藉由埋入式帶狀擴散區110便可使電容器122與後續 所形成之電晶體120之汲極Π6電性連接。 第2A圖至第2C圖所示，其繪示爲習知一種埋入式 帶狀擴散區的製造方法。 請參照第2A圖，習知形成埋入式帶狀擴散區的方法， 係首先利用一傾斜離子植入步驟200以在溝渠式電容器 122頂部之一側邊的基底100中形成一摻雜區202。其中 基底100上未形成有溝渠式電容器122之上方係覆蓋有一 罩幕層210，如此，離子僅會植入在未覆蓋有罩幕層210 4 本紙張尺度適用中國國家標準（CNS)AI规格（2丨〇 X 297公f ) ----------------------------^ (請先閱讀背面之注意事項再填寫本頁) 501206 7 84 6twf. doc/006 A7 B7 五、發明說明（》） 之基底100表面。 <請先閱讀背面之注意事項再填寫本頁) 接著，請參照第2B圖，在罩幕層210與溝渠式電容 器122之表面形成一氮化矽材質之共形阻障層204，覆蓋 住摻雜區202之表面，而在形成此氮化矽材質之共形阻障 層204之前更包括進行一預淸洗之步驟。 之後，請參照第2C圖，在溝渠式電容器122之頂部 塡入一導電層108，並且進行一回火製程，以使摻雜區202 形成一埋入式帶狀擴散區110。之後，再將基底1〇〇上之 共形阻障層204與罩幕層210去除。 在第2B圖中，由於在摻雜區202與導電層108之間 形成有一氮化矽材質之共形阻障層204，因此後續在進行 回火製程時，可避免於摻雜區202與導電層108之間因高 ，溫使晶格產生差排缺陷。 經濟部智慧財產局員工消費合作社印製 習知形成埋入式帶狀擴散區之方法，係利用一傾斜離 子植入步驟以先形成摻雜區之後再進行回火製程以形成埋 入式帶狀擴散區·，然而，此離子植入步驟容易對基底之表 面有所損害。此外，習知以離子植入步驟以先形成摻雜區 之後，再於摻雜區表面覆蓋一氮化矽材質之阻障層，由於 此二步驟係在不同的機台中進行，且此二步驟皆在高溫中 進行，因此在等待升溫與降溫的過程中將會耗費許多的時 間。再者，以習知之方法較難控制所形成的摻雜區之濃度 分佈（Doping Profile)。 因此，本發明的目的就是在提供一種埋入式帶狀擴散 區的製造方法，以改善習知利用離子植入步驟時所會產生 本紙張尺度適用中國國家標準（CNSM1規恪（2丨〇χ 297公釐） 501206 7846twf.doc/006 八7 B7 五、 經濟部智慧財產局員工消費合作社印製 發明說明（+) 的缺點。 本發明的另一目的是提供一種埋入式帶狀擴散區的製 造方法，以減少製程所需之時間。 本發明提出一種埋入式帶狀擴散區的製造方法，其係 首先提供一基底，其中基底中已形成有一溝渠式電容器， 且在未形成有此溝渠式電容器之基底上方係覆蓋有一罩幕 層，其中此溝渠式電容器頂部之兩側邊係暴露出部分基 底。接著，利用一氣相摻雜（Gas Phase Doping，GPD)製程 以在溝渠式電容器頂部之一側邊的基底中形成一摻雜區。 之後，在罩幕層與溝渠式電容器之表面形成一共形阻障 層，覆蓋住摻雜區之表面，並且在溝渠式電容器之頂部塡 入一導電層。接著進行一回火製程，以使摻雜區形成一埋 入式帶狀擴散區之後，再將基底上方之共形阻障層與罩幕 層去除。 本發明提出一種動態隨機存取記憶體的製造方法，其 係首先提供一基底，其中基底中已形成有一溝渠式電容 器，且在未形成有此溝渠式電容器之基底上方係覆蓋有一 罩幕層，其中此溝渠式電容器頂部之兩側邊係暴露出部分 基底。接著，利用一氣相摻雜製程以在溝渠式電容器頂部 之一側邊的基底中形成一摻雜區。之後，在罩幕層與溝渠 式電容器之表面形成一共形阻障層，覆蓋住摻雜區之表 面，並且在溝渠式電容器之頂部塡入--導電層。然後，進 行一回火製程，以使摻雜區形成一埋入式帶狀擴散區之 後，再將基底上方之共形阻障勝與罩幕層去除。接箸’在 (請先閱讀背面之注咅？事項再填寫本頁) · I — I---訂----—丨 —-轉- 本紙張尺度適用中國國家標準（CNS)A丨规格（210 X 297公楚） 經濟部智慧財產局員工消費合作社印製 501206 7 8 4 6twf. doc/0 0 6 _B7___ 五、發明說明（f ) 基底上形成一閘極，並且在閘極兩側之基底中分別形成一 源極與-汲極，其中汲極係與埋入式帶狀擴散區連接。 本發明利用氣相摻雜製程以形成摻雜區，可避免習知 利用離子植入步驟，容易對基底表面造成傷害。 本發明之氣相摻雜製程與形成阻障層之步驟係在相同 -機台中進行，因此，可減少許多製程時間。 本發明利用氣相摻雜製程在進行回火製程以形成埋入 式帶狀擴散區，對於調整離子摻雜之濃度與深度較習知方 法容易。 本發明利用氣相摻雜製程後再進行回火製程而形成的 埋入式帶狀擴散區之均勻度，較習知以離子植入製程後再 進行回火製程而形成的埋入式帶狀擴散區之均勻度佳。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 圖式之簡單說明： 第1圖爲動態隨機存取記憶體之一記憶胞結構之剖面 示意圖； 第2A圖至第2C圖爲習知一種埋入式帶狀擴散區的 製造流程剖面示意圖；以及 第3A圖至第3C圖爲依照本發明一較佳實施例之一 種埋入式帶狀擴散區之製造流程剖面示意圖。 圖式之標示說明： 100 :基底 7 ‘ 本紙張尺度適用中國國家標準（CNS)A41見格（2ίοX 297公坌) ---I----------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 501206 7 84 6twf·doc/006 _B7_ 五、發明說明（ζ ) 101 :電容介電層 102 :摻雜區 104 :領氧化層 105、106 :導電層 108 :多晶矽層 110 :埋入式帶狀擴散區 112 :闊極 114 :源極 116 :汲極 ' 120 :電晶體 122 :電容器 2 0 0 :離子植入步驟 202 :摻雜區 204、304 :共形阻障層 300 :氣相摻雜製程 實施例 第1圖所示，其繪示爲動態隨機存取記憶體之一記憶 胞結構之剖面示意圖；第3A圖至第3C圖所示，其繪示 爲依照本發明一較佳實施例之一種埋入式帶狀擴散區之製 造流程剖面示意圖。 請參照第1圖，動態隨機存取記憶體之一記憶胞單元 包括一電容器122與一電晶體120。其中電容器122與電 晶體120之間係藉由一埋入式帶狀擴散區110以電性連 接。電晶體120之閘極120係與字元線連接，電晶體120 --------------------訂-丨 --------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A丨规烙（2】〇χ 297公f ) 501206 經濟部智慧財產局員工消費合作社印製 7 84 6twf·doc/0 06 五、發明說明（^ ) 之源極114係與位元線連接，而電晶體120之汲極116係 與埋入式帶狀擴散區110連接。 請參照第3A圖，本實施例之形成第1圖中之埋入式 帶狀擴散區110的方法，係首先提供--基底1〇〇，其中基 底100中已形成有一溝渠式電容器122，在未形成有溝渠 式電容器122之基底100上方係覆蓋有一罩幕層310，且 此溝渠式電容器122頂部之兩側邊係暴露出部分基底 100 〇 接著，進行一氣相摻雜製程300，以在溝渠式電容器 122頂部之一側邊的基底100中形成一摻雜區302，摻雜 區302中所摻雜的離子例如爲砷離子。由於基底100上方 覆蓋有一罩幕層310，因此氣相摻雜製程300之離子僅會 摻雜在未覆蓋有罩幕層310之基底100表面。 其中，氣相摻雜製程300例如爲通入200 seem至1000 seem之氫化砷/氫氣（AsH3/H2MM合氣體，並且在溫度攝氏 900度至攝氏1000度中進行120分鐘至200分鐘，其壓力 値例如爲350 torr至400 torr，較佳的是380 torr。而摻雜 區302所摻雜之離子濃度例如爲lx l〇i9atom/cm3至lx 102Q atom/cm3 〇 之後，請參照第3B圖，在罩幕層310與溝渠式電容 器122之表面形成一共形阻障層304，覆蓋住摻雜區302 之表面，其中共形阻障層304之材質例如爲氮化矽，其厚 度例如爲5埃至10埃，較佳的是7埃。且形成共形阻障 層304之溫度例如爲攝氏650至攝氏750度，較佳的是攝 —----------—----丨訂---------線 i^w. <請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNSM】规恪（2丨〇x 297公f ) 501206 7846twf.doc/006 五、發明說明（） (請先閱讀背面之注意事項再填寫本頁) 氏700度。形成共形阻障層304之目的是爲了使後續在進 行回火製程時，避免在摻雜區302與電容器122之間因高 溫使晶格產生差排缺陷。 本發明以氣相摻雜製程形成摻雜區302後，再形成共 形阻障層304。由於氣相摻雜製程與形成共形阻障層304 均在爐管中進行，此兩步驟可在相同的一機台中進行，且 此兩步驟皆在高溫下進行。因此，本發明可省去許多等待 升溫與降溫的時間，而減少製程的時間。 然後，請參照第3C圖，在溝渠式電容器122之頂部 塡入一導電層108，其中導電層108之材質例如爲摻雜多 晶矽。之後，進行一回火製程，以使摻雜區302形成一埋 入式帶狀擴散區110，其中埋入式帶狀擴散區110之接面 深度（Junction Depth)例如爲500埃至2500埃。然後，再 將基底100上方之共形阻障層304與罩幕層310去除，並 且在基底100上形成電晶體之閘極與源極/汲極（未繪示）， 其中電晶體之汲極係與埋入式帶狀擴散區110連接，如此 一來，便可使電晶體之汲極與溝渠式電容器122電性連接。 經濟部智慧財產局員工消費合作社印製 由於導電層108與導電層106電性連接，且導電層108 又與埋入式帶狀擴散區110電性連接，因此溝渠式電容器 122將可藉由埋入式帶狀擴散區110而與後續所形成之電 晶體之汲極電性連接。再者，由於有阻障層304形成於摻 雜區302與導電層108之間，因此當後續進行回火製程時， 可避免在摻雜區302與導電層108之間因高溫使晶格產生 差排缺陷。 10 fmm (cns)a i(210χ 297 ^ t) 501206 7 846twf .doc/006 /Λ/ _B7_ 五、發明說明（1 ) 綜合以上所述，本發明具有下列優點： 1. 本發明利用氣相摻雜製程以形成摻雜區，可避免習 知利用離子植入步驟，容易對基底表面造成傷害。 2. 本發明之氣相摻雜製程與形成阻障層之步驟係在相 同一機台中進行，因此，可減少許多製程時間。 3. 本發明利用氣相摻雜製程在進行回火製程以形成埋 入式帶狀擴散區，對於調整離子摻雜之濃度與深度較習知 方法容易。 4. 本發明利用氣相摻雜製程後再進行回火製程而形成 的埋入式帶狀擴散區之均勻度，較習知以離子植入製程後 再進行回火製程而形成的埋入式帶狀擴散區之均勻度佳。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作些許之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 ------------i丨丨丨丨丨丨訂·丨丨丨丨！ 線^^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印i 本紙張尺度適用中國國家標準（CNS)A!规格（2丨公f )
Claims (1)
- 501206 7 84 6twf. doc/0 06 A8 B8 C8 D8 ^__ 經濟部智慧財產局員工消費合作社印製 申請專利範圍 1. -·種埋入式帶狀（Buried Strap)擴散區的製造方法， 包括下列步驟： 提供一基底，該基底中已形成有一溝渠式電容器，且 在未形成有該溝渠式電容器之該基底上方係覆蓋有一罩幕 層，其中該溝渠式電容器之頂部二側邊係暴露出部分該基 底； 利用一氣相摻雜製程以在該溝渠式電容器頂部之其中 一側邊的該基底中形成一摻雜區； 在該罩幕層與該溝渠式電容器之表面形成一共形阻障 層，覆蓋住該摻雜區之表面； 在該溝渠式電容器之頂部塡入一導電層； • 進行一回火製程，.以使該摻雜區形成一埋入式帶狀擴 散區；以及 去除該基底上之該共形阻障層與該罩幕層。 2. 如申請專利範圍第1項所述之埋入式帶狀擴散區的 製造方法，其中該氣相摻雜製程係通入流速爲200 seem 至1000 seem的氫化砷/氫氣（AsH3/H2)混合氣體。 3. 如申請專利範圍第2項所述之埋入式帶狀擴散區的 製造方法，其中該氣相摻雜製程之溫度係爲攝氏900度至 攝氏1〇〇〇度。 4. 如申請專利範圍第2項所述之埋入式帶狀擴散區的 製造方法，其中該氣相摻雜製程之壓力係爲350 toir至400 torr 〇 5. 如申請專利範圍第2項所述之埋入式帶狀擴散區的 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 先 閱 讀 背 意 填 寫 本 頁 I I 1 [ 篇 訂 501206 A8 B8 7846twf.doc/006 g8 六、申請專利範圍 製造方法，其中該氣相摻雜製程之時間爲120分鐘至200 分鐘。 (請先閱讀背面之注意事項再填寫本頁) 6. 如申請專利範圍第1項所述之埋入式帶狀擴散區的 製造方法，其中該摻雜區之濃度係爲lx l〇19atom/cm3至1 X ΙΟ20 atom/cm3 〇 7. 如申請專利範圍第6項所述之埋入式帶狀擴散區的 製造方法，其中該埋入式帶狀擴散區之接面深度爲500埃 至2500埃。 8. 如申請專利範圍第1項所述之埋入式帶狀擴散區的 製造方法，其中該共形阻障層之材質包括氮化矽。 9. 如申請專利範圍第8項所述之埋入式帶狀擴散區的 製造方法，其中形成該共形阻障層之溫度係爲攝氏650度 至攝氏750度。 10. 如申請專利範圍第1項所述之埋入式帶狀擴散區 的製造方法，其中該導電層之材質包括摻雜多晶矽。 11. 一種動態隨機存取記憶體的製造方法，包括下列 步驟： 經濟部智慧財產局員工消費合作社印製 提供一基底，該基底中已形成有一溝渠式電容器，且 在未形成有該溝渠式電容器之該基底上方係覆蓋有一罩幕 層，其中該溝渠式電容器之頂部二側邊係暴露出部分該基 底； 利用一氣相摻雜製程在該溝渠式電容器頂部之其中一 側邊的該基底中形成一摻雜區； 在該罩幕層與該溝渠式電容器之表面形成一共形阻障 13 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 501206 A8 B8 7846twf.doc/QQ6_g|_ 六、申請專利範圍 層，覆蓋住該摻雜區之表面； 在該溝渠式電容器之頂部塡入一導電層； 進行一回火製程，以使該摻雜區形成一埋入式帶狀擴 散區； 去除該基底上之該共形阻障層與該罩幕層； 在該基底上形成一閘極；以及 在該閘極兩側之該基底中分別形成一源極與一汲極， 其中該汲極係與該埋入式帶狀擴散區電性連接。 12. 如申請專利範圍第11項所述之動態隨機存取記 憶體的製造方法，其中該氣相摻雜製程係通入流速爲200 seem至1000 seem的氫化砷/氫氣（AsH3/H2)混合氣體。 13. 如申請專利範圍第12項所述之動態隨機存取記 憶體的製造方法，其中該氣相摻雜製程之溫度係爲攝氏900 度至攝氏1〇〇〇度。 14. 如申請專利範圍第12項所述之動態隨機存取記 憶體的製造方法，其中該氣相摻雜製程之壓力係爲350 ton* 至 400 torr 〇 15. 如申請專利範圍第12項所述之動態隨機存取記 憶體的製造方法，其中該氣相摻雜製程之時間爲120分鐘 至200分鐘。 16. 如申請專利範圍第項所述之動態隨機存取記 憶體的製造方法，其中該摻雜區之濃度係爲〗X〗〇19 atom/cm3 至 lx 1 O20 atom/cm3 〇 17. 如申請專利範圍第16項所述之動態隨機存取記 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） % (請先閱讀背面之注意事項再填寫本頁) 訂----- !線· 經濟部智慧財產局員工消費合作社印製 501206 A8 B8 7846twf.doc/006__ t、申請專利範圍 憶體的製造方法，其中該埋入式帶狀擴散區之接面深度爲 500埃至2500埃。 18. 如申請專利範圍第11項所述之動態隨機存取記 憶體的製造方法，其中該共形阻障層之材質包括氮化矽。 19. 如申請專利範圍第18項所述之動態隨機存取記 憶體的製造方法，其中形成該共形阻障層之溫度係爲攝氏 650度至攝氏750度。 20. 如申請專利範圍第11項所述之動態隨機存取記 憶體的製造方法，其中該導電層之材質包括摻雜多晶矽。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW090124373A TW501206B (en) | 2001-10-03 | 2001-10-03 | Manufacturing method of buried strap diffusion area |
| US10/195,355 US6734106B2 (en) | 2001-10-03 | 2002-07-15 | Method of buried strap out-diffusion formation by gas phase doping |
| DE10246175A DE10246175B4 (de) | 2001-10-03 | 2002-10-02 | Verfahren zur Herstellung eines vergrabenen Streifens durch Diffusion mittels Gasphasendotierung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW090124373A TW501206B (en) | 2001-10-03 | 2001-10-03 | Manufacturing method of buried strap diffusion area |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW501206B true TW501206B (en) | 2002-09-01 |
Family
ID=21679420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090124373A TW501206B (en) | 2001-10-03 | 2001-10-03 | Manufacturing method of buried strap diffusion area |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6734106B2 (zh) |
| DE (1) | DE10246175B4 (zh) |
| TW (1) | TW501206B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6605504B1 (en) * | 2002-06-28 | 2003-08-12 | Infineon Technologies Ag | Method of manufacturing circuit with buried strap including a liner |
| DE10245534B4 (de) * | 2002-09-30 | 2005-12-22 | Infineon Technologies Ag | Teststruktur zum Bestimmen eines Bereiches einer Deep-Trench-Ausdiffusion in einem Speicherzellenfeld |
| TW578237B (en) * | 2003-02-25 | 2004-03-01 | Mosel Vitelic Inc | Process for preventing formation of voids in a trench structure |
| US20050164469A1 (en) * | 2004-01-28 | 2005-07-28 | Infineon Technologies North America Corp. | Method for N+ doping of amorphous silicon and polysilicon electrodes in deep trenches |
| US7015091B1 (en) | 2004-11-18 | 2006-03-21 | Promos Technologies, Inc. | Integration of silicon carbide into DRAM cell to improve retention characteristics |
| US8692310B2 (en) | 2009-02-09 | 2014-04-08 | Spansion Llc | Gate fringing effect based channel formation for semiconductor device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5947704A (en) * | 1997-09-30 | 1999-09-07 | Hsieh; Hsin-Mao | Fan assembly |
| US6018174A (en) | 1998-04-06 | 2000-01-25 | Siemens Aktiengesellschaft | Bottle-shaped trench capacitor with epi buried layer |
| US5945704A (en) | 1998-04-06 | 1999-08-31 | Siemens Aktiengesellschaft | Trench capacitor with epi buried layer |
| US6074954A (en) * | 1998-08-31 | 2000-06-13 | Applied Materials, Inc | Process for control of the shape of the etch front in the etching of polysilicon |
| DE19842665C2 (de) | 1998-09-17 | 2001-10-11 | Infineon Technologies Ag | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen |
| JP4021593B2 (ja) * | 1998-09-25 | 2007-12-12 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US6211020B1 (en) | 1998-10-22 | 2001-04-03 | Advanced Micro Devices, Inc. | Process for fabricating a common source region in memory devices |
| US6156606A (en) | 1998-11-17 | 2000-12-05 | Siemens Aktiengesellschaft | Method of forming a trench capacitor using a rutile dielectric material |
| US6184091B1 (en) * | 1999-02-01 | 2001-02-06 | Infineon Technologies North America Corp. | Formation of controlled trench top isolation layers for vertical transistors |
| US6150212A (en) * | 1999-07-22 | 2000-11-21 | International Business Machines Corporation | Shallow trench isolation method utilizing combination of spacer and fill |
| TW426931B (en) * | 1999-07-29 | 2001-03-21 | Mosel Vitelic Inc | Manufacturing method and structure of trench type capacitor having a cylindrical conductive plate |
| DE19946719A1 (de) * | 1999-09-29 | 2001-04-19 | Infineon Technologies Ag | Grabenkondensator und Verfahren zu seiner Herstellung |
| US6653678B2 (en) * | 2001-07-13 | 2003-11-25 | International Business Machines Corporation | Reduction of polysilicon stress in trench capacitors |
-
2001
- 2001-10-03 TW TW090124373A patent/TW501206B/zh not_active IP Right Cessation
-
2002
- 2002-07-15 US US10/195,355 patent/US6734106B2/en not_active Expired - Lifetime
- 2002-10-02 DE DE10246175A patent/DE10246175B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE10246175B4 (de) | 2006-08-10 |
| US6734106B2 (en) | 2004-05-11 |
| US20030064598A1 (en) | 2003-04-03 |
| DE10246175A1 (de) | 2003-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW396498B (en) | A DRAM cell and a method of fabricating an electrical connection between a trench storage capacitor and an access transistor in a DRAM cell | |
| JP3940514B2 (ja) | 半導体記憶装置の製造方法 | |
| US8193588B2 (en) | Semiconductor device | |
| TW501206B (en) | Manufacturing method of buried strap diffusion area | |
| US20040251512A1 (en) | High on-current device for high performance embedded dram (edram) and method of forming the same | |
| TW556325B (en) | Source side boron implanting and diffusing device architecture for deep sub 0.18 micron flash memory | |
| TW463369B (en) | Memory-cells device and its production method | |
| US6835630B2 (en) | Capacitor dielectric structure of a DRAM cell and method for forming thereof | |
| TW479328B (en) | Method for manufacturing a self-aligned stacked storage node DRAM cell | |
| US6340613B1 (en) | Structural integrity enhancement of dielectric films | |
| TW399332B (en) | The structure of flash memory cell and the manufacturing method thereof | |
| TW410470B (en) | Improved process for DRAM cell production | |
| TW406341B (en) | Improved nitride etch stop layer | |
| US8164143B2 (en) | Semiconductor device | |
| TW301055B (en) | Fabrication method of dynamic random access memory with vertical channel and structure thereof | |
| TW406377B (en) | Improved dram chip fabrication method | |
| KR100586544B1 (ko) | 반도체 소자의 제조 방법 | |
| US20110068379A1 (en) | Method of manufacturing semiconductor device | |
| TW400644B (en) | The structure of Dynamic Random Access Memory(DRAM) and the manufacture method thereof | |
| TW490812B (en) | Manufacturing method for mask ROM | |
| TW407376B (en) | Manufacture of DRAM capacitor | |
| TW387104B (en) | Fabrication method of high-density DRAM cell | |
| US6569731B1 (en) | Method of forming a capacitor dielectric structure | |
| TW406409B (en) | Manufacture method of fully automatic alignment transistor and memory | |
| JP2006128568A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |