DE4019137A1 - Verfahren zum herstellen von dram-zellen in halbleitervorrichtungen - Google Patents

Verfahren zum herstellen von dram-zellen in halbleitervorrichtungen

Info

Publication number
DE4019137A1
DE4019137A1 DE4019137A DE4019137A DE4019137A1 DE 4019137 A1 DE4019137 A1 DE 4019137A1 DE 4019137 A DE4019137 A DE 4019137A DE 4019137 A DE4019137 A DE 4019137A DE 4019137 A1 DE4019137 A1 DE 4019137A1
Authority
DE
Germany
Prior art keywords
forming
silicone
terminal
crystal
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4019137A
Other languages
English (en)
Inventor
Laegu Kang
Kyungtae Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4019137A1 publication Critical patent/DE4019137A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von DRAM-Zellen mit einem übereinander angeordneten Konden­ sator, und insbesondere ein Verfahren zum Herstellen einer derartigen Stapelkondensator-DRAM-Zelle für die Bildung von Drain(Abfluß)- und (Source)Anschluß-Viel­ kristallsilikon auf der Oberfläche eines Substrats.
DRAM(dynamic random access memory = dynamischer Direkt­ zugriffsspeicher)-Zellen sind mit einem Transistor ausgebildet, bei dem der Abfluß-Anschlußweg zwischen einer Bit-Leitung und einem Zellknoten liegt, und einem Speicherkondensator, der zwischen dem Zellenknoten und der Akkumulatorplatte liegt. In dem Maße wie sich die Speicherleistung der DRAM-Vorrichtungen und damit die DRAM-Speicherdichte erhöht hat, gehen die Größenmaße der Speicherzellen zurück. Um die Kapazität des Speicher­ kondensators in bezug zur sehr begrenzten vorher bestimmten Fläche, die von der DRAM-Zelle eingenommen wird, zu maximieren, kam es zur Entwicklung von DRAM- Zellen mit einer dreidimensionalen Kondensatorstruktur wie die Graben- oder Stapelstruktur. Speicherkondensa­ toren mit Grabenstruktur sind innerhalb einer Rille ausgebildet, die im Halbleitersubstrat gebildet wurde. Speicherkondensatoren mit Stapelstruktur werden auf dem Halbleitersubstrat gebildet. DRAM-Zellen mit übereinan­ der angeordnetem Aufbau, also als Stapelkondensator ausgestaltete DRAM-Zellen sind gegenüber den als Graben­ kondensator ausgestalteten DRAM-Zellen leichter herzu­ stellen. Darüber hinaus sind die Stapelkondensator- DRAM-Zellen gegenüber den Grabenkondensator-DRAM- Zellen nicht mit den elektrischen Problemen behaftet wie Leckströmung und Durchstoßung zwischen dem einem und dem anderen Graben.
Fig. 1 zeigt eine Ansicht im Querschnitt einer herkömm­ lichen mit Stapelkondensator ausgebildeten DRAM-Spei­ cherzelle, dessen Herstellungsverfahren nachstehend kurz erläutert wird.
Der p-well(Quellenraum) 2 wird auf dem p-leitenden Substrat 1 gebildet. Eine Feld-Oxidfilmschicht 4 wird zur Isolierung zwischen den Speicherzellen und eine P+Kanal-Stopperschicht 3 unter dem Feld-Oxidfilm 4 gebildet. Hiernach wird der Gate-Oxidfilm 5 und das an der Elektrode des Schalttransistors der Speicherzelle gebildete dotierte Vielkristall-Silikon 6 auf dem Gate-Oxidfilm 5 gebildet. Gleichzeitig wird Viel­ kristall-Silikon 7 gebildet, das an der Gate-Elektrode der Speicherzelle liegt, die an den oberen Teil des Feld-Oxidfilms (4) angrenzt. Dann werden eine N + An­ schlußzone 8 und eine N + Abflußzone 9 des Schalt­ transistors sowie eine Isolierschicht 10 zwischen den Vielkristall-Silikonen 6, 7 gebildet. Dotiertes Spei­ cherpoly 11, das mit einem gewählten Abschnitt der Anschlußzone 8 in Kontakt kommt und eine Elektrode des Speicherkondensators bildet, wird auf den polykristal­ linen Silikonen 6, 7 gebildet. Die dielektriche Schicht 12 des Speicherkondensators wird auf der Oberfläche des Speicherpolys 11 und ein dotiertes Plattenpoly 13 gebildet, das eine weitere Elektrode des Speicherkonden­ sators bildet. Es wird ein Isolierfilm 13 auf dem Plattenpoly 13 und ein elektrisch leitender Film 15 gebildet, der mit der Abflußzone 9 in Kontakt kommt und zur Bit-Leitung wird.
Die vorstehend beschriebene herkömmliche Stapelkonden­ satorzelle ist jedoch mit einigen Mängeln behaftet, und zwar dergestalt, daß für den Fall, daß der Isolierfilm in der Anschluß- und Abflußzone geätzt wird, um Speicherpoly und die Bit-Leitung zu bilden, diese Zonen beschädigt werden und ein Leckstrom erzeugt wird.
Es ist demzufolge Aufgabe der Erfindung, ein Verfahren zum Herstellen einer Stapelkondensator-DRAM-Zelle zu schaffen, durch die die Entstehung der sich aus dem Kontakt der Bit-Leitung und des Speicherpoly ergebenden Leckströmung durch die Bildung von Abfluß- und Anschluß- Vielkristall-Silikonen vermieden wird, die mit Verun­ reinigungen oder Störstellen auf der Oberfläche eines Substrats implantiert sind.
Zur Lösung der vorgenannten Aufgabe stellt sich ein Verfahren zum Herstellen von mit erfindungsgemäßen Stapelkondensatoren ausgebildeten DRAM-Zellen durch folgende Vorgänge dar:
Einen ersten Vorgang zum Bilden eines ersten und eines zweiten Feld-Oxidfilms auf dem Halbleitersubstrat der ersten leitenden Ausführung bei gleichzeitigem Bilden eines Kanalstoppers der ersten leitenden Ausführung auf dem unteren Abschnitt des ersten Feld-Oxidfilms und eines mit Störstellen dotierten Vielkristall-Silikons einer zweiten, der ersteren entgegengesetzten Ausfüh­ rung;
einen zweiten Vorgang zum Aufteilen des Vielkristall- Silikons in Abfluß- und Anschluß-Vielkristall-Silikone und Bilden eines Gate-Oxidfilms auf der Substratober­ fläche zwischen den Abfluß- und Anschluß-Vielkristall- Silikonen bei gleichzeitigem Bilden von Abfluß- und Anschluß-Diffusionszonen der zweiten leitenden Ausfüh­ rung und eines Gate auf dem oberen Abschnitt des Gate- Nitridfilms;
einen dritten Vorgang zum Bilden eines ersten Isolier­ films auf der gesamten oberen Oberfläche des Nitridfilms und Gate sowie Bilden eines Fensters an einem vorher bestimmten Abschnitt des oberen Teils des Anschluß-Viel­ kristall-Silikons und eines Speicherpoly, das mit dem durch das Fenster exponierten Anschluß-Vielkristall- Silikons in Kontakt kommt;
einen vierten Vorgang zum Bilden einer dielektrischen Schicht, die eine dielektrische Substanz des Stapel­ kondensators und Plattenpoly am oberen Abschnitt des Speicherpoly wird, und
einen fünften Vorgang zum Bilden eines zweiten Isolier­ films auf dem oberden Abschnitt des ersten Isolierfilms und Plattenpoly sowie Bilden eines Fensters an einem vorher bestimmten Abschnitt des oberen Teils der Abflußzone und auch zum Bilden der Bit-Leitung, die mit der durch das Fenster exponierten Abflußzone in Kontakt kommt.
Zur Lösung der vorgenannten Aufgabe besteht die Er­ findung darüber hinaus noch aus einem Verfahren zum Herstellen von DRAM-Zellen, daß daduch gekennzeichnet ist, daß die Bit-Leitung mit dem vom zweiten Feld-Oxid­ film überlagerten Abfluß-Vielkristall-Silikon in Kontakt kommt.
Die Merkmale der Erfindung und deren technische Vorteile ergeben sich aus der nachfolgenden Beschriebung eines Ausführungsbeispiels in Verbindung mit den Zeichnungen. Hierbei zeigen:
Fig. 1 eine Ansicht im Querschnitt einer herkömmlichen DRAM-Zelle mit übereinander angeordneten Kondensator,
Fig. 2(A) bis 2(E) Prozeßablaufsdiagramme einer erfindungsgemäßen DRAM-Zelle mit übereinander angeord­ neten Kondensator und
Fig. 3 eine Ansicht im Querschnitt der Stapelkonden­ sator-DRAM-Zelle einer bevorzugten Ausführungsform nach der Erfindung.
Zum leichteren Verständnis sind in allen Zeichnungen für ähnliche oder gleichwertige Teile oder Abschnitte ein und dieselben Bezugszeichen und Symbole verwendet worden.
Das bevorzugte Ausführungsbeispiel nach der Erfindung wird nachstehend beschrieben. Hierbei Zeigen die Fig. 2(A) bis 2(E) Prozeßablaufsdiagramme der Stapelkonden­ sator-DRAM-Zelle einer bevorzugten Ausführungsform nach der Erfindung.
Nach Fig. 2(A) wird die p-well(Quellen)zone 22 mit einer Dichte von etwa 1016 Ionen/cm3 und einer Tiefe von etwa 4 m auf dem p-leitenden Substrat 20 gebildet, das einen Widerstand von etwa 18 Ohm-cm sowie eine Ausrichtung von <100< hat.
Es werden dicke erste und zweite Feld-Oxidfilme 26, 28 durch das LOCOS (Local Oxidation of Silicon = örtliche Oxidation von Silizium) - Verfahren nach dem normalen Herstellungsverfahren für N-Kanal-MOS-Transistsoren gebildet. Der erste Feld-Oxidfilm 26 und der zweite Feld-Oxidfilm 28 dienen der Elemententrennung, unter der der P-Kanal-Stopper 24 gebildet wird. Hiernach wird polykristallines Silikon 30 mit einer Dicke von etwa 1000-1500 Angström auf der gesamten obersten Fläche des Halbleitersubstrats 20 sowie des ersten und zweiten Feld-Oxidfilms 26 bzw. 28 und danach abgelagert. Eine arsenhaltige Substanz (As) wird mit einer Energie von 50 KeV und einer Dosis von 51015 Ionen/cm2 mit Ionen implantiert. Zu diesem Zeitpunkt erwirbt das poly­ kristalline Silikon 30 einen Widerstand von 35-40 Ohm/qw(sqr). Durch das Chemical-Vapour-Deposition- Verfahren (CVD) wird ein Nitridfilm 32 mit einer Dicke von etwa 1500-2000 Angström auf dem obersten Abschnitt des Vielkristall-Silikons 30 gebildet.
Nach Fig. 2(B) werden der Nitridfilm 32 und das Silikon 30 durch Photolithographie geätzt. Hiernach wird das Silikon 30 in ein Abfluß-Vielkristall-Silikon 34 und ein Anschluß-Vielkristall-Silikon 36 geteilt, wobei das polykristalline Abflußsilikon 34 über dem zweiten Feld- Oxidfilm 28 und das polykristalline Anschlußsilikon 36 auf dem oberen Abschnitt des ersten Feld-Oxidfilms 26 gebildet wird.
Darauf wird ein Gate-Oxidfilm 38 mit einer Dicke von etwa 150-200 Angström auf dem durch ein übliches erwärmendes Oxidationsverfahren exponierte Substrat gebildet. Dann wird die arsenhaltige Substanz (As), mit der die Silikone 34 und 36 dotiert worden sind, zur P-Quellenzone 22 diffundiert und die Abfluß- und Anschluß-Diffusionszonen 40 bzw. 42 gebildet, wobei auch die exponierte Seitenfläche oxidiert wird. Die Silikone 34 und 36 sowie die Diffusionszonen 40, 42 werden als Abfluß 44 bzw. Anschluß 46 verwendet. Nachdem poly­ kristallines Silikon mit einer Dicke von etwa 2000- 2500 Angström abgelagert, mit POCI3 dotiert und dann auf der gesamten Oberfläche des Nitrid- und Oxidfilms 32 bzw. 38 ionenimplaniert wurde, werden die Gates 48, 50 durch Photoätzung auf dem oberen Abschnitt des Gate- Oxidfilms 38 gebildet. Die Gates 48, 50 werden als Wortleitung verwendet und das Gate 50 des oberen Abschnitts des ersten Feld-Oxidfilms 26 wird zur Gate- Elektrode des nächstliegenden Elements.
Nach Fig. 2(C) wird ein erster Isolierfilm 52 mit einer Dicke von etwa 3000-4000 Angström auf dem Nitrid- und Oxidfilm 32 bzw. 38 und den Gates 48, 50 gebildet, wobei ein Fenster 54 durch Ätzung des Nitridfilms 32 und ein erster Isolierfilm 52 auf dem Anschluß-Silikon 36 gebildet werden. Hiernach wird das Fenster 54 auf dem ersten Feld-Oxidfilm 26 gebildet. Da das Fenster 54 auf dem Anschluß-Silikon 36 gebildet wird, kann eine Beschädigung der Anschluß-Diffusionszone 42 durch den Ätzvorgang verhindert werden.
Nach Fig. 2(D) wird das zu einer Elektrode des Konden­ sators werdende Speicherpoly 56 nach der Ablagerung eines N+ dotierten Vielkristall-Silikons mit einer Dicke von etwa 1000-1500 Angström auf dem ersten Isolierfilm 52 und dem exponierten Anschluß-Vielkristall-Silikon 36 durch selektives Ätzen geformt. Eine dielektrische Schicht 58 einer Dicke von etwa 80-120 Angström wird auf dem Speicherpoly 56 und dem zweiten Oxidfilm 52 gebildet und das N+ dotierte Vielkristall-Silikon einer Dicke von etwa 1500-1700 Angström wird auf der dielektrischen Schicht 58 abgelagert, worauf ein zu einer anderen Elektrode des Kondensators werdendes Plattenpoly 60 durch selektives Ätzen gebildet wird. Hierbei kann die dielektrische Schicht 58 ein Oxidfilm oder ein ONO-Film sein, der als dielektrische Substanz des Stapelkondensators wirksam ist.
Nach Fig. 2(E) wird nach der Bildung eines dritten Oxidfilms 62 auf der gesamten Oberfläche der o.a. Struktur ein vorbestimmter Abschnitt des Abfluß-Viel­ kristall-Silikons 34 auf dem zweiten Feld-Oxidfilm 28 durch Photolithographie exponiert und ein Fenster gebildet, wobei die das Abfluß-Vielkristall-Silikon 50 kontaktierende Bit-Leitung 66 selektiv gebildet wird. Wenn, wie vorstehend beschrieben, das die Bit-Leitung 66 kontaktierende Fenster 64 und das Abfluß-Vielkristall- Silikon 34 auf dem zweiten Feld-Oxidfilm 28 gebildet wird, verhindert dieses Silikon 34, daß die Abfluß-Dif­ fusionszone 40 durch das Ätzen beschädigt wird. Auch kann die Bit-Leitung 66 entweder eine Siliziumwolfram- oder -titanverbindung oder das Vielkristall-Silikon sein.
Die Fig. 3 zeigt einen Querschnitt der Stapelkonden­ sator-DRAM-Zelle, die nach der erfindungsgemäßen Ausführungsform gebildet wurde, für die hier identische Bezugszeichen entsprechend den Fig. 2(A) bis 2(B) verwendet werden.
Nach Fig. 3 wird durch Bildung des Kanalstoppers 24 und Feld-Oxidfilms 26 für die Trennung zwischen den Ele­ menten in der p-Quellenzone auf dem p-leitenden Substrat 20 eine aktive Zone begrenzt. Darauf wird innerhalb dieser aktiven Zone kein Feld-Oxidfilm gebildet. Hiernach werden in der aktiven Zone das Vielkristall- Silikon und der Nitridfilm 32 gebildet, wobei das Abfluß- und das Anschluß-Vielkristall-Silikon 34 bzw. 36 durch Teilung des Vielkristall-Silikons gebildet werden. Danach wird, wenn man den Gate-Oxidfilm 38 hat wachsen lassen, die arsenhaltige Substanz (As), die zum Abfluß- und Anschluß-Vielkristall-Silikon 34 bzw. 36 dotiert wurde, zur P-Quellenzone 22 diffundiert, so daß die Abfluß- und Anschluß-Diffusionszonen 40 bzw. 42 gebildet werden. Die Anschluß-Vielkristall-Silikone 34, 36 sowie die Abfluß- und Anschluß-Diffusionszonen 40 bzw. 42 werden als Abfluß 44 bzw. Anschluß 46 verwendet. Hiernach werden die Gates 48, 50, die als eine Wortlei­ tung verwendet werden, am obersten Abschnitt des Gate-Oxidfilms 38 gebildet, wobei der erste Isolierfilm 52 an den Gates 48, 50 und der Nitridfilm 32 gebildet werden. Hierbei wird das Gate 50 auf dem Feld-Oxidfilm 26 ein Gate der nächstliegenden Elemente. Es werden dann ein Fenster auf dem Nitridfilm und erste Isolierfilme 32, 52 auf dem Anschluß-Vielkristall-Silikon 36 gebil­ det, und ein vorher bestimmter Abschnitt des Anschluß- Vielkristall-Silikons 36 wird exponiert, wodurch das Speicherpoly abgelagert wird. Danach werden die dielek­ trische Schicht 58 und die Platte 60 der Reihe nach auf dem Speicherpoly 56 gebildet, wobei die mit dem Oxid- oder ONO-Film gebildete dielektrische Schicht 58 als dielektrische Substanz des Stapelkondensators und das Speicher- sowie das Plattenpoly 54 bzw. 60 als Kondensa­ torelektrode verwendet werden. Danach wird der zweite Isolierfilm 62 auf der gesamten Oberfläche der vorgenannten Struktur gebildet und ein vorher bestimmter Abschnitt des Abfluß-Vielkristall-Solikons 34 durch Ätzen ex­ poniert, wodurch das Fenster 64 und eine Bitleitung selektiv gebildet werden. Dadurch, daß, wie vorstehend beschrieben, das Fenster 64 durch Ätzen gebildet wurde, kann das Abfluß-Vielkristall-Silikon 34 verhindern, daß die Abfluß-Diffusionszone 40 beschädigt wird. Auch kann die Bitleitung 66 entweder eine Siliziumwolfram- oder -titanverbindung oder polykrystallines Silikon sein.
Wie vorstehend beschrieben, werden die Abfluß- und Anschluß-Vielkristall-Silikone erfindungsgemäß auf der Oberfläche des Substrats gebildet, so daß beim Ätzen zur Bildung des Speicherpolys und einer Bit-Leitung die Abfluß- und Anschluß-Diffusionszonen eine Beschädigung durch Ätzung verhindern können. Auch besteht der Vorteil, daß die Entstehung eines Leckstroms verhindert werden kann.

Claims (10)

1. Verfahren zum Herstellen einer DRAM-Zelle mit einem übereinander angeordneten Kondensator, gekenn­ zeichnet durch
Bilden eines ersten und eines zweiten Feld-Oxidfilms auf dem Halbleitersubstrat der ersten leitenden Ausführung bei gleichzeitigem Bilden eines Kanalstoppers der ersten leitenden Ausführung auf dem unteren Abschnitt des ersten Feld-Oxidfilms und eines mit Störstellen dotier­ ten Vielkristall-Silikons einer zweiten, der ersteren entgegengesetzten Ausführung;
einen zweiten Vorgang zum Aufteilen des Vielkristall- Silikons in Abfluß- und Anschluß-Vielkristall-Silikone und Bilden eines Gate-Oxidfilms auf der Substratober­ fläche zwischen den Abfluß- und Anschluß-Vielkristall- Silikonen bei gleichzeitigem Bilden von Abfluß- und Anschluß-Diffusionszonen der zweiten leitenden Ausfüh­ rung und eines Gate auf dem oberen Abschnitt des Gate- Nitridfilms;
einen dritten Vorgang zum Bilden eines ersten Isolier­ films auf der gesamten oberen Oberfläche des Nitridfilms und Gate sowie Bilden eines Fensters an einem vorher bestimmten Abschnitt des oberen Teils des Anschluß-Viel­ kristall-Silikons und eines Speicherpoly, das mit dem durch das Fenster exponierten Anschluß-Vielkristall- Silikons in Kontakt kommt;
einen vierten Vorgang zum Bilden einer dielektrischen Schicht, die eine dielektirsche Substanz des Stapel­ kondensators und Plattenpoly am oberen Abschnitt des Speicherpoly wird, und
einen fünften Vorgang zum Bilden eines zweiten Isolier­ films auf dem oberen Abschnitt des ersten Isolierfilms und Plattenpoly sowie Bilden eines Fensters an einem vorher bestimmten Abschnitt des oberen Teils der Abflußzone und auch zum Bilden der Bit-Leitung, die mit der durch das Fenster exponierten Abflußzone in Kontakt kommt.
2. Verfahren zum Herstellen einer DRAM-Zelle nach Anspruch 1, dadurch gekennzeichnet, daß das Abfluß-Vielkristall-Silikon über der obersten Oberfläche des Substrats und dem zweiten Feld-Oxidfilms gebildet wird.
3. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß das Speicherpoly mit dem den ersten Feld-Oxidfilm überlagernden Anschluß-Vielkri­ stall-Silikon in Kontakt kommt.
4. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die dielektrische Schicht mit Oxidfilm oder ONO-Film gebildet wird.
5. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Bit-Leitung mit dem den zweiten Feld-Oxidfilm überlagernden Abfluß-Vielkri­ stall-Silikon in Kontakt kommt.
6. Verfahren nach Anspruch 5, dadurch gekenn­ zeichnet, daß die Bit-Leitung eine Siliziumwol­ fram- oder -titanverbindung oder ein polykristallines Silikon ist.
7. In einem Verfahren zum Herstellen einer DRAM-Zelle mit übereinander angeordnetem Kondensator das Herstel­ lungsverfahren für DRAM-Zellen, gekennzeichnet durch einen ersten Vorgang zum Bilden eines Feld-Oxidfilms auf dem Halbleitersubstrat einer ersten leitenden Ausführungsart mit gleichzeitigem Bilden eines Kanal-Stoppers der ersten leitenden Ausführungsart und eines mit Verunreinigungen oder Störstellen dotierten Vielkristall-Silikons der zweiten, der ersten Ausfüh­ rungsart entgegengesetzten Ausführungsart;
einen zweiten Vorgang zum Aufteilen des Vielkristall- Silikons in Abfluß- und Anschluß-Vielkristall-Silikone und Bilden eines Gate-Oxidfilms auf der Substratober­ fläche zwischen den Abfluß- und Anschluß-Vielkristall- Silikonen bei gleichzeitigem Bilden von Abfluß- und Anschluß-Diffusionszonen der zweiten leitenden Ausfüh­ rung und eines Gate auf dem oberen Abschnitt des Gate- Nitridfilms;
einen dritten Vorgang zum Bilden eines ersten Isolier­ films auf der gesamten oberen Oberfläche des Nitridfilms und Gate sowie Bilden eines Fensters an einem vorher bestimmten Abschnitt des oberen Teils des Anschluß-Viel­ kristall-Silikons und eines Speicherpoly, das mit dem durch das Fenster exponierten Anschluß-Vielkristall- Silikons in Kontakt kommt;
einen vierten Vorgang zum Bilden einer dielektrischen Schicht, die eine dielektirsche Substanz des Stapel­ kondensators und Plattenpoly am oberen Abschnitt des Speicherpoly wird, und
einen fünften Vorgang zum Bilden eines zweiten Isolier­ films auf dem oberden Abschnitt des ersten Isolierfilms und Plattenpoly sowie Bilden eines Fensters an einem vorher bestimmten Abschnitt des oberen Teils der Abflußzone und auch zum Bilden der Bit-Leitung, die mit der durch das Fenster exponierten Abflußzone in Kontakt kommt.
8. Verfahren nach Anspruch 7, dadurch gekenn­ zeichnet, daß das Speicherpoly mit dem den ersten Feld-Oxidfilm überlagernden Anschluß-Vielkristall- Silikon in Kontakt kommt.
9. Verfahren nach Anspruch 7, dadurch gekenn­ zeichnet, daß die dielektrische Schicht mit einem Oxidfilm oder einem ONO-Film gebildet wird.
10. Verfahren nach Anspruch 7, dadurch gekenn­ zeichnet, daß die Bit-Leitung eine Siliziumwol­ fram- oder -titanverbindung oder polykristallines Silikon ist.
DE4019137A 1989-06-13 1990-06-13 Verfahren zum herstellen von dram-zellen in halbleitervorrichtungen Ceased DE4019137A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890008100A KR940005729B1 (ko) 1989-06-13 1989-06-13 디램셀의 제조방법 및 구조

Publications (1)

Publication Number Publication Date
DE4019137A1 true DE4019137A1 (de) 1991-01-17

Family

ID=19287041

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4019137A Ceased DE4019137A1 (de) 1989-06-13 1990-06-13 Verfahren zum herstellen von dram-zellen in halbleitervorrichtungen

Country Status (5)

Country Link
US (1) US5068200A (de)
JP (1) JPH07105478B2 (de)
KR (1) KR940005729B1 (de)
DE (1) DE4019137A1 (de)
GB (1) GB2233154B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4119918A1 (de) * 1990-06-18 1991-12-19 Mitsubishi Electric Corp Halbleitereinrichtung und verfahren zu deren herstellung
US5428235A (en) * 1991-06-14 1995-06-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device including improved connection structure to FET elements

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2586182B2 (ja) * 1989-05-31 1997-02-26 日本電気株式会社 半導体メモリセルおよびその製造方法
JP2623019B2 (ja) * 1990-03-13 1997-06-25 三菱電機株式会社 半導体装置
KR930009132B1 (ko) * 1991-04-24 1993-09-23 삼성전자 주식회사 초고집적 반도체 메모리장치의 제조방법
KR940000513B1 (ko) * 1991-08-21 1994-01-21 현대전자산업 주식회사 Dram셀 및 그 제조방법
US5539612A (en) * 1992-09-08 1996-07-23 Texas Instruments Incorporated Intermediate structure for forming a storage capacitor
JP3653107B2 (ja) 1994-03-14 2005-05-25 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2976842B2 (ja) * 1995-04-20 1999-11-10 日本電気株式会社 半導体記憶装置の製造方法
US6829127B1 (en) * 2003-03-05 2004-12-07 Altera Corporation High performance capacitor structure
US9536945B1 (en) 2015-07-30 2017-01-03 International Business Machines Corporation MOSFET with ultra low drain leakage

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0191612A2 (de) * 1985-02-09 1986-08-20 Fujitsu Limited Halbleiterspeicheranordnung mit Speicherzellen mit gestapelten Kapazitäten und Verfahren zu ihrer Herstellung
US4799093A (en) * 1981-01-17 1989-01-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having a mos transistor and superposed capacitor
JPS6464756A (en) * 1987-09-03 1989-03-10 Toyoda Machine Works Ltd Transfer device
EP0317199A2 (de) * 1987-11-17 1989-05-24 Fujitsu Limited Schichtstruktur für eine Speicherzelle für eine dynamische Speicheranordnung mit wahlfreiem Zugriff und Herstellungsverfahren dafür
DE3929129A1 (de) * 1988-09-30 1990-04-05 Toshiba Kawasaki Kk Dynamischer speicher mit wahlfreiem zugriff (ram),und verfahren zur herstellung desselben

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4859781A (de) * 1971-11-25 1973-08-22
US4364166A (en) * 1979-03-01 1982-12-21 International Business Machines Corporation Semiconductor integrated circuit interconnections
US4488162A (en) * 1980-07-08 1984-12-11 International Business Machines Corporation Self-aligned metal field effect transistor integrated circuits using polycrystalline silicon gate electrodes
US4378627A (en) * 1980-07-08 1983-04-05 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes
US4419810A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Self-aligned field effect transistor process
US4649406A (en) * 1982-12-20 1987-03-10 Fujitsu Limited Semiconductor memory device having stacked capacitor-type memory cells
DE3304588A1 (de) * 1983-02-10 1984-08-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von mos-transistoren mit flachen source/drain-gebieten, kurzen kanallaengen und einer selbstjustierten, aus einem metallsilizid bestehenden kontaktierungsebene
JPS59175769A (ja) * 1983-03-26 1984-10-04 Toshiba Corp 半導体装置及びその製造方法
JPS62137869A (ja) * 1985-12-12 1987-06-20 Matsushita Electronics Corp 電界効果トランジスタの製造方法
JPS6338252A (ja) * 1986-08-04 1988-02-18 Fujitsu Ltd ダイナミツクランダムアクセスメモリセルの形成方法
US4855801A (en) * 1986-08-22 1989-08-08 Siemens Aktiengesellschaft Transistor varactor for dynamics semiconductor storage means
JPS6362272A (ja) * 1986-09-02 1988-03-18 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JPS63133565A (ja) * 1986-11-25 1988-06-06 Matsushita Electronics Corp 半導体記憶装置
KR920005632B1 (ko) * 1987-03-20 1992-07-10 가부시기가이샤 히다찌세이사꾸쇼 다층 산화 실리콘 질화 실리콘 유전체의 반도체장치 및 그의 제조방법
JPS63281457A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 半導体メモリ
US4764481A (en) * 1987-08-24 1988-08-16 Delco Electronics Corporation Grown side-wall silicided source/drain self-align CMOS fabrication process
EP0349486A3 (de) * 1988-06-29 1990-12-05 Ciba-Geigy Ag Azofarbstoffe, deren Herstellung und Verwendung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799093A (en) * 1981-01-17 1989-01-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having a mos transistor and superposed capacitor
EP0191612A2 (de) * 1985-02-09 1986-08-20 Fujitsu Limited Halbleiterspeicheranordnung mit Speicherzellen mit gestapelten Kapazitäten und Verfahren zu ihrer Herstellung
JPS6464756A (en) * 1987-09-03 1989-03-10 Toyoda Machine Works Ltd Transfer device
EP0317199A2 (de) * 1987-11-17 1989-05-24 Fujitsu Limited Schichtstruktur für eine Speicherzelle für eine dynamische Speicheranordnung mit wahlfreiem Zugriff und Herstellungsverfahren dafür
DE3929129A1 (de) * 1988-09-30 1990-04-05 Toshiba Kawasaki Kk Dynamischer speicher mit wahlfreiem zugriff (ram),und verfahren zur herstellung desselben

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Electron Device Letters, Vol. EDL-7, No. 5, 1986, S. 314-316 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4119918A1 (de) * 1990-06-18 1991-12-19 Mitsubishi Electric Corp Halbleitereinrichtung und verfahren zu deren herstellung
DE4119918C2 (de) * 1990-06-18 1994-08-11 Mitsubishi Electric Corp Halbleiterspeichereinrichtung und Verfahren zu deren Herstellung
US5428235A (en) * 1991-06-14 1995-06-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device including improved connection structure to FET elements

Also Published As

Publication number Publication date
JPH07105478B2 (ja) 1995-11-13
GB2233154B (en) 1993-04-14
GB2233154A (en) 1991-01-02
KR940005729B1 (ko) 1994-06-23
KR910001762A (ko) 1991-01-31
JPH03102869A (ja) 1991-04-30
US5068200A (en) 1991-11-26
GB9011273D0 (en) 1990-07-11

Similar Documents

Publication Publication Date Title
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE4424933C2 (de) Verfahren zur Herstellung einer dynamischen Speicherzelle
DE3780840T2 (de) Einen rillenkondensator enthaltender dynamischer speicher mit wahlfreiem zugriff.
DE69015135T2 (de) Verfahren zum Herstellen eines Kondensators für DRAM-Zelle.
DE3929129C2 (de)
DE69227138T2 (de) Gestapelte CMOS Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE4214923C2 (de) Masken-ROM-Einrichtung und ein Verfahren zu deren Herstellung
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
DE4239142A1 (de)
DE3844388A1 (de) Dynamische direktzugriffspeichereinrichtung
DE4400178A1 (de) Verfahren zur Herstellung eines integrierten Schaltkreises
DE4038114C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE3785317T2 (de) Matrix hoher Packungsdichte aus dynamischen VMOS RAM.
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE69132998T2 (de) Speicheranordnung mit wahlfreiem Zugriff und Herstellungsverfahren dafür
DE4019137A1 (de) Verfahren zum herstellen von dram-zellen in halbleitervorrichtungen
DE3543937C2 (de)
DE3840559C2 (de)
DE3927176C2 (de)
DE69009196T2 (de) EEPROM, dessen Löschgate-Elektrodenmuster, die Muster des Source-Bereiches kreuzen und Verfahren zur Herstellung desselben.
DE3920646C2 (de)
DE4034169C2 (de) DRAM mit einem Speicherzellenfeld und Herstellungsverfahren dafür
DE3714338C2 (de)
DE19739755A1 (de) Halbleitereinrichtung und zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection