DE4214923C2 - Masken-ROM-Einrichtung und ein Verfahren zu deren Herstellung - Google Patents

Masken-ROM-Einrichtung und ein Verfahren zu deren Herstellung

Info

Publication number
DE4214923C2
DE4214923C2 DE4214923A DE4214923A DE4214923C2 DE 4214923 C2 DE4214923 C2 DE 4214923C2 DE 4214923 A DE4214923 A DE 4214923A DE 4214923 A DE4214923 A DE 4214923A DE 4214923 C2 DE4214923 C2 DE 4214923C2
Authority
DE
Germany
Prior art keywords
mos transistor
recess
source
main surface
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4214923A
Other languages
English (en)
Other versions
DE4214923A1 (de
Inventor
Hajime Arai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4214923A1 publication Critical patent/DE4214923A1/de
Application granted granted Critical
Publication of DE4214923C2 publication Critical patent/DE4214923C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/40—ROM only having the source region and drain region on different levels, e.g. vertical channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Masken-ROM-Einrichtung und auf ein Verfahren zu deren Herstellung.
Fig. 17 ist die Darstellung eines Ersatzschaltbildes des Spei­ cherzellarrays eines NAND-Masken-ROM unter Verwendung eines n-Kanal-Transistors, und Fig. 11 ist eine Draufsicht, die den Aufbau des Speicherzellarrays nach Fig. 17 darstellt. Wie diese Figuren zeigen, sind auf der Hauptoberflä­ che eines Siliziumsubstrates parallel zueinander und sich in Spaltenrichtung erstreckend ein erster MOS-Transistor-Zug (a-Zug) und ein zweiter MOS-Transistor-Zug (b-Zug), die jeweils aus einer Mehrzahl von in Reihe geschalteten MOS-Transistoren gebildet sind, gebildet. Diese beiden Transistor-Züge (a-Zug und b-Zug) sind voneinander durch eine LOCOS (durch lokale Oxi­ dation von Silizium hergestellte)-Isolierschicht 4 getrennt und isoliert. Die Gateelektroden (3S0, 3S1) und Wortleitungen (30 bis 37) der MOS-Transistoren sind so gebildet, daß sie sich pa­ rallel zueinander in Zeilenrichtung auf der Hauptoberfläche des Siliziumsubstrates erstrecken.
Fig. 12 gibt eine Querschnittsdarstellung des Aufbaues längs der Linie X-X in Fig. 11. Die auf der Hauptoberfläche des Si­ liziumsubstrates 6 gebildete Mehrzahl von MOS-Transistoren ist in Reihe geschaltet, wobei die Transistoren die Störstellen­ gebiete miteinander teilen. Der MOS-Transistor-Zug aus einer Mehrzahl von MOS-Transistoren enthält einen Transistor vom An­ reicherungs(enhancement)-Typ und einen Transistor vom Verar­ mungs(depletion)-Typ. Im Falle des Verarmungs-Transistors ist ein beliebiger Transistor in Abhängigkeit von den darin zu speichernden Daten als vom Verarmungs-Typ ausgebildet. Genauer gesagt, werden im NAND-Masken-ROM ROM-Speicherwerte "1"/"0" als "Vorhandensein/Abwesenheit" einer Verarmungs-Implantation im MOS-Transistor gespeichert. Der Betrieb eines herkömmlichen NAND-Masken-ROM wird unter Bezugnahme auf die Fig. 17, 11 und 12 beschrieben.
In Fig. 17 sind die Transistoren, deren Kanalgebiete schräg schraffiert sind (z. B. 5S0a, 5S1b, 51a . . .) Transistoren vom Verarmungs-Typ, und die anderen Transistoren sind vom Anreiche­ rungs-Typ. Die Gateelektroden 3S0 und 3S1 sind Auswahl-Gates zur Auswahl des a-Zuges oder des b-Zuges von MOS-Transistoren.
Im Betrieb wird, wenn ein Wert von der Bitleitung 53a des WL3-a-Zuges ausgelesen wird, das Auswahlgatter 3S0 ausgeschal­ tet, 3S1 eingeschaltet, die Wortleitung WL3(33) des ausgele­ senen Bits wird ausgeschaltet, und die anderen Wortleitungen WL0 bis WL2 und WL4 bis WL7 werden eingeschaltet. In diesem Zu­ stand fließt kein Strom durch die b-Zug-Seite, da der Transi­ stor 5S0b im ausgeschalteten Zustand ist. Da die nicht-ausge­ wählten Wortleitungen (WL0 bis WL2, WL4 bis WL7) alle mit dem Strom des EIN-Zustandes versorgt werden, kann durch die Bits (50a bis 52a, 54a bis 57a), die diesen nicht-ausgewählten Wort­ leitungen entsprechen, unabhängig davon, ob die Bits vom An­ reicherungs- oder Verarmungs-Typ sind, ein Strom fließen. Ob durch den a-Zug ein Strom fließt oder nicht, wird auf der Grundlage dessen bestimmt, ob ein Strom durch das Bit 53a ent­ sprechend der Wortleitung WL3, das in diesem Zustand ausge­ wählt ist, fließen kann. Es sei angenommen, daß das ausgewählte Auslesebit 53a ein Transistor vom Verarmungs-Typ sei. Daher fließt, wenn durch das Auslesebit 53a ein Strom fließt, ein Strom durch die a-Zug-Seite, und dann fließt der Strom durch die Leitung 2. Der Wert des ausgelesenen Bits 53a wird durch Nachweis des Stromes durch die Bitleitung 2 als "1" bestimmt.
Umgekehrt wird, wenn das Auswahlgatter 3S0 eingeschaltet, 3S1 ausgeschaltet und die Wortleitung WL3 ausgewählt ist, der Stromfluß unterbrochen, da das Auslesebit 53b durch einen An­ reicherungs-Transistor gebildet ist. Damit fließt kein Strom durch den b-Zug, und der Wert des Auslesebits 53b wird als "0" er­ mittelt.
Im folgenden wird eine Beschreibung des Aufbaues des MOS-Tran­ sistors gegeben, der jedes der Bits bildet. Fig. 13 ist eine Querschnittsdarstellung, die den Aufbau von in Reihe geschal­ teten MOS-Transistoren zeigt. MOS-Transistor-Züge, die Bits bilden, enthalten einen MOS-Transistor 10a vom Verarmungs-Typ und einen MOS-Transistor 10b vom Anreicherungs-Typ. Die Tran­ sistoren haben beide denselben Grundaufbau. Genauer gesagt, enthalten beide Transistoren ein Paar von n⁺-Source-/Drain-Ge­ bieten 13, 13, eine Gateisolierschicht 12 und eine Gate­ elektrode 11. Der Verarmungs-MOS-Transistor 10a hat mindestens in seinem Kanalgebiet eine Verarmungs-Implantationsschicht 14. Die Verarmungs-Implantationsschicht 14 erlaubt einen Stromfluß durch das Source-/Drain-Gebiet auch dann, wenn an die Gateelek­ trode keine Spannung angelegt ist. Genauer gesagt, ist seine Schwellspannung negativ. Umgekehrt beginnt im Falle des An­ reicherungs-MOS-Transistors 10b ein Strom durch die Source-/ Drain-Gebiete 13, 13 zu fließen, wenn die Gateelektrode 11 mit einer positiven Gate-Spannung versorgt ist.
Im folgenden wird eine Beschreibung eines Verfahrens zur Her­ stellung des in Reihe geschalteten MOS-Transistor-Zuges nach Fig. 13 gegeben. Die Fig. 14 bis 16 sind Querschnittsdar­ stellungen, die den Aufbau des in Fig. 13 gezeigten MOS-Tran­ sistor-Zuges zur Darstellung der Verfahrensschritte in ihrer Reihenfolge zeigen.
Wie Fig. 14 zeigt, wird in einer vorgeschriebenen Lage auf der Hauptoberfläche des Siliziumsubstrates 6 mittels des LOCOS-Ver­ fahrens eine LOCOS-Isolierschicht (nicht gezeigt) gebildet. Dann werden in die Oberfläche des Siliziumsubstrates 6 zum Ein­ stellen der Schwellspannung des Transistors Verunreinigungs­ ionen 26 implantiert.
Wie in Fig. 15 gezeigt, wird in einer vorbestimmten Lage in einem Transistorbildungsgebiet auf dem Siliziumsubstrat eine Maskenschicht 27 ausgebildet. Unter Verwendung der Masken­ schicht werden Verunreinigungsionen 28 wie Phosphor oder Arsen (im Falle des n-Kanal-Typs) in das Gebiet des Siliziumsubstra­ tes 6 implantiert, in dem ein Transistor vom Verarmungs-Typ ge­ bildet werden soll. Auf diese Weise wird die Verarmungs-Implan­ tationsschicht 14 gebildet.
Wie in Fig. 16 gezeigt, wird nach Entfernung der Maskenschicht 27 auf der Oberfläche des Siliziumsubstrates 6 beispielsweise durch ein Hochtemperatur-Oxidationsverfahren eine Gateisolier­ schicht 12 gebildet. Weiter wird auf der Oberfläche der Gate­ isolierschicht 12 eine leitende Schicht, etwa aus polykristal­ linem Silizium, oder ein Zweischicht-Film aus einem Metallsili­ zid mit hohem Schmelzpunkt und polykristallinem Silizium ge­ bildet und in eine vorbestimmte Form gemustert. Auf diese Weise wird eine Mehrzahl von Gateelektroden gebildet. Dann werden un­ ter Verwendung der Gateelektroden als Masken n-Verunreinigungs­ ionen 29 implantiert, wodurch Source und Drain 13 der MOS-Tran­ sistoren gebildet werden. Durch die bezeichneten Schritte wird ein Reihenschaltungs-Aufbau von MOS-Transistoren vom Anreiche­ rungs- und Verarmungs-Typ gebildet.
Nachfolgend werden Zwischenschichtisolierfilme, Bitleitungen und Source-Leitungen gebildet.
Auf dem Gebiet der Halbleitereinrichtungen besteht unvermeid­ lich ein Druck zur Erhöhung der Integrationsdichte zur Vergrößerung der verfügbaren Speicherkapazitäten. Die Aufbauten der einen Speicher bildenden Einrichtungen sollten zur Erreichung höherer Integrationsdichten verkleinert werden. Im Falle des Speicherzellarrays eines herkömmlichen NAND-Masken-ROM, wie er oben beschrieben ist, sollte die Größe der in Reihe geschalte­ ten MOS-Transistoren zum Zwecke der Verringerung der Größe des gesamten Aufbaues verringert werden. Der Verringerung der Größe eines MOS-Transistors steht jedoch das folgende Problem entgegen:
  • 1) Wie Fig. 13 zeigt, ist im Falle eines Transistors vom An­ reicherungs-Typ - was die Gatelänge der Gateelektrode 11 be­ trifft - eine Länge nötig, die zur Gewährleistung der Durch­ bruchsspannung des Source-Drain-Gebietes ausreicht, die den Stromfluß vom Source- zum Drain-Gebiet abschnüren kann. Ge­ nauer gesagt, es ist erforderlich, einen solchen Abstand zwi­ schen Source und Drain sicherzustellen, daß das Auftreten von Durchbruchserscheinungen im Source-Drain-Gebiet verhindert werden kann.
  • 2) Der Abstand der Gateelektroden 11, 11 benachbarter MOS-Transistoren ist durch die Auflösung einer Belichtungseinrich­ tung bzw. die Leistungsfähigkeit einer Ätzvorrichtung im Prozeß der Strukturbildung begrenzt.
Angesichts der genannten Begrenzungen ist im Speicherzellarray des herkömmlichen Masken-ROM nach Fig. 13 sowohl die Gatelänge als auch der Abstand der Gateelektroden 11, 11 etwa 0,8 µm.
Wie oben beschrieben, stehen beim herkömmlichen Masken-ROM mit einem Speicherzellarray, in dem MOS-Transistoren in Reihen­ schaltung auf der Hauptoberfläche eines Halbleitersubstrates angeordnet sind, die durch die MOS-Transistorcharakteristiken bedingten Begrenzungen ebenso wie Eigenheiten des Herstellungs­ verfahrens einer weiteren Verringerung der Strukturabmessungen im Wege.
Aus der JP 2-106966(A) ist eine ROM-Einrichtung nach dem Oberbegriff des Patentanspruches 1 und ein Verfahren zur Herstellung einer ROM-Einrichtung, das die Schritte Bilden einer Vertiefung in der Hauptoberfläche eines Halbleitersubstrates eines ersten Leitungstyps, Bilden einer Isolierschicht auf der Hauptoberfläche des Halbleitersubstrates und auf der inneren Oberfläche der Vertiefung, Bilden einer leitenden Schicht auf der Isolierschicht, und Bilden einer Gateisolierschicht und einer Gateelektrodenschicht in Kontakt mit der Seitenwand der Vertiefung durch anisotropes Ätzen der leitenden Schicht und der Isolierschicht bekannt.
Aus "MOMODOMI, M., et al.: A 4-Mb NAND EEPROM with Tight Programmed Vt Distribution, in US-Z.: IEEE Journal of Solid-State Circuits, Vol. 26, No. 4, April 1991, Seiten 492-495" ist ein EEPROM bekannt, bei dem eine Mehrzahl von in Reihe geschalteten Transistoren in einer Richtung angeordnet sind und dadurch eine MOS-Transistor-Kette gebildet wird, wobei am einen Ende der MOS-Transistor-Kette eine Bitleitung und am anderen Ende der MOS-Transistor-Kette eine Sourceleitung angeschlossen ist.
Aus der JP-2-106965(A) und aus der US 4 630 237 sind ROM-Einrichtungen bekannt, deren Speichertransistoren in Gräben angeordnet sind.
Aus der JP 2-246155(A) ist ein Verfahren zur Herstellung eines Speichertransistors in einer ROM-Einrichtung bekannt, bei dem Verunreinigungsionen eines zweiten Leitungstyps in die Hauptoberfläche des Halbleitersubstrates und in den Boden der Vertiefung unter Verwendung der Gateelektrodenschicht als Maske implantiert werden.
Es ist Aufgabe der vorliegenden Erfindung, eine Masken-ROM-Einrichtung, mit der eine Erhöhung der Integrationsdichte einer Masken-ROM-Einrichtung bei einfacher Herstellung der Masken-ROM-Einrichtung erreicht werden kann, und ein Verfahren zu deren Herstellung anzugeben.
Diese Aufgabe wird gelöst durch eine Masken-ROM-Einrichtung nach Anspruch 1 und ein Verfahren nach Anspruch 4.
Beim Masken-ROM kann der Abstand eines Paares von Sources/Drains in der Richtung längs der Hauptoberfläche des Substrates durch Verwendung der Seitenwände der in der Substratoberfläche gebildeten Vertiefung als Kanalgebiet des MOS-Transistors ver­ ringert werden. Die Gatelänge einer Gateelektrode kann in Ab­ hängigkeit von der Tiefe der Ausnehmung bzw. Vertiefung belie­ big gewählt werden. Die Größe des Aufbaues eines MOS-Transi­ stors in einer Ebene kann daher ohne Verringerung der Gate­ länge oder Kanallänge des MOS-Transistors verringert werden. Weiter erlaubt eine Ionenimplantation in einer relativ zur Sei­ tenwand der Vertiefung geneigten bzw. schrägen Richtung die Bildung eines Verarmungsgebietes auf der Seitenwand der Vertie­ fung. Dies ermöglicht die Herstellung des Speicherzellarrays eines Masken-ROM unter Einschluß von MOS-Transistoren des An­ reicherungs-Typs und des Verarmungs-Typs.
Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Es folgt die Erläuterung eines Ausführungsbeispieles anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 die Draufsicht eines Aufbaues eines Speicherzellarrays in einem NAND-Marken-ROM gemäß einer Ausführungsform,
Fig. 2 eine Querschnittsdarstellung des Aufbaues des Speicherzellarrays längs der Linie Y-Y in Fig. 1,
Fig. 3 eine perspektivische Querschnittsdarstellung des in Fig. 2 gezeigten Speicherzellarrays,
Fig. 4 bis 9 Querschnittsdarstellungen, die aufeinanderfolgend in der Reihenfolge der Herstellungsschritte den Aufbau des in Fig. 2 gezeigten Speicherzell­ arrays darstellen,
Fig. 10 eine Querschnittsdarstellung eines Aufbaues in einer Abwandlung des Herstellungsverfahrens für das in Fig. 2 gezeigte Speicherzellarray,
Fig. 11 die Draufsicht eines Aufbaues eines Speicherzell­ arrays in einem NAND-Masken-ROM,
Fig. 12 die Querschnittsdarstellung eines Aufbaues des Speicherzellarrays nach Fig. 11 längs der Linie X-X,
Fig. 13 eine teilweise vergrößerte Darstellung der in Fig. 12 gezeigten, in Reihe geschalteten MOS-Transistoren,
Fig. 14 bis 16 Querschnittsdarstellungen, die den Aufbau des in Fig. 13 gezeigten Speicherzellarrays in der Rei­ henfolge der Herstellungsschritte zeigen, und
Fig. 17 die Darstellung eines Ersatzschaltbildes eines Speicherzellarrays in einem NAND-Masken-ROM.
Wie die Fig. 1 und 7 zeigen, ist in Spaltenrichtung auf der Hauptoberfläche eines Siliziumsubstrates eine Mehrzahl von zu­ einander parallelen Vertiefungen bzw. Ausnehmungen 5 gebildet. Parallel zueinander und die Richtung, in der sich die Vertie­ fungen 5 erstrecken, schneidend, sind Trennschichten 4 zur Ele­ menttrennung gebildet. Eine LOCOS-Trennschicht 4 ist auf der Hauptoberfläche des Siliziumsubstrates und längs der inneren Oberfläche der Vertiefung 5 gebildet. Im Gebiet zwischen den LOCOS-Trennschichten 4, 4, die benachbart zueinander sind, ist ein Zug aus 10 MOS-Transistoren gebildet, die miteinander in Reihe geschaltet sind (a-Zug), oder ein Zug von 10 MOS-Tran­ sistoren, die miteinander in Reihe geschaltet sind (b-Zug). So­ wohl der a- als auch der b-Transistor-Zug sind aus zwei Aus­ wahltransistoren und 8 Bit-Speichertransistoren gebildet. Diese MOS-Transistoren weisen Gateelektroden (3S0 bis 3S1, 30 bis 37) auf, die sich längs der Seitenwände der Vertiefungen 5 erstrec­ ken. Die Gateelektroden erstrecken sich längs der Seitenwände der Vertiefungen 5 und über die LOCOS-Trennschichten 4 und bil­ den Auswahlgates oder Wortleitungen (WL0 bis WL7). Eine Bit­ leitung 2 ist mit den Störstellengebieten der an einem Ende je­ des der Züge gebildeten MOS-Transistoren über einen Bitlei­ tungskontakt 2a verbunden. Mit den Störstellengebieten der MOS-Transistoren, die an den anderen Enden liegen, ist über einen Source-Leitungskontakt 1a eine Sourceleitung 1 verbunden.
Wie Fig. 2 zeigt, enthält jeder der Auswahltransistoren oder Speichertransistoren ein Paar von Sources/Drains 13a, 13b, eine Gateisolierschicht 12 und eine Gateelektrode 11. Eine der Sour­ ces/Drains 13a, 13b ist auf der Hauptoberfläche des Silizium­ substrates 6 gebildet, mit anderen Worten, auf der Stufenfläche zwischen zwei Vertiefungen 5, 5, und die andere Source/Drain ist auf dem Boden der Vertiefung 5 gebildet. Der Gateisolier­ film 12 ist mit einer Dicke von 15 bis 20 nm längs der Seiten­ wand und des Bodens der Vertiefung 5 gebildet. Die Gateelektro­ de 11 ist auf der Oberfläche der Gateisolierschicht 12 gebil­ det, und ihre Dicke beträgt etwa 0,3 µm in der Nähe des Bodens der Vertiefung 5. Die Breite der auf dem Boden der Vertiefung 5 gebildeten Source/Drain 13a ist etwa 0,2 µm. Eine Verarmungs­ schicht 14 ist mit Bezug auf einen bestimmten MOS-Transistor im Kanalgebiet zwischen einem Paar von Sources/Drains 13a, 13b längs der Seitenwand und des Bodens der Vertiefung 5 in Abhän­ gigkeit von den zu speichernden Daten gebildet. Von den Spei­ chertransistoren ist der die Verarmungsschicht 14 aufweisende Transistor im Verarmungs-Typ gebildet, und die anderen sind im Anreicherungs-Typ gebildet.
Wie in Fig. 3 gezeigt, sind die Sources und Drains 13a und 13b benachbarter MOS-Transistoren 10a und 10b durch eine LOCOS-Trenn­ schicht 4 voneinander isoliert und getrennt. Die Gateelek­ trode 11 ist so gebildet, daß sie sich längs der Seitenwand der Vertiefung erstreckt.
Auf diese Weise kann durch Verwendung der in der Hauptoberflä­ che des Substrates gebildeten Vertiefung 5 für das Kanalgebiet des Transistors das Gebiet zur Bildung eines in Reihe geschal­ teten MOS-Transistors in der Ebene verringert werden. Bei­ spielsweise ist, wenn die Breite der Vertiefung 0,5 µm beträgt, der Abstand benachbarter Vertiefungen 5, 5 0,8 µm, und die Länge eines MOS-Transistors 10b in der Ebene ist 0,8 µm. Diese Länge entspricht etwa der Hälfte derjenigen eines herkömmli­ chen MOS-Transistors 10a nach Fig. 13. Darüber hinaus hängt das der Gatelänge entsprechende Gebiet des Transistors von der Tiefe der Seitenwand der Vertiefung 5 ab. Je tiefer die Ver­ tiefung 5 demnach ist, umso größer wird damit die Gatelänge.
Nachfolgend wird eine Beschreibung eines Herstellungsverfahrens des Speicherzellarrays des Masken-ROM nach Fig. 2 gegeben.
Wie in Fig. 4 gezeigt, wird mit einem vorbestimmten Abstand in der Hauptoberfläche eines p-Siliziumsubstrates 6 mittels aniso­ tropen Ätzens eine Mehrzahl von Vertiefungen 5 parallel zuein­ ander gebildet. Eine LOCOS-Trennschicht (nicht gezeigt) zur Elementtrennung wird in der die Vertiefungen 5 schneidenden Richtung durch selektive Oxidation gebildet. Verunreinigungs­ ionen 20 wie Bor werden in die Oberfläche des Siliziumsubstra­ tes 6 implantiert, um die Schwellspannung der Transistoren ein­ zustellen. Unter Neigung des Siliziumsubstrates 6 bezüglich der Richtung, in der die Implantation der Verunreinigungsionen 20 erfolgt, werden die Ionen unter Drehung des Substrates implan­ tiert, was auch als Verfahren der schrägen Rotationsionenim­ plantation bezeichnet wird.
Wie in Fig. 5 gezeigt, werden in dem ROM Daten eingeschrieben. Ein Wert wird in den ROM durch Bilden einer Verarmungsschicht 14 im Kanalgebiet des MOS-Transistors, welche einem Wert ent­ spricht, geschrieben. Genauer gesagt werden, nachdem das Ge­ biet, in dem keine Verarmungsschicht auszubilden ist, mit einem Resist 21 bedeckt wurde, Verunreinigungsionen 22 - etwa Phos­ phor - in die Hauptoberfläche des Siliziumsubstrates in einer dazu geneigten Richtung mit einer Dosis von 1013/cm2 implan­ tiert. Wenn die Verarmungsschicht 14 mit einer Konzentration von 1017 bis 1018/cm3 in der Seitenwand und einem Teil des Bo­ dens der Vertiefung 5 gebildet werden, werden Verunreinigungs­ ionen 22 mittels des schrägen Ionenimplantationsverfahrens nach Bildung einer Resistmaske 23 implantiert.
Wie in Fig. 6 gezeigt, wird auf der Seitenwand der Vertiefung 5 gegenüber der Verarmungsschicht 14, die durch den Schritt nach Fig. 5 gebildet wurde, eine weitere Verarmungsschicht 14 gebildet, indem Verunreinigungsionen 22 nach Bildung der Resistmaske 23 durch das Verfahren der schrägen Ionenimplanta­ tion implantiert werden. Wie in Fig. 7 gezeigt, wird nach dem Entfernen des Resists 23 auf der Oberfläche des Siliziumsub­ strates 6 beispielsweise durch ein thermisches Oxidationsver­ fahren eine Siliziumoxidschicht 12 gebildet. Eine polykristal­ line Siliziumschicht 12a mit einer Dicke im Bereich von 0,3 bis 0,4 µm wird auf der Oberfläche der Siliziumoxidschicht 12 bei­ spielsweise durch CVD (Chemische Gasphasenabscheidung) gebildet.
Wie in Fig. 8 gezeigt, wird die polykristalline Silizium­ schicht 12a durch reaktives Ionenätzen o. ä. anisotrop geätzt. Die Polysiliziumschicht bleibt im Ergebnis dessen nur in dem­ jenigen Gebiet, das in Kontakt mit der Seitenwand der Vertie­ fung 5 steht, erhalten und bildet die Gateelektroden 11.
Wie in Fig. 9 gezeigt, werden unter Nutzung der Gateelektrode 11 als Maske n-Verunreinigungsionen 25 - etwa Arsen (As) - in die Oberfläche des Siliziumsubstrates 6 implantiert. Ein Paar Sources/Drains 13a, 13b vom n-Typ werden in der Hauptoberfläche des Siliziumsubstrates 6 und auf dem Boden der Vertiefung 5 ge­ bildet.
Dann wird auf der gesamten Oberfläche des Substrates ein Zwi­ schenschichtisolierfilm ausgebildet, und Kontaktlöcher zum Her­ stellen von Verbindungen werden in vorbestimmten Positionen ge­ bildet. Über diese Kontaktlöcher werden Verbindungsschichten gebildet.
Nachfolgend wird die Beschreibung einer Abwandlung des oben beschriebenen Herstellungsverfahrens gegeben. Fig. 10 ist eine Darstellung, die einen eine Abwandlung des Verarmungs-Implanta­ tionsschrittes nach den Fig. 5 und 6 darstellenden Herstel­ lungsschritt zeigt. Wenn beispielsweise auf beiden Seitenwänden der einander benachbarten Vertiefungen 5, 5 ein MOS-Transistor vom Verarmungs-Typ gebildet wird, können Verunreinigungsionen 22 simultan in beide Oberflächen der Vertiefungen 5, 5 mittels des Verfahrens der schrägen Rotationsionenimplantation nach Bedeckung der anderen Gebiete mit einem Resist 24 implantiert werden.
Bei den oben beschriebenen Ausführungsformen wird zur besseren Veranschaulichung eine Verarmungsschicht 14 gebildet, bevor die Gateisolierschicht 12 gebildet wird. Die Verarmungsschicht 14 kann jedoch unter Anwendung eines hochenergetischen (mit einer Implantationsenergie von 200 keV oder mehr durchgeführten) Ionenimplantationsverfahrens nach Bildung der Gateisolier­ schicht 12 und der Gateelektrode 11 in der Oberfläche des Sili­ ziumsubstrates gebildet werden.
Weiterhin wurde bei den beschriebenen Ausführungsformen der Fall beschrieben, daß die Auswahltransistoren oder Speicher­ transistoren des Speicherzellarrays innerhalb der Vertiefungen 5 gebildet sind. Es ist jedoch festzuhalten, daß MOS-Transi­ storen in den peripheren Schaltungen des Speicherzellarrays nicht auf der Seitenwand der Vertiefung gebildet werden brauchen, dies aber möglich ist.
Wie oben beschrieben, sind im Speicherzellarray eines NAND-Masken-ROM in Reihe geschaltete MOS-Transistoren auf den Seitenwänden von Vertiefungen gebildet, und zwei sich parallel zueinander erstreckende, jeweils in Reihe geschaltete Transistor-Züge sind voneinander isoliert und getrennt, wodurch die in der Ebene belegte Fläche des Substra­ tes ohne Verletzung der einschränkenden Bedingungen, die der Anordnung bezüglich der Gatelänge eines MOS-Transistors aufer­ legt sind, verringert ist. Ein Speicherzellarray in einem Mas­ ken-ROM unter Verwendung von MOS-Transistor-Zügen mit erhöhter Integrationsdichte kann unter Verwendung des Verfahrens hergestellt werden, bei dem eine Verarmungs-Ionenimplantation in relativ zu auf der Seitenwand der Vertiefung gebildeten MOS-Transistoren schräger Richtung ausgeführt wird.

Claims (5)

1. Masken-ROM-Einrichtung mit
einem Halbleitersubstrat (6) mit einer Hauptoberfläche,
einer Mehrzahl von in der Hauptoberfläche des Halbleitersubstrates (6) sich parallel zueinander erstreckend gebildeten Vertiefungen (5),
einer ersten MOS-Transistor-Kette (a), in der eine Mehrzahl von in Reihe geschalteten MOS-Transistoren in einer Richtung angeordnet ist, die die Richtung schneidet, in der sich die Vertiefung (5) erstrecken,
einer zweiten MOS-Transistor-Kette (b), die parallel zur ersten MOS-Transistor-Kette angeordnet ist und eine Mehrzahl von in Reihe geschalteten MOS-Transistoren enthält,
einem Isoliergebiet (4), das zwischen der ersten MOS-Transistor-Kette (a) und der zweiten MOS-Transistor-Kette (b) gebildet ist und zur Isolation und Trennung der MOS-Transistoren der ersten MOS-Transistor-Kette (a) und der MOS-Transistoren der zweiten MOS-Transistor-Kette (b) voneinander dient,
wobei die in der ersten MOS-Transistor-Kette (a) und in der zweiten MOS-Transistor-Kette (b) enthaltenen MOS-Transistoren (10a, 10b) ein Source- und ein Draingebiet (13a, 13b), die in dem Boden der Vertiefung (5) und in der Hauptoberfläche des Halbleitersubstrates (6) in Ausrichtung mit der Vertiefung (5) gebildet sind, ein in der Oberfläche der Vertiefung (5) zwischen dem Source- und Draingebiet (13a, 13b) gebildetes Kanalgebiet und eine auf einer Seitenwand der Vertiefung mit einer Isolierschicht (12) dazwischen gebildete Gateelektrode (11) aufweisen,
dadurch gekennzeichnet,
daß eine Bitleitung (2) mit einem Source- oder Draingebiet (13; 13a, 13b) der MOS-Transistoren am einen Ende der ersten MOS-Transistore-Kette (a) und dem Source- oder Draingebiet (13; 13a, 13b) der MOS-Transistoren an einem Ende der zweiten MOS-Transistor-Kette (b) verbunden ist,
daß eine Sourceleitung (1) mit dem Source- oder Draingebiet (13; 13a, 13b) der MOS-Transistoren am anderen Ende der ersten MOS-Transistor-Kette (a) und dem Source- oder Draingebiet (13; 13a, 13b) der MOS-Transistoren am anderen Ende der zweiten MOS-Transistor-Kette (b) verbunden ist,
und daß vorbestimmte MOS-Transistoren der ersten oder zweiten MOS-Transistor-Kette (a, b) ein Störstellengebiet (14) das im Kanalgebiet gebildet ist, des gleichen Leitungstyps wie das Source- und Draingebiet (13a, 13b) aufweisen.
2. Masken-ROM-Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Isoliergebiet (4) eine auf der Hauptoberfläche des Halbleitersubstrates (6) und auf der Oberfläche der Vertiefung (5) derart gebildete Oxidschicht (4) aufweist, daß die ersten, in der ersten MOS-Transistor-Kette (a) enthaltenen MOS-Transistoren und die zweiten, in der zweiten MOS-Transistor-Kette (b) enthaltenen MOS-Transistoren voneinander getrennt sind.
3. Masken-ROM-Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß ein erster MOS-Transistor (10a), der in der ersten oder zweiten MOS-Transistor-Kette (a, b) enthalten ist,
ein Source- und ein Draingebiet (13a, 13b), das in dem Boden einer ersten Vertiefung (5) und in der Oberfläche des Halbleitersubstrates (6) in einer Lage zwischen der ersten Vertiefung (5) und einer zweiten, sich parallel zur ersten Vertiefung erstreckenden Vertiefung (5) gebildet ist,
ein auf der Seitenwand der ersten Vertiefung zwischen dem Source- und Draingebiet (13a, 13b) gebildetes Kanalgebiet und
eine auf der Seitenwand der ersten Vertiefung (5) mit einer Isolierschicht (12) dazwischen gebildete Gateelektrode (11) aufweist,
ein zweiter MOS-Transistor (10b), der in derselben MOS-Transistor-Kette (a, b) wie der erste MOS-Transistor (10a) enthalten ist und zum ersten MOS-Transistor (10a) benachbart ist,
ein Source- und Draingebiet (13a, 13b), das in dem Boden der zweiten Vertiefung (5) und in der Hauptoberfläche des Halbleitersubstrates (6) in der Lage zwischen der ersten Vertiefung (5) und der zweiten Vertiefung (5) gebildet ist,
ein auf der Seitenwand der zweiten Vertiefung (5) in einer Lage zwischen dem Source- und Draingebiet (13a, 13b) gebildetes Kanalgebiet,
ein auf der Seitenwand der zweiten Vertiefung (5) mit einer Isolierschicht (12) dazwischen gebildete Gateelektrode (11) aufweist und daß
der erste MOS-Transistor (10a) und der zweite MOS-Transistor (10b) miteinander ein gemeinsames Source- und Draingebiet (13a, 13b) in der Hauptoberfläche des Halbleitersubstrates (6) teilen.
4. Verfahren zur Herstellung einer ROM-Einrichtung mit ersten und zweiten, auf gegenüberliegenden Seitenwänden einer Vertiefung (5) gebildeten MOS-Transistoren, mit den Schritten:
Bilden einer Vertiefung (5) in der Hauptoberfläche eines Halbleitersubstrates (6) eines ersten Leitungstyps,
Bilden einer Isolierschicht (12) auf der Hauptoberfläche des Halbleitersubstrates (6) und auf der Oberfläche der Vertiefung (5),
Bilden einer leitenden Schicht (12a) auf der Oberfläche der Isolierschicht (12),
Bilden einer Gateisolierschicht (12) und einer Gateelektroden­ schicht (11) in Kontakt mit der Seitenwand der Vertiefung (5) durch anisotropes Ätzen der leitenden Schicht (12a) und der Isolierschicht (12),
Implantieren von Ionen eines Dotiermaterials (25) eines zweiten Leitungstyps in die Hauptoberfläche des Halbleitersubstrates (6) und in den Boden der Vertiefung (5) unter Verwendung der Gateelektrodenschicht (11) als Maske und
Bilden eines Störstellengebietes (14) des ersten Leitungstyps in der Seitenwand und in einem Teil des Bodens der Vertiefung (5) durch Implantieren von Ionen eines Dotiermaterials (22) des ersten Leitungstyps in einer relativ zur Hauptoberfläche des Halbleitersubstrates (6) geneigten Richtung nach dem Schritt des Bildens der Vertiefung (5).
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Ionenimplantationsschritt zum Bilden eines Störstellengebietes (14) des ersten Leitungstyps mittels eines Verfahrens der schrägen Rotationsionenimplantation ausgeführt wird.
DE4214923A 1991-05-31 1992-05-06 Masken-ROM-Einrichtung und ein Verfahren zu deren Herstellung Expired - Fee Related DE4214923C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3128066A JPH04354159A (ja) 1991-05-31 1991-05-31 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE4214923A1 DE4214923A1 (de) 1992-12-03
DE4214923C2 true DE4214923C2 (de) 1994-09-01

Family

ID=14975620

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4214923A Expired - Fee Related DE4214923C2 (de) 1991-05-31 1992-05-06 Masken-ROM-Einrichtung und ein Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (1) US5300804A (de)
JP (1) JPH04354159A (de)
KR (1) KR960011181B1 (de)
DE (1) DE4214923C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19742397A1 (de) * 1997-09-25 1999-04-08 Siemens Ag Verfahren zur Herstellung einer Halbleiterstruktur

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891093B2 (ja) * 1994-02-17 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
US5453637A (en) * 1994-05-18 1995-09-26 United Microelectronics Corp. Read-only memory cell configuration with steep trenches
DE4434725C1 (de) * 1994-09-28 1996-05-30 Siemens Ag Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung
GB2298739B (en) * 1995-03-07 1999-02-17 Hyundai Electronics Ind Method of making a mask ROM
DE19510042C2 (de) * 1995-03-20 1997-01-23 Siemens Ag Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE19514834C1 (de) * 1995-04-21 1997-01-09 Siemens Ag Festwertspeicherzellenanordnung und Verfahren zu deren Herstellung
DE19549486C2 (de) * 1995-11-28 2001-07-05 Siemens Ag Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE19545903C2 (de) * 1995-12-08 1997-09-18 Siemens Ag Festwertspeicherzellenanordnung und Verfahren zu deren Herstellung
DE19603810C1 (de) * 1996-02-02 1997-08-28 Siemens Ag Speicherzellenanordnung und Verfahren zu deren Herstellung
DE19609678C2 (de) * 1996-03-12 2003-04-17 Infineon Technologies Ag Speicherzellenanordnung mit streifenförmigen, parallel verlaufenden Gräben und vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
DE19617646C2 (de) * 1996-05-02 1998-07-09 Siemens Ag Speicherzellenanordnung und ein Verfahren zu deren Herstellung
US5652162A (en) * 1996-06-13 1997-07-29 Taiwan Semiconductor Manufacturing, Company Ltd. Method for fabricating flat ROM devices using memory array cells with concave channels
DE19630050B4 (de) * 1996-07-25 2005-03-10 Infineon Technologies Ag Herstellverfahren für eine Lackmaske auf einem Substrat mit einem Graben
US5751040A (en) * 1996-09-16 1998-05-12 Taiwan Semiconductor Manufacturing Company Ltd. Self-aligned source/drain mask ROM memory cell using trench etched channel
DE19640235C2 (de) * 1996-09-30 2001-10-25 Infineon Technologies Ag Halbleiter-Festwertspeicher mit in Grabenseitenwänden vertikal verlaufenden Transistoren und Verfahren zu seiner Herstellung
DE19653107C2 (de) * 1996-12-19 1998-10-08 Siemens Ag Verfahren zur Herstellung einer Speicherzellenanordnung
KR100399291B1 (ko) * 1997-01-27 2004-01-24 가부시키가이샤 아드반스트 디스프레이 반도체 박막트랜지스터, 그 제조방법, 반도체 박막트랜지스터어레이 기판 및 해당 반도체 박막트랜지스터어레이 기판을 사용한 액정표시장치
US5920100A (en) * 1997-04-15 1999-07-06 United Microelectronics Corp. Multi-stage ROM structure
DE19742403A1 (de) * 1997-09-25 1999-04-08 Siemens Ag Verfahren zur Herstellung einer Halbleiterstruktur
DE19807920A1 (de) 1998-02-25 1999-09-02 Siemens Ag Speicherzellenanordnung und entsprechendes Herstellungsverfahren
TW513805B (en) * 2001-12-28 2002-12-11 Macronix Int Co Ltd Vertical read only memory and the process thereof
JP2004335918A (ja) * 2003-05-12 2004-11-25 Toshiba Corp 半導体記憶装置およびその製造方法
KR100729923B1 (ko) * 2005-03-31 2007-06-18 주식회사 하이닉스반도체 스텝 ｓｔｉ 프로파일을 이용한 낸드 플래쉬 메모리 소자의트랜지스터 형성방법
JP5701477B2 (ja) * 2008-09-18 2015-04-15 マイクロンメモリジャパン株式会社 電界効果トランジスタ、メモリセル、および電界効果トランジスタの製造方法
KR20100098147A (ko) * 2009-02-27 2010-09-06 삼성전자주식회사 한 쌍의 채널이 게이트 양 측면에서 수직으로 형성되는 트렌치형 셀 구조와, 상기 채널을 셸로우 이온주입으로 코딩하는 마스크롬 셀 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56157056A (en) * 1980-05-09 1981-12-04 Fujitsu Ltd Manufacture of read-only memory
JPS6135554A (ja) * 1984-07-28 1986-02-20 Nippon Telegr & Teleph Corp <Ntt> 読出し専用メモリ−およびその製造方法
JPH0744274B2 (ja) * 1986-12-08 1995-05-15 株式会社東芝 半導体装置及びその製造方法
JPH02106965A (ja) * 1988-10-17 1990-04-19 Seiko Epson Corp 半導体記憶装置
JPH02106966A (ja) * 1988-10-17 1990-04-19 Seiko Epson Corp 半導体記憶装置
JPH02246155A (ja) * 1989-03-18 1990-10-01 Seiko Epson Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19742397A1 (de) * 1997-09-25 1999-04-08 Siemens Ag Verfahren zur Herstellung einer Halbleiterstruktur
DE19742397C2 (de) * 1997-09-25 2000-07-06 Siemens Ag Verfahren zur Herstellung einer Halbleiterstruktur mit einer Mehrzahl von Gräben

Also Published As

Publication number Publication date
US5300804A (en) 1994-04-05
KR960011181B1 (ko) 1996-08-21
KR920022510A (ko) 1992-12-19
DE4214923A1 (de) 1992-12-03
JPH04354159A (ja) 1992-12-08

Similar Documents

Publication Publication Date Title
DE4214923C2 (de) Masken-ROM-Einrichtung und ein Verfahren zu deren Herstellung
EP0788165B1 (de) Speicherzellenanordnung und Verfahren zu deren Herstellung
DE4219854C2 (de) Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und ein Verfahren zur Herstellung derselben
DE19632110C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10135870C1 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit einem Speicher- und einem Logikbereich
DE4233236C2 (de) Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür
DE4424933C2 (de) Verfahren zur Herstellung einer dynamischen Speicherzelle
DE4016686C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE4443968A1 (de) Halbleitereinrichtung und Verfahren zum Herstellen derselben
DE19549116C2 (de) Verfahren zur Herstellung von Halbleitereinrichtungen mit Kontaktlöchern für Bitleitungen und Speicherknoten
EP1179849A2 (de) Speicherzelle und Herstellungsverfahren
DE4239142A1 (de)
DE4332074A1 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE4038114C2 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE102021108583B4 (de) IC-Produkt mit einer FinFET-Vorrichtung mit einzelner aktiver Finne und eineelektrisch inaktive Struktur für Finnen zur Verringerung von Verspannung
EP0946985B1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
DE69332966T2 (de) Halbleiterspeicherbauelement
DE4444686A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19622431A1 (de) Halbleiterspeichereinrichtung und Verfahren zum Herstellen derselben
DE10116800A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19824209A1 (de) Halbleitervorrichtung
DE19510042C2 (de) Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE69329139T2 (de) Halbleitervorrichtung mit einem programmierbaren Element
DE102005001904A1 (de) Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung
DE19542240C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN

8339 Ceased/non-payment of the annual fee